JP2005118158A - 電子内視鏡装置 - Google Patents

Abstract

【課題】新しい高画素数の固体撮像素子を搭載した電子スコープでも、従来の高画素数に対応していないプロセッサ装置に接続して使用できるようにする。
【解決手段】例えば、非ＴＶ系の８５万画素ＣＣＤに対応した画像処理を行うプロセッサ装置に、１３０万画素相当のハニカムＣＣＤ１４を搭載する新電子スコープ１０Ａが接続される場合、スコープ側解像度変換回路としてＤＳＰ１８及び画像変換回路１９を設け、映像信号につき１３０万画素ＣＣＤに対応した画素数（1280×960のＳＸＧＡ）から８５万画素ＣＣＤに対応した画素数（1024×768のＸＧＡ）へのダウンコンバートを行う。このとき、上記画像変換回路１９では、データの書込みが読出しを追い越さない画素数とされたラインメモリを用いることにより、表示遅れのない迅速な処理を実現する。
【選択図】図１

Description

本発明は電子内視鏡装置、特に画素数の異なる固体撮像素子を搭載した各種の電子スコープをプロセッサ装置へ接続すると共に、撮像された被観察体映像を非ＴＶ用モニタやＴＶ用モニタに表示することができる電子内視鏡装置の構成に関する。

電子内視鏡装置は、ＣＣＤ（Charge Coupled Device）等の固体撮像素子を電子スコープ（電子内視鏡）の先端部に搭載し、このＣＣＤでは光源装置からの光の照明に基づいて被観察体を撮像する。このようなＣＣＤで得られた撮像信号をプロセッサ装置へ出力し、プロセッサ装置で各種の映像処理を施すことにより、被観察体の映像をモニタへ表示したり、静止画等を記録装置へ記録したりすることができる。

この種の電子内視鏡装置では、ＴＶ（テレビ）用モニタの表示画素数（解像度）よりも大きい画素数のＣＣＤを搭載し、この高画素数のＣＣＤで撮像された被観察体映像（動画及び静止画）をＴＶ用モニタだけでなく、ＰＣ（パソコン）用モニタにも表示できるようにすることが行われる。

図１０には、異なる画素数のＣＣＤで得られた映像をＰＣ用モニタとＴＶ用モニタへ表示する場合の処理が示されている。図１０（Ａ）に示されるように、ＴＶ系（テレビ表示解像度に適合する）のＣＣＤ（例えば４１万画素）１ａを用いる場合は、このＣＣＤ１ａで得られた画像の画素数をフレームメモリが内蔵された解像度変換回路２ａで増加させ、この画素数を増加させた映像信号をＰＣ用モニタへ出力すると共に、ＴＶ用モニタへは上記ＣＣＤ１ａからの出力信号を解像度変換せずにそのまま出力する。また、図１０（Ｂ）に示されるように、ＰＣ系（テレビ表示解像度よりも高い解像度を有する）のＣＣＤ（例えば８５万画素）１ｂを用いる場合は、このＣＣＤ１ｂから出力された信号を解像度変換せずに映像信号としてＰＣ用モニタへ出力し、ＴＶモニタへは上記ＣＣＤ１ｂで得られた画像の画素数をフレームメモリが内蔵された解像度変換回路２ｂで減少させ、この画素数を減少させた映像信号をＴＶ用モニタへ出力する。これによれば、高画素数のＣＣＤで得られた高解像度の内視鏡映像を観察し、利用することが可能となる。
特開２０００−２８７２０３号公報 特開２００２−２５３４９６号公報

ところで、近年では、固体撮像素子であるＣＣＤの高画素数化が格段に進んでおり、例えば１３０万画素に相当する６５万画素ハニカムＣＣＤ等のように、８５万画素を超える高画素数のＣＣＤが使用可能になっている。しかし、この高画素数化されたＣＣＤを電子内視鏡に搭載する場合は、プロセッサ装置でも高画素数に対応した構成が必要となるので、従来のプロセッサ装置を用いることができないという問題があった。即ち、図１０の構成の場合、解像度変換回路２ａ，２ｂ内のフレームメモリの構成が８５万画素に対応しており、これを超える画素数の画像ではデータが溢れ、解像度処理をすることができない。また、静止画を形成するために静止画用メモリが用いられているが、この静止画についても同様のことがいえる。もちろん、高画素数のＣＣＤに対応した処理をするプロセッサ装置を併せて製作すればよいが、これでは、従来機器（資産）を有効に利用するができない。

本発明は上記問題点に鑑みてなされたものであり、その目的は、新しい高画素数の固体撮像素子を搭載した電子スコープでも、従来の高画素数に対応していないプロセッサ装置に接続して使用できるようになり、従来装置の有効利用とコストの低減を図ることができる電子内視鏡装置を提供することにある。

上記目的を達成するために、請求項１に係る発明は、入力映像信号につき予め設定されているプロセッサ側の処理可能な最大画素数に対応した画像処理を施し動画像信号をモニタへ出力するプロセッサ装置と、このプロセッサ装置に着脱自在に接続され、上記プロセッサ側の処理可能な最大画素数よりも大きい画素数の固体撮像素子を搭載した電子スコープ（例えば新電子スコープ）と、この電子スコープ内に配置され、上記固体撮像素子から出力された画像信号の画素数を上記プロセッサ側最大画素数の画像信号へダウンコンバートするスコープ側解像度変換回路と、を含んでなることを特徴とする。
請求項２に係る発明は、上記電子スコープでは、上記固体撮像素子出力画像信号を、上記プロセッサ側最大画素数の画像信号の処理速度であるプロセッサ側処理速度（クロック周波数）よりも速い固体撮像素子処理速度（高いクロック周波数）で読み出すように構成し、上記スコープ側解像度変換回路は、上記プロセッサ側最大画素数に適合するように上記固体撮像素子出力画像信号の水平方向及び垂直方向の画素数を減少させる信号処理回路と、この信号処理回路から出力されたフレーム画像データを上記固体撮像素子処理速度で書き込むと共に、このフレーム画像データを上記プロセッサ側処理速度で読み出すように制御され、１フレーム画像におけるデータの書込みが読出しを追い越さない画素数に設定されたラインメモリと、を含んで構成したことを特徴とする。

請求項３に係る発明は、ＴＶ（テレビ）系固体撮像素子を搭載するＴＶ系電子内視鏡と非ＴＶ系［例えばＰＣ（パソコン）系］固体撮像素子を搭載する非ＴＶ系電子スコープが上記プロセッサ装置へ接続可能に構成されている場合、上記電子スコープ内のスコープ側解像度変換回路では、上記非ＴＶ系電子スコープの非ＴＶ用画素数へのダウンコンバートを行うと共に、上記プロセッサ装置内に、上記ＴＶ系電子内視鏡が接続された場合は非ＴＶ用画素数への変換を行い、上記非ＴＶ系電子スコープが接続された場合はＴＶ用画素数への変換をする解像度変換回路を設けたことを特徴とする。上記ＴＶ系固体撮像素子としては、例えばインターライン方式対応のＣＣＤがあり、上記非ＴＶ系固体撮像素子としては、例えばパソコン用モニタに対応したプログレッシブ方式のＣＣＤがある。
請求項４に係る発明は、上記プロセッサ装置では、接続される電子スコープの識別情報を取得し、この識別情報に基づいて電子スコープに設定されているフレームレートを維持した非ＴＶ用画像信号を形成するようにしたことを特徴とする。

上記の構成によれば、例えば非ＴＶ系（非ＰＣ用モニタの表示に適したもの）の８５万画素（プロセッサ側最大画素数）ＣＣＤに対応した画像処理を行うプロセッサ装置に、１３０万画素ＣＣＤを搭載する新電子スコープが接続される場合を考えると、新電子スコープの解像度変換回路では、映像信号につき、１３０万画素ＣＣＤに対応した画素数（１２８０×９６０のＳＸＧＡ）から８５万画素ＣＣＤに対応した画素数（１０２４×７６８のＸＧＡ）へのダウンコンバート（解像度変換）が行われる。

そして、この１３０万画素ＣＣＤの出力信号の処理は、８５万画素ＣＣＤの出力信号の処理速度（クロック周波数）よりも速い速度で行われるので、上記スコープ側解像度変換回路では、フォーマット調整のために変換前の画像データをメモリに記憶し再度読み出すことが必要となる。このメモリとしては、フレームメモリを用いることもできるが、請求項２の発明では、速い速度の信号書込みが遅い速度の信号読出しを追い越さない画素数に設定されたラインメモリを用いて画像信号の解像度変換が行われる。このラインメモリによれば、フレームメモリを用いる場合と比較すると、１フレーム期間の信号の遅れが発生せず、表示処理が迅速に行われるという利点がある。

本発明の請求項１の電子内視鏡装置によれば、スコープ側解像度変換回路にて、新電子スコープで得られた画像信号の画素数を従来のプロセッサ装置のプロセッサ側画素数へ変換できるようにしたので、高画素数の固体撮像素子を搭載した新電子スコープを従来のプロセッサ装置に接続して使用することができ、従来機器の有効利用とコストの低減を図ることが可能となる。
また、請求項２の発明によれば、ラインメモリを用いることにより解像度変換が迅速に行われるので、被観察体映像の表示の遅れを防止することができる。

図１乃至図３には、実施例に係る電子内視鏡装置の構成が示されており、この電子内視鏡装置は、図３に示されるように、電子スコープ（電子内視鏡）１０、この電子スコープ１０が着脱自在に接続可能となるプロセッサ装置１１及び光源装置１２から構成される。この光源装置１２から出力される照明光は、電子スコープ１０の先端部までライトガイドを介して供給され、先端部から被観察体へ照射される。上記電子スコープ１０としては、従来から、８５万画素ＣＣＤや４１万画素ＣＣＤ等を搭載する各種の従来のスコープが存在するが、当該例では、これに加えて図１の新電子スコープ１０Ａが製作されており、これらの各種スコープがプロセッサ装置１１に接続可能に構成される。

図１には、新電子スコープ１０Ａの構成が示されており、この新電子スコープ１０Ａの先端部に非ＴＶ系（例えばＰＣ系）固体撮像素子であるＣＣＤ１４が設けられ、このＣＣＤ１４としては、例えば６５万画素ハニカムＣＣＤ（出力画素数は１３０万画素となる）や、通常の１３０万画素ＣＣＤ等が搭載される。このＣＣＤ１４には、ＣＣＤ出力信号をサンプリングするＣＤＳ（相関二重サンプリング）回路１５、ゲインアンプ１６、Ａ／Ｄ変換器１７が接続され、このＡ／Ｄ変換器１７の後段に、スコープ側解像度変換回路として、Ｙ（輝度）信号とＣ（カラー）信号を形成出力するＤＳＰ（デジタル信号プロセッサ）１８と、画像変換回路１９が設けられる。このＤＳＰ１８は、各種の画像処理を施すと共に画像の水平方向及び垂直方向の画素数を変換し、また画像変換回路１９は、ラインメモリの書込み及び読出しの制御による画像フォーマットの変換を行うことにより、上記ＣＣＤ１４の画素数（例えば１３０万画素）をプロセッサ側最大画素数（例えば８５万画素）へダウンコンバートする。

また、新電子スコープ１０には、プロセッサ装置１１との間の接続のインターフェース２０、ＣＣＤ１４からの信号読出しや各回路での画像処理のために、クロック周波数、水平同期信号及び垂直同期信号等を形成するタイミングジェネレータ（ＴＧ）２１、スコープ内の統括的な制御をするマイコン２２、画素形成のための各種データ及びプログラムを記憶するＥＥＰＲＯＭ２３等が配置される。

図２には、上記画像変換回路１９内の詳細な構成が示されており、実施例では、１３０万画素のＣＣＤ１４を駆動するためのクロック周波数として４９．０９０８ＭＨｚ（ｆ_１）が用いられ、プロセッサ装置１１側では、８５万画素の処理のためのクロック周波数として３２．７２７２ＭＨｚ（ｆ_２）が用いられる。この画像変換回路１９内には、上記ＤＳＰ１８から出力されたＹ，Ｃ信号を入力し、詳細は後述するが速い速度（ｆ_１）の書込みが遅い速度（ｆ_２）の読出しを追い越すことなく画像変換（フォーマット変換）を行うために、水平ラインの１２３３ドットデータを記憶するラインメモリ１９ａ、書込みのために周波数ｆ_１のクロック信号を３０７２だけカウントする書込み用カウンタ１９ｂ、読出しのために周波数ｆ_２のクロック信号を３０７２だけカウントする読出し用カウンタ１９ｃ、この周波数ｆ_２を生成するための同期信号生成回路１９ｄが設けられる。

図３には、プロセッサ装置１１内の詳細な構成が示されており、このプロセッサ装置１１内には、映像信号のレベルを変換するレベル変換回路２５、Ｙ（輝度），Ｃ（カラー）の信号をＲ（赤），Ｇ（緑），Ｂ（青）の信号に変換する色変換回路２６、この色変換回路２６から出力されたインターレース信号をプログレッシブ（ノンインターレース）信号へ変換する（プログレッシブ信号は通過させる）インターレース／プログレッシブ変換回路２７、非ＴＶ用モニタ（例えばＰＣ用モニタ）の画素数（解像度）に合わせるための非ＴＶ用解像度変換回路２８、キャラクタ発生回路２９で形成されたキャラクタを映像信号へ加えるためのキャラクタ混合回路３０、Ｄ／Ａ変換器３１及び非ＴＶ系同期信号発生回路（ＳＳＧ）３２が設けられる。この非ＴＶ系同期信号発生回路３２は、８５万画素ＣＣＤで得られる画像を処理するクロック周波数、水平同期信号、垂直同期信号等を発生する。

上記非ＴＶ用解像度変換回路２８は、８５万画素に対応するＸＧＡ（Extended Graphics Array−１０２４×７６８画素）規格の１フレーム分の画像データを記憶するフレームメモリを有し、ＸＧＡ用の処理を行っており、新電子スコープ１０Ａや８５万画素ＣＣＤを搭載する電子スコープ１０が接続される場合は、この解像度変換を行わないが、４１万画素等のＴＶ系のＣＣＤやその他の画素数の電子スコープ１０が接続される場合は、ＸＧＡ画像の１０２４×７６８の画素数に拡大する解像度変換を行う。

また、プロセッサ装置１１には、上記キャラクタ混合回路３０の出力を入力するＴＶ用解像度変換回路３５、プログレッシブ信号をインターレース信号へ変換するプログレッシブ／インターレース変換回路３６、この変換回路３６から出力されたＲＧＢの信号をアナログ信号に変換するＤ／Ａ変換器３７、上記プログレッシブ／インターレース変換回路３６から出力されたＲＧＢ信号をＹ（輝度），Ｃ（カラー）信号へ変換するエンコーダ３８、Ｄ／Ａ変換器３９、ＴＶ系のＣＣＤで得られる画像を処理するクロック周波数、水平同期信号、垂直同期信号等を発生するＴＶ系同期信号発生回路（ＳＳＧ）４０及びプロセッサ装置１１内の回路を統括制御するマイコン４１等が設けられる。

上記ＴＶ用解像度変換回路３５は、ＶＧＡ（Video Graphics Array−６４０×４８０画素）規格の１フレーム分の画像データを記憶するフレームメモリを有し、画素数を減らす解像度変換を行うことにより、ＸＧＡ画像をＶＧＡ画像へ変換する。即ち、ＴＶ系ＣＣＤで得られた画像は上記非ＴＶ用解像度変換回路２８で増加させた画素数を減少させて元へ戻し、新電子スコープ１０ＡのＣＣＤ１４を含む非ＴＶ系ＣＣＤで得られた画像についても、画素数を減少させることになる。

実施例は以上の構成からなり、図１の新電子スコープ１０のタイミングジェネレータ２１では、図４（Ａ）に示されるように、発振器から出力された２４．５４５４ＭＨｚの周波数を４逓倍し、図４（Ｂ）の９８．１８１６ＭＨｚの信号が形成され、この９８．１８１６ＭＨｚの信号を１／２分周することにより、図４（Ｃ）の４９．０９０８ＭＨｚの周波数ｆ_１が形成されており、このｆ_１が６５万画素ハニカムＣＣＤ１４の信号を処理するためのクロック周波数として用いられる。また、図２の同期信号生成回路１９ｄでは、図４（Ｂ）の９８．１８１６ＭＨｚの信号を１／３分周することにより、図４（Ｄ）の３２．７２７２ＭＨｚの周波数ｆ_２が形成され、このｆ_２が８５万画素ＣＣＤに対応するＸＧＡの画像処理のためのクロック周波数として用いられる。また、プロセッサ装置１１内の同期信号発生回路３２，４０では、上記図４（Ｄ）の周波数ｆ_２のクロック信号が生成されると共に、非ＴＶ系及びＴＶ系の画像を処理するための周波数の信号等が形成される。

図５には、実施例の新電子スコープ１０Ａで行われる画素数（解像度）変換が示されており、図５（Ａ）のように、ＣＣＤ１４で得られる画像の有効画素数は１２８０×９６０（ＳＸＧＡ−Super XGA）となり、これが図５（Ｂ）のように１０２４×７６８の画素数（ＸＧＡ）へダウンコンバートされる。

図８には、上記ＣＣＤ１４で得られるＳＸＧＡ画像の処理画素の構成が示されており、水平方向では２９６画素のダミー（無効画素）が設定され、１５７６（＝１２８０＋２９６）画素を処理の対象としており、水平の周波数は、１／［１５７６×（１／４９．０９０８ＭＨｚ）］≒３１．１４９ｋＨｚ（３２．１０３７８μｓｅｃ）となる。また、垂直方向では４０画素（ライン）のダミーが設定され、１０００（＝９６０＋４０）画素を処理の対象としており、垂直の周波数（フレームレート）は、１／［１０００×（１／３１．１４９ＭＨｚ）］≒３１．１４９Ｈｚ（３２．１０３７８μｓｅｃ）となる。即ち、従来の８５万画素ＣＣＤに対応した電子内視鏡装置では、フレームレートが約１／２０であるのに対し、実施例ではフレームレートが約１／３０となり、１秒間に約３０フレームの画像を表示できることになる。

図９には、画素数変換されるＸＧＡ画像の処理画素の構成が示されており、水平方向では２３６画素のダミーが設定され、１２６０（＝１０２４＋２３６）を処理の対象としており、垂直方向では６５画素のダミーが設定され、８３３（＝７６８＋６５）を処理の対象としており、上記と同様の計算で、クロック周波数を３２．７２７２ＭＨｚとすると、フレームレートが１／３０となる。即ち、実施例の解像度変換後のＸＧＡ画像ではクロック周波数を３２．７２７２ＭＨｚとすることにより、１／３０のフレームレートが得られるように構成される。

次に、図１のＤＳＰ１８と画像変換回路１９からなる解像度変換回路の作用を説明する。当該例では、１２８０×９６０画素を１０２４×７６８画素に変換することから、変換後の画素数は水平方向（１０２４÷１２８０）、垂直方向（７６８÷９６０）が共に、４／５となり、水平画素は５ドットの入力に対して４ドットを出力し、垂直画素は５ラインの入力に対して４ラインを出力すればよいことになる。この画素の間引き演算は、ＤＳＰ１８で行われる。

図６には、水平方向の画素間引き演算が示されており、図６（Ａ）の入力画素Ｙ_１〜Ｙ_１２８０につき、図６（Ｂ）に示されるように、画素Ｙ_５，Ｙ_１０…が間引かれると共に、出力画素については、Ｙ_１´＝Ｙ_１×０．９＋Ｙ_２×０．１、Ｙ_２´＝Ｙ_１×０．１＋Ｙ_２×０．８＋Ｙ_３×０．１、…Ｙ_５´＝Ｙ_４×０．１＋Ｙ_５×０．４＋Ｙ_６×０．４＋Ｙ_７×０．１…というような演算（重み付け加算平均）が行われる。

図７には、垂直方向のライン間引き演算が示されており、同様にラインＬ_５，Ｌ_１０…が間引かれると共に、（Ｌ_１＋Ｌ_２）／２＝ｌ_１，（Ｌ_２＋Ｌ_３）／２＝ｌ_２…というように、上下ラインのデータが加算（加重）されて新しいラインｌ_１〜ｌ_７６８が形成される。

そして、次の画像変換回路１９では、ラインメモリ１９ａを用いてフォーマット変換が行われる。即ち、図２に示されるように、上記ＤＳＰ１８で画素数が調整された画像の水平ラインデータがラインメモリ１９ａに周波数ｆ_１のクロック信号で書き込まれ、このデータは周波数ｆ_２のクロック信号で読み出される。このとき、書込み用カウンタ１９ｂは１５７６をカウントしながら書込みアドレスを指示し、読出し用カウンタ１９ｃは１０２４をカウントしながら読出しアドレスを指示する。このような水平ラインデータの書込み及び読出しを繰り返すことにより、ＸＧＡの大きさにフォーマットされた１フレームの画像が形成される。

上記実施例のラインメモリ１９ａでは、３０７２ドットの画素構成とすることにより、１フレーム画像データの読出し及び書込み処理において周波数ｆ_１の速い書込みがｆ_２の遅い読出しを追い越さないようにしている。即ち、読出しを書込みから１画素ずらして開始し、最終のラインまでデータの書込み及び読出しを行うとき、書込みの終了時間に対し読出しの完了時間が追い越されない時間を計測すれば、ラインメモリ１９ａの構成画素数を求めることができる。実施例においては、周波数ｆ_１（４９．０８０９ＭＨｚ）によりＳＸＧＡの９６０ライン分のデータが書き込まれる終了時点で、周波数ｆ_２（３２．７２７２ＭＨｚ）ではＸＧＡの７６６ラインの初期位置のデータが読み出される。従って、ＸＧＡの水平ラインは７６８ラインであるから、データ書込みが読出しを追い越さないためには、少なくとも、３（＝７６８−７６５）ライン分の３０７２（＝１０２４×３）ドットを記憶する容量があればよいことになる。

このようなラインメモリ１９ａによれば、画像変換に必要なメモリ容量を最小に抑えることにより、小型化が可能になると共に、フレームメモリを用いる場合と比較すると、１フレーム期間の遅れが発生しないので、表示処理を最小時間で迅速に行うことができ、また時間のずれを気にすることなく、プロセッサ装置１１での次の処理を実行させることができる。なお、このプロセッサ装置１１では、フレームメモリ（例えば解像度変換回路２８，３５内）を使用した画像処理が行われており、これによって図９のＸＧＡフォーマットのフレーム画像が構成される。

このようにして形成されたＸＧＡの画像信号がプロセッサ装置１１へ供給されると、このプロセッサ装置１１では、非ＴＶ用解像度変換回路２８にて解像度変換を行うことなく、画像信号はＤ／Ａ変換器３１を介して非ＴＶ用モニタへ出力され、この非ＴＶ用モニタにプログレッシブ方式で動画像（１３０万画素を８５万画素にダウンコンバートした画像）が表示される。また、画像信号はＴＶ用解像度変換回路３５でＴＶ用の解像度変換を行うことにより、Ｄ／Ａ変換器３７又は３９を介してＴＶ用モニタへ出力されることになり、このＴＶ用モニタにはインターレース方式で動画像（１３０万画素を４１万画素にダウンコンバートした画像）が表示される。

そして、上記の非ＴＶ用のプログレッシブ画像信号は、ＣＣＤ１４から高速周波数ｆ_１で読み出されたフレームレートを維持するようになる。これは、プロセッサ装置１１内の制御部の多少の改変により行うことができる。即ち、実施例のプロセッサ装置１１では、新電子スコープ１０Ａの識別情報を通信等により取得してスコープ側の画像処理速度（クロック周波数）を判定し、１３０万画素相当のＣＣＤ１４では上述のように１／３０のフレームレートとなるので、非ＴＶ用モニタのフレームレート１／６０に合わせるため、同一のフレーム画像を２枚ずつ非ＴＶ用モニタへ出力するように制御する。従来の８５万画素対応（ＸＧＡ）のプロセッサ装置１１の画像処理では、フレームレートが１／２０となるので、これと比較すると、新電子スコープ１０Ａを接続した場合は動画性能が向上するという利点がある。即ち、フレームレートが１／２０の場合は、同一のフレーム画像を３枚ずつ出力することになり、動きに対する追従性は低下する。

上記実施例では、新電子スコープ１０Ａが１３０万画素相当のハニカムＣＣＤ１４を用い、プロセッサ装置１１が８５万画素対応の場合を説明したが、これに限らず、本発明はプロセッサ装置１１の処理画像の画素数（解像度）よりも高い画素数のＣＣＤを搭載する電子スコープ１０を接続する場合に同様に適用することが可能となる。

本発明の実施例に係る電子内視鏡装置（新電子スコープ）の構成を示す回路ブロック図である。 実施例（図１）の画像変換回路の内部構成を示す回路ブロック図である。 実施例の電子スコープ（主にプロセッサ装置）の全体構成を示す回路ブロック図である。 実施例で用いられるクロック周波数の生成状態を示す信号波形図である。 実施例の画素数変換（解像度変換）を示す説明図である。 実施例における水平画素の変換動作を示す説明図である。 実施例における垂直画素の変換動作を示す説明図である。 実施例の新電子スコープＣＣＤで得られるＳＸＧＡ画像の処理画素の構成を示す説明図である。 実施例のプロセッサ装置で形成されるＸＧＡ画像の処理画素の構成を示す説明図である。 従来の電子内視鏡装置においてＰＣ用モニタとＴＶ用モニタの両方へ画像を表示する場合の構成を示す図である。

符号の説明

１０…電子スコープ、 １０Ａ…新電子スコープ、
１１…プロセッサ装置、 １４…ＣＣＤ、
１８…ＤＳＰ（解像度変換回路）、
１９…画像変換回路（解像度変換回路）、
１９ａ…ラインメモリ、
１９ｂ，１９ｃ…カウンタ、
１９ｄ…同期信号生成回路、
２１…タイミングジェネレータ、
２２，４１…マイコン、
２８…非ＴＶ用解像度変換回路、
３５…ＴＶ用解像度変換回路。

Claims (4)

1. 入力映像信号につき予め設定されているプロセッサ側の処理可能な最大画素数に対応した画像処理を施し動画像信号をモニタへ出力するプロセッサ装置と、
   このプロセッサ装置に着脱自在に接続され、上記プロセッサ側の処理可能な最大画素数よりも大きい画素数の固体撮像素子を搭載した電子スコープと、
   この電子スコープ内に配置され、上記固体撮像素子から出力された画像信号の画素数を上記プロセッサ側最大画素数の画像信号へダウンコンバートするスコープ側解像度変換回路と、を含んでなる電子内視鏡装置。
2. 上記電子スコープでは、上記固体撮像素子出力画像信号を、上記プロセッサ側最大画素数の画像信号の処理速度であるプロセッサ側処理速度よりも速い固体撮像素子処理速度で読み出すように構成し、
   上記スコープ側解像度変換回路は、上記プロセッサ側最大画素数に適合するように上記固体撮像素子出力画像信号の水平方向及び垂直方向の画素数を減少させる信号処理回路と、この信号処理回路から出力されたフレーム画像データを上記固体撮像素子処理速度で書き込むと共に、このフレーム画像データを上記プロセッサ側処理速度で読み出すように制御され、１フレーム画像におけるデータの書込みが読出しを追い越さない画素数に設定されたラインメモリと、を含んで構成したことを特徴とする上記請求項１記載の電子内視鏡装置。
3. ＴＶ系固体撮像素子を搭載するＴＶ系電子内視鏡と非ＴＶ系固体撮像素子を搭載する非ＴＶ系電子スコープが上記プロセッサ装置へ接続可能に構成されている場合、上記電子スコープ内のスコープ側解像度変換回路では、上記非ＴＶ電子スコープの非ＴＶ用画素数へのダウンコンバートを行うと共に、
   上記プロセッサ装置内に、上記ＴＶ系電子内視鏡が接続された場合は非ＴＶ用画素数への変換を行い、上記非ＴＶ系電子スコープが接続された場合はＴＶ用画素数への変換をする解像度変換回路を設けたことを特徴とする上記請求項１又は２記載の電子内視鏡装置。
4. 上記プロセッサ装置では、接続される電子スコープの識別情報を取得し、この識別情報に基づいて電子スコープに設定されているフレームレートを維持した非ＴＶ用画像信号を形成するようにしたことを特徴とする上記請求項１乃至３記載の電子内視鏡装置。

Images