JP5478761B2 - 撮像装置 - Google Patents

Description

本発明は、例えば撮影画像や再生画像を表示する表示ユニットを取り付けたデジタルカメラ等の撮像装置に関する。

近年、デジタルカメラ等の撮像装置は、高性能化の進展するに伴い、撮影待機画像（以下ライブビュー）や再生画像の視認に使用される液晶モニタ（ＬＣＤ：Ｌiquid Ｃrystal Ｄisplay）を備えている。このような液晶モニタに代表される表示装置も高精細な画像表示が行えるようになっている。

一方、デジタルカメラは、一眼レフレックスカメラのタイプが普及している。このタイプのデジタルカメラは、更なる小型化、高速連写のためにファインダースクリーン用のミラーを無くした電子ビューファインダー（Ｅlectronic Ｖiew Ｆinder：以下、ＥＶＦと称する）のタイプが市場に出回っている。

ＥＶＦは、ユニット化し、カメラ本体であるカメラユニットに対して別体化することも可能である。ＥＶＦユニットとカメラユニットとを別体化すると、これらＥＶＦユニットとカメラユニットとの間のデータ伝送は、電気的に接続される伝送手段を介して行う。

ライブビューの状態に、ユーザは、フレーミングやピント合せを行う。このため、ＥＶＦでのライブビュー表示には、リアルタイム性と高速表示とが求められる。又、画像の再生時は、比較的画像再生の高速性を必要としないが、ピントが合っているか否かを確認するために画像を高精細表示する要求がある。このような要求を実現するには、カメラユニット内の内部クロックの周期を短くする等の処理が必要になるが、消費電力の増加に繋がる。そこで、特許文献１は、ＥＶＦの表示データをカメラユニット内で圧縮してデータ量を減少し、この圧縮した表示データをＥＶＦユニットに伝送し、このＥＶＦユニットで表示データを伸張することを開示する。

特開２００４−１０４２２２号公報

特許文献１は、カメラユニット内でＥＶＦの表示データを圧縮し、ＥＶＦユニットで表示データを伸張しているが、画質を損なわず圧縮／伸張するには比較的大規模な回路が必要になる。又、圧縮／伸張の処理は、複雑な処理のために遅延を生じ、ライブビュー時のリアルタイム性を損なう可能性がある。本発明の目的は、ライブビュー時のリアルタイム性と高速表示とを可能とし、再生時の高精細表示を可能とし、しかも消費電力を抑えることができる撮像装置を提供することにある。

本発明の主要な局面に係る撮像装置は、被写体像を電気信号に変換する撮像部と、上記撮像部から出力される上記電気信号を処理して画像データを生成する画像処理部と、表示部と、記録媒体と、撮影モードにおいて、上記画像処理部を制御して記録用の画像データを生成させて上記記録媒体へ記録すると共に、上記画像処理部を制御して第１の解像度の画像データを生成させて第１の表示速度で上記表示部に送ってライブビュー表示を行い、再生モードにおいて、上記記録媒体から上記記録用の画像データを読出すと共に、上記画像処理部を制御してこの読出した記録用の画像データから第２の解像度の画像データを生成させて第２の表示速度で上記表示部に送って再生表示を行わせる制御部と、を具備し、上記第２の表示速度は上記第１の表示速度よりも遅く、上記第２の解像度は上記第１の解像度よりも高い。

本発明によれば、ライブビュー時のリアルタイム性と高速表示とを可能とし、再生時の高精細表示を可能とし、しかも消費電力を抑えることができる撮像装置を提供できる。

本発明に係るデジタルカメラシステム等の撮像装置の一実施の形態を示す構成図。 同装置におけるデータの流れを示す図。 同装置における撮影モード動作フローチャート。 同装置における再生モード動作フローチャート。

以下、本発明の一実施の形態について図面を参照して説明する。

図１はデジタルカメラシステム等の撮像装置の構成図を示し、図２は同装置におけるデータの流れを示す。このデジタルカメラシステム１００は、デジタルカメラユニット１０１と、表示ユニットとしてのＥＶＦユニット１０２とから成る。ＥＶＦユニット１０２は、デジタルカメラユニット１０１に対して着脱可能である。

デジタルカメラユニット１０１は、撮影レンズ１０３と、撮像素子１０４と、画像信号処理部１０５と、第１のメモリ制御部１０６と、第１のメモリ（以下、カメラワークメモリと称する）１０７と、第１のＣＰＵ（以下、カメラコントローラと称する）１０８と、カードインタフェース１０９と、記憶媒体１１０と、第１のシステムバス１１１と、第１のドライバ１１２と、デジタルカメラユニット１０１のカメラ背面に設けられたＬＣＤから成る第１の画像表示部（以下、背面ＬＣＤと称する）１１３と、ディジタル画像データ等をＥＶＦユニット１０２に転送する転送部としてのトランスミッター（パラレル／シリアル変換部）１１４と、画像フォーマットの１種類であるＪＰＥＧ用のデコーダ（以下、ＪＰＥＧデコーダと称する）１１５とを有する。

このうちカメラコントローラ１０８には、第１のシステムバス１１１を介して撮像素子１０４と、画像信号処理部１０５と、第１のメモリ制御部１０６と、デコーダ１１５とが接続されている。カメラコントローラ１０８は、第１のシステムバス１１１を介して撮像素子１０４と、画像信号処理部１０５と、第１のメモリ制御部１０６と、デコーダ１１５とに各指令を発して動作制御する。

一方、ＥＶＦユニット１０２は、レシーバ（シリアル／パラレル変換部）１２１と、ＥＶＦ用ドライバ１２３と、電子ビューファインダ（ＥＶＦ）である第２の画像表示部（以下、ＥＶＦ用ＬＣＤと称する）１２４と、第２のメモリ制御部１２５と、第２のメモリ（以下、ＥＶＦワークメモリと称する）１２６と、第２のＣＰＵ（以下、ＥＶＦコントローラと称する）１２７と、ＲＯＭ１２８と、第２のシステムバス１２２とを有する。このうちＥＶＦコントローラ１２７には、第２のシステムバス１２２を介してレシーバ１２１と、ＥＶＦ用ドライバ１２３と、ＥＶＦ用ＬＣＤ１２４と、第２のメモリ制御部１２５と、ＥＶＦワークメモリ１２６とが接続されている。ＥＶＦコントローラ１２７は、第２のシステムバス１２２を通してレシーバ１２１と、ＥＶＦ用ドライバ１２３と、ＥＶＦ用ＬＣＤ１２４と、第２のメモリ制御部１２５とに各指令を発して動作制御する。

以下、デジタルカメラユニット１０１とＥＶＦユニット１０２との具体的な構成について説明する。なお、本実施の形態は、例えば、ライブビュー時の表示用出力解像度を画像サイズ（ＶＧＡ）で６４０×４８０画素、カメラ背面に設けられる背面ＬＣＤ１１３の解像度を６４０×４８０画素、ＥＶＦ用ＬＣＤ１２４の解像度を画像サイズ（ＶＧＡ）の縦横方向で各２倍（４倍）の１２８０×９６０画素（Ｑuad-ＶＧＡ）としている。

又、デジタルカメラユニット１０１とＥＶＦユニット１０２との間の伝送レートは、例えば、２０Ｍbpsで伝送とする。なお、ＶＧＡサイズで６０fpsで伝送とする。又、撮像素子１０４のライブビュー時の信号転送レートは６０fpsとする。カメラ背面に設けられる背面ＬＣＤ１１３の及びＥＶＦ用ＬＣＤ１２４の表示レートは、６０fpsとする。

デジタルカメラユニット１０１において撮影レンズ１０３は、撮像素子１０４の撮像面上に被写体像を形成する。撮像素子１０４は、ＣＣＤ又はＣＭＯＳを有すると共に、内部にＣＤＳ、Ａ／Ｄ変換等の処理ブロックを有し、撮影レンズ１０３により撮像面上に形成された被写体像を撮像し、そのディジタル画像信号を出力する。この撮像素子１０４は、例えばＣＣＤ又はＣＭＯＳイメージセンサである。

第１のメモリ制御部１０６は、撮像素子１０４から出力されるディジタル画像信号をカメラワークメモリ１０７に一時的に保管する。このカメラワークメモリ１０７は、画像信号処理部１０５により画像処理を行う際のバッフアメモリとしても用いられる。このカメラワークメモリ１０７は、データの書き込み・読み出しの速度が速いことが望ましく、例えばＤＲＡＭにより構成されることが可能である。このカメラワークメモリ１０７に対しては、システムバス１１１を通して撮像素子１０４と、画像信号処理部１０５と、カメラコントローラ１０８と、背面ＬＣＤ１１３とがそれぞれアクセス可能である。なお、第１のメモリ制御部１０６は、撮像素子１０４と、画像信号処理部１０５と、カメラコントローラ１０８と、背面ＬＣＤ１１３とからのアクセス要求を調停する機能を有する。

画像信号処理部１０５は、特定用途向けの集積回路（ＡＳＩＣ）等により構成される。この画像信号処理部１０５は、撮像素子１０４から出力されてカメラワークメモリ１０７に一時的に保管されたディジタル画像信号に同時化（デモザイク処理）、ホワイトバランス調整、階調・レベル補正、アンシャープマスク、シェーディング補正等の処理をしてディジタルの画像データを生成する。

さらに画像信号処理部１０５は、以下の３つの処理を実行する。第１の処理として、画像信号処理部１０５は、撮影モード時に、ライブビュー画像を生成し、背面ＬＣＤ１１３又はＥＶＦ用ＬＣＤ１２４で表示ライブビュー処理（ライブビュー画表示処理）を行う。第２の処理として、画像信号処理部１０５は、撮像素子１０４の撮像により取得されるディジタル画像信号に基づいて記録用の画像データを生成し、この画像データを記録処理する。第３の処理として、画像信号処理部１０５は、記録された画像データを読み出し、この画像データに基づく画像を背面ＬＣＤ１１３又はＥＶＦ用ＬＣＤ１２４で再生画像の表示処理（再生表示処理）する。

記憶媒体１１０は、各種のメモリを用いることが可能である。この記憶媒体１１０は、例えばフラッシュメモリで構成され、デジタルカメラユニット１０１に内蔵されたり、又はデジタルカメラユニット１０１に対して着脱可能に構成されるものであってもよい。この記憶媒体１１０には、画像信号処理部１０５により画像記録処理を行う際、当該画像信号処理部１０５によって生成される画像データが必要に応じてＪＰＥＧ圧縮されてカードインタフェース１０９を通して記録される。

背面ＬＣＤ１１３及びＥＶＦ用ＬＣＤ１２４は、カラー液晶（カラーＬＣＤ）パネルで構成される。又、液晶以外の素子として有機ＥＬ(エレクトロルミネセンス：ＯＰＥＬ）やプラズマディスプレイパネルなどで構成してもよい。この背面ＬＣＤ１１３は、デジタルカメラシステム１００の背面や側面等に設けられるモニタ表示パネルである。

トランスミッター１１４は、パラレル／シリアル変換部と差動送信部からなる。このトランスミッター１１４は、パラレルのディジタル画像信号をパラレル／シリアル変換部によりパラレル／シリアル変換し、このシリアルに変換されたディジタル画像信号を差動送信部により伝送信号、例えばＴＭＤＳ（Ｔransition Ｍinimized Ｄifferential Ｓignal）信号を作成してＥＶＦユニット１０２に送信する。このトランスミッター１１４の伝送先は、ＥＶＦユニット１０２に限らず、テレビジョンモニター等でもよい。すなわち、トランスミッター１１４から出力される伝送信号は、例えばＨＤＭＩ(登録商標)（Ｈigh Ｄefinition Ｍultimedia Ｉnterface）規格に合わせれば、ＨＤＭＩ受信器の全てで受信できるので、トランスミッター１１４等の送信器の共通化が可能である。ＪＰＥＧデコーダ１１５は、ディジタル画像データの伸張を行う。

システムバス１１１は、カメラコントローラ１０８と、第１のシステムバス１１１を介して撮像素子１０４と、画像信号処理部１０５と、第１のメモリ制御部１０６と、デコーダ１１５との間で制御信号やデータを転送する際に用いられる。

カメラコントローラ１０８は、デジタルカメラシステム１００の動作を全体的に統括して制御する。例えば、カメラコントローラ１０８は、自動露光に係る測光と、露光量の演算等の一連の動作と、フラッシュユニット用メインコンデンサの充電と、フラッシュの発光量調節と、撮影レンズ１０３のズーム駆動と、フォーカシングと、撮影者による撮影モードの設定操作の受付と、背面ＬＣＤ１１３又はＥＶＦユニット１０２におけるＥＶＦ用ＬＣＤ１２４への制御信号の送出と、シャッタ（不図示）の開閉と、絞り（不図示）の開度の制御等を行う。又、カメラコントローラ１０８は、画像処理部１０５の動作を統括制御する。すなわち、このカメラコントローラ１０８は、画像処理部１０５に対して表示ライブビュー処理（ライブビュー画表示処理）と、記録処理（画像記録処理）と、再生画像のライブビュー処理（再生表示処理）とのいずれかの処理を行うように指令を発する。

又、カメラコントローラ１０８は、撮影モードと、再生モードとを例えば図示しない操作部により設定可能である。このうち撮影モードであれば、カメラコントローラ１０８は、撮像素子１０４と画像処理部１０５とを制御し、ディジタル画像データを第１の表示速度でトランスミッター１１４を通してＥＶＦユニット１０２に転送し、ＥＶＦユニット１０２において第１の解像度、例えば上記画像サイズ（ＶＧＡ）の６４０×４８０画素でかつ表示レート６０fpsでライブビュー表示を行わせる。

この撮影モードであれば、カメラコントローラ１０８は、画像処理部１０５から出力されるディジタル画像データを図２に示すようにトランスミッター１１４を通してＥＶＦユニット１０２へ転送する。例えばカメラコントローラ１０８は、撮像素子１０４の各画素から間引き読み出しを行い、この間引き読み出しにより取得されるディジタル画像データを転送レート、例えば２０Ｍbps（ＶＧＡサイズを６０fpsで伝送）でＥＶＦユニット１０２に転送する。

一方、再生モードであれば、カメラコントローラ１０８は、図２に示すように撮像素子１０４と画像処理部１０５とを制御し、ディジタル画像データを上記第１の表示速度よりも遅い第２の表示速度、ディジタル画像データ（Ｑuad-ＶＧＡ）を４等分してトランスミッター１１４を通してＥＶＦユニット１０２に転送する（すなわちＱuad-ＶＧＡを１５fpsで伝送）。再生モード時は、ディジタル画像データを複数に分割してＥＶＦユニット１０２に転送するので、撮影モード時のようにディジタル画像データを間引きして転送するよりも１画面分の画像データが大きくなり、転送に要する時間が遅くなる。又、ＥＶＦユニット１０２では、上記第１の解像度よりも高い第２の解像度、例えば上記画像サイズ（ＶＧＡ）の縦横方向で各２倍（４倍）の１２８０×９６０画素（Ｑuad-ＶＧＡ）でかつ表示レート６０fpsで再生表示を行わせる。ＥＶＦ用ＬＣＤ１２４の表示レートは、液晶素子の特性によって規定されているので、当該表示レートが６０fpsから下げると正確にＥＶＦ用ＬＣＤ１２４に表示できない。カメラコントローラ１０８から送られる画像データのレートは、１５fpsであるので、ＥＶＦ用ＬＣＤ１２４に表示される画像データは、４回の表示に付き１回画像データが表示される。従って、見掛け上、１５fpsの表示レートになる。

カメラコントローラ１０８は、再生モード中、図２に示すように画像処理部１０５から出力されるディジタル画像データをＪＰＥＧデコーダ１１５に伝送し、このＪＰＥＧデコーダ１１５で伸張し、トランスミッター１１４を通してＥＶＦユニット１０２へ転送する。

カメラコントローラ１０８は、ＥＶＦユニット１０２が取り付けられているか否かを判断し、ＥＶＦユニット１０２が取り付けられていると、当該ＥＶＦユニット１０２の解像度を認識し、この認識結果に応じて撮影モード及び再生モードにおけるディジタル画像データの解像度と表示レートとを設定する。ＥＶＦユニット１０２の解像度は、機種等によって予め設定されているので、これら機種等のディジタル画像データの解像度とこの解像度に応じた表示レートとを予め記憶することにより対応可能である。

ＥＶＦユニット１０２の解像度の認識は、デジタルカメラユニット１０１に対してＥＶＦユニット１０２が取り付けられた時点に行われる。デジタルカメラユニット１０１に対してＥＶＦユニット１０２が取り付けられると、このとき、カメラコントローラ１０８とＥＶＦコントローラ１２７との間でのデータの送受信が行われ、このデータ送受信時に、ＥＶＦコントローラ１２７は、例えばＲＯＭ１２８に予め記憶されているＥＶＦユニット１０２の解像度のデータをカメラコントローラ１０８に伝送する。これにより、カメラコントローラ１０８は、ＥＶＦコントローラ１２７から送られてくるＥＶＦユニット１０２の解像度のデータを受け取って当該ＥＶＦユニット１０２の解像度を認識する。又、ＥＶＦユニット１０２の解像度の認識は、デジタルカメラユニット１０１とＥＶＦユニット１０２との機械的な取り付け機構の部分に例えばピンを設け、このピンの本数又は形状の相違によって行うようにしてもよい。

一方、ＥＶＦユニット１０２において、レシーバ１２１は、デジタルカメラユニット１０１のトランスミッター１１４から転送されるディジタル画像データをシリアル／パラレル変換する。ＥＶＦ用ドライバ１２３は、ＥＶＦ用ＬＣＤ１２４を駆動する。

第２のメモリ制御部１２５は、レシーバ１２１によりシリアル／パラレル変換されたディジタル画像データをＥＶＦワークメモリ１２６に一時的に保管する。このＥＶＦワークメモリ１２６は、データの書き込み・読み出しの速度が速いことが望ましく、例えばＤＲＡＭにより構成されることが可能である。このＥＶＦワークメモリ１２６に対しては、システムバス１２２を通してレシーバ１２１と、ＥＶＦ用ドライバ１２３と、ＥＶＦ用ＬＣＤ１２４と、ＥＶＦコントローラ１２７とがそれぞれアクセス可能である。なお、第２のメモリ制御部１２５は、レシーバ１２１と、ＥＶＦ用ドライバ１２３と、ＥＶＦ用ＬＣＤ１２４と、ＥＶＦコントローラ１２７とからのアクセス要求を調停する機能を有する。

ＥＶＦコントローラ１２７は、ライブビュー時、レシーバ１２１によりシリアル／パラレル変換されたＶＧＡサイズのディジタル画像データを縦横各２倍にしてＥＶＦ用ＬＣＤ１２４に表示する。ＥＶＦコントローラ１２７は、撮影モード中、デジタルカメラユニット１０１から転送されたディジタル画像データをＥＶＦ用ＬＣＤ１２４の解像度に合わせて解像度変換する。

又、ＥＶＦコントローラ１２７は、再生モード中、レシーバ１２１によりシリアル／パラレル変換されたディジタル画像データをＪＰＥＧ伸張した後、ＥＶＦユニット１０２におけるＥＶＦ用ＬＣＤ１２４の解像度を画像サイズ（ＶＧＡ）の縦横方向で各２倍（４倍）の１２８０×９６０画素（Ｑuad-ＶＧＡ）としている。

又、ＥＶＦコントローラ１２７は、再生モード中、複数に分割された各ディジタル画像データを合成してＥＶＦ用ＬＣＤ１２４に表示する。この場合、ＥＶＦコントローラ１２７は、複数に分割された各ディジタル画像データを第２のメモリ制御部１２５を介してＥＶＦワークメモリ１２６に逐次記憶し、このＥＶＦワークメモリ１２６に記憶された各ディジタル画像データを合成し、ＥＶＦ用ＬＣＤ１２４の表示サイズに合わせた表示用の画像データを構築する。

次に、上記の如く構成された撮像装置の撮影モードの動作について図３に示す撮影モード動作フローチャートに従って説明する。カメラコントローラ１０８は、ステップＳ１０１において、電源のパワーオン（Ｐower ＯＮ）したときに撮像モードであるか、又は他のモードから撮像モードに切替ったことを認識すると、ステップＳ１０２に移り、ライブビューモードをオン（ＯＮ）する。次に、カメラコントローラ１０８は、ステップＳ１０３において、ＥＶＦユニット１０２が取り付けられているか否かを判断する。この判断の結果、ＥＶＦユニット１０２が取り付けられていれば、カメラコントローラ１０８は、ステップＳ１０４において、当該ＥＶＦユニット１０２の解像度を認識し、この認識結果に応じて撮影モードにおけるディジタル画像データの第１の画素数及びその第１の表示速度を設定する。例えば、カメラコントローラ１０８は、撮像素子１０４と画像処理部１０５とを制御し、ディジタル画像データを第１の表示速度でトランスミッター１１４を通してＥＶＦユニット１０２に転送し、ＥＶＦユニット１０２において第１の解像度、例えば上記画像サイズ（ＶＧＡ）の６４０×４８０画素でかつ表示レート６０fpsでライブビュー表示を行わせることを設定する。

次に、カメラコントローラ１０８は、ステップＳ１０５において、ＥＶＦユニット１０２のＥＶＦコントローラ１２７に対してライブビューモードであることを通知する。なお、カメラコントローラ１０８とＥＶＦコントローラ１２７との間のデータ伝送は、第１のシステムバス１１１と、画像信号処理部１０５と、トランスミッター１１４と、レシーバ１２１と、第２のシステムバス１２２とを介して行われる。

この撮像モード中、撮像素子１０４は、撮影レンズ１０３により撮像面上に形成された被写体像を撮像し、そのディジタル画像信号を出力する。このとき第１のメモリ制御部１０６は、撮像素子１０４から出力されるディジタル画像信号をカメラワークメモリ１０７に一時的に記憶する。

次に、画像信号処理部１０５は、ステップＳ１０６において、カメラワークメモリ１０７に一時的に記憶されているディジタル画像信号のうち撮像素子１０４の全画素のうち所定の画素を除いた各画素に対応する信号のみを間引き読み出してライブビュー画像を生成する。次に、画像信号処理部１０５は、ステップＳ１０７において、間引き読み出しされて生成されたライブビュー画像に対して同時化（デモザイク処理）、ホワイトバランス調整、階調・レベル補正、アンシャープマスク、シェーディング補正等の処理をしてディジタルの画像データを生成する。この画像信号処理部１０５により生成されたディジタルの画像データは、図３に示すようにカメラコントローラ１０８の制御によってトランスミッター１１４に転送される。

次に、トランスミッター１１４は、ステップＳ１０８において、パラレルのディジタル画像信号をパラレル／シリアル変換部によりパラレル／シリアル変換し、このシリアルに変換されたディジタル画像信号を差動送信部により伝送信号、例えばＴＭＤＳ信号を作成してＥＶＦユニット１０２に送信する。

一方、ＥＶＦユニット１０２のレシーバ１２１は、ステップＳ１０９において、デジタルカメラユニット１０１のトランスミッター１１４から転送されるディジタル画像データをシリアル／パラレル変換する。次に、第２のメモリ制御部１２５は、ステップＳ１１０において、レシーバ１２１によりシリアル／パラレル変換されたディジタル画像データをＥＶＦワークメモリ１２６に一時的に記憶する。

次に、ＥＶＦコントローラ１２７は、第２のメモリ制御部１２５を介してＥＶＦワークメモリ１２６に一時的に記憶されたディジタル画像データに対して補間処理し、図３に示すようにＶＧＡサイズのディジタル画像データを縦横各２倍した４倍のＶＧＡサイズのディジタル画像データに変換する。次に、ＥＶＦコントローラ１２７は、ステップＳ１１１において、ＶＧＡサイズの縦横４倍のディジタル画像データを表示レート６０fpsでＥＶＦ用ＬＣＤ１２４に表示する。なお、ＥＶＦコントローラ１２７は、上記ステップＳ１０６からＳ１１１を繰り返すことによりディジタル画像データを動画としてＥＶＦ用ＬＣＤ１２４に表示する。

一方、上記ＥＶＦユニット１０２が取り付けられているか否かの判断の結果、ＥＶＦユニット１０２が取り付けられていなければ、画像信号処理部１０５は、ステップＳ１１２に移り、カメラワークメモリ１０７に一時的に記憶されているディジタル画像信号のうち撮像素子１０４の全画素のうち所定の画素を除いた各画素に対応する信号のみを間引き読み出してライブビュー画像を生成する。このライブビュー画像は、ＶＧＡサイズで、かつ撮像素子１０４のライブビュー時の信号転送レートは、６０fpsである。

次に、画像信号処理部１０５は、ステップＳ１１３において、間引き読み出しされて生成されたライブビュー画像に対して同時化（デモザイク処理）、ホワイトバランス調整、階調・レベル補正、アンシャープマスク、シェーディング補正等の処理をしてディジタルの画像データを生成する。

次に、第１のドライバ１１２は、ステップＳ１１４において、画像信号処理部１０５により生成されたディジタルの画像データを背面ＬＣＤ１１３に表示する。このライブビュー画像は、ＶＧＡサイズで、かつ背面ＬＣＤ１１３の表示レート６０fpsで表示される。

次に、上記撮像装置の再生モードの動作について図４に示す再生モード動作フローチャートに従って説明する。カメラコントローラ１０８は、ステップＳ２０１において、電源のパワーオン（Ｐower ＯＮ）したときに再生モードであるか、又は他のモードから再生モードに切替ったことを認識すると、ステップＳ２０２に移り、記録媒体１１０に保管されている複数のディジタル画像データのうち例えば操作部に対するマニュアル操作によって指定されたディジタル画像データを選択する。

次に、カメラコントローラ１０８は、ステップＳ２０３において、ＥＶＦユニット１０２が取り付けられているか否かを判断する。この判断の結果、ＥＶＦユニット１０２が取り付けられていれば、カメラコントローラ１０８は、ステップＳ２０４において、当該ＥＶＦユニット１０２の解像度を認識し、この認識結果に応じて再生モードにおけるディジタル画像データの第２の画素数及びその第２の表示速度を設定する。例えば、カメラコントローラ１０８は、図２に示すように撮像素子１０４と画像処理部１０５とを制御し、ディジタル画像データを上記第１の表示速度よりも遅い第２の表示速度、すなわちディジタル画像データを複数に分割、例えば４等分してトランスミッター１１４を通してＥＶＦユニット１０２に転送するに設定する。

次に、カメラコントローラ１０８は、ステップＳ２０５において、ＥＶＦユニット１０２のＥＶＦコントローラ１２７に対して再生モードであることを通知する。

次に、ＪＰＥＧデコーダ１１５は、ステップＳ２０６において、記録媒体１１０に記憶されている複数のディジタル画像データのうち選択された１枚のディジタル画像データに対して伸張を行う。なお、ここで、伸張を行うディジタル画像データは、例えば１枚の全ディジタル画像データを４分割した各ディジタル画像データのうち１つの分割のディジタル画像データ毎に伸張を行う。

次に、カメラコントローラ１０８は、ステップＳ２０７において、伸張されたディジタル画像データをＶＧＡサイズの縦横２倍（４倍）にリサイズする。次に、カメラコントローラ１０８は、ステップＳ２０８において、伸張されたディジタル画像データを第１のメモリ制御部１０６を介してカメラワークメモリ１０７に一時的に記憶する。次に、カメラコントローラ１０８は、ステップＳ２０９において、４分割した各ディジタル画像データのうち１つの分割ディジタル画像データに対して伸張を行ってカメラワークメモリ１０７に一時的に記憶したことを示すためにｎ＝１とする。

次に、カメラコントローラ１０８は、ステップＳ２１０において、１つの分割のディジタル画像データをトランスミッター１１４に転送する。このとき１つの分割のディジタル画像データは、ＶＧＡサイズで、かつ転送レートは、６０fpsである。

次に、トランスミッター１１４は、ステップＳ２１１において、パラレルの１つの分割のディジタル画像データをパラレル／シリアル変換部によりパラレル／シリアル変換し、このシリアルに変換されたディジタル画像信号を差動送信部により伝送信号、例えばＴＭＤＳ信号を作成してＥＶＦユニット１０２に送信する。

一方、ＥＶＦユニット１０２のレシーバ１２１は、ステップＳ２１２において、デジタルカメラユニット１０１のトランスミッター１１４から転送される１つの分割のディジタル画像データをシリアル／パラレル変換する。次に、第２のメモリ制御部１２５は、ステップＳ２１３において、レシーバ１２１によりシリアル／パラレル変換された１つの分割のディジタル画像データをＥＶＦワークメモリ１２６内の所定のエリアに一時的に記憶する。

次に、ＥＶＦコントローラ１２７は、ステップＳ２１４において、ｎ＝４であるか否かを判断する。すなわち、デジタルカメラユニット１０１から４分割された４つの分割のディジタル画像データを全て受け取ってＥＶＦワークメモリ１２６内に一時的に記憶したか否かを判断する。この判断の結果、ｎ＝４でなければ、ＥＶＦコントローラ１２７は、ステップＳ２１５において、ｎ＝ｎ＋１に加算し、かつｎ＝４でな旨をカメラコントローラ１０８に通知する。

再び、カメラコントローラ１０８は、ステップＳ２１０において、１つの分割のディジタル画像データをトランスミッター１１４に転送する。これ以降、ＥＶＦコントローラ１２７がｎ＝４であると判断するまで、ステップＳ２１０〜Ｓ２１５が繰り返される。

次に、４つの分割のディジタル画像データを全て受け取ってＥＶＦワークメモリ１２６内に一時的に記憶し、ｎ＝４になると、ＥＶＦコントローラ１２７は、ステップＳ２１６において、第２のメモリ制御部１２５を介してＥＶＦワークメモリ１２６から４つの分割のディジタル画像データの全てを読み出し、ステップＳ２１７において、これらディジタル画像データを合成し、ＥＶＦ用ＬＣＤ１２４の表示サイズに合わせた表示用の画像データを構築する。この表示用の画像データは、ＶＧＡサイズの縦横４倍のディジタル画像データを表示レート６０fpsでＥＶＦ用ＬＣＤ１２４に表示する。既に説明したようにＥＶＦ用ＬＣＤ１２４の画像データの見かけ上の表示レートは１５fpsである。 次に、ＥＶＦコントローラ１２７は、ステップＳ２１８において、記録媒体１１０に記憶されている複数のディジタル画像データのうち例えば操作部に対するマニュアル操作によって他のディジタル画像データが選択されたか否かを判断する。この判断の結果、他のディジタル画像データが選択されていなければ、ＥＶＦコントローラ１２７は、ステップＳ２１６に戻る。他のディジタル画像データが選択されると、ＥＶＦコントローラ１２７は、ステップＳ２０６に移る。

一方、上記ＥＶＦユニット１０２が取り付けられているか否かの判断の結果、ＥＶＦユニット１０２が取り付けられていなければ、ＪＰＥＧデコーダ１１５は、ステップＳ２１９において、記録媒体１１０に保管されているディジタル画像データに対して伸張を行う。次に、画像信号処理部１０５は、ステップＳ２２０に移り、伸張されたディジタル画像データをＶＧＡサイズにリサイズする。次に、画像信号処理部１０５は、ステップＳ２２１において、ＶＧＡサイズにリサイズされたディジタル画像データを第１のドライバ１１２を介して表示レート６０fpsで背面ＬＣＤ１１３に表示する。

次に、カメラコントローラ１０８は、ステップＳ２２２において、記録媒体１１０に保管されている複数のディジタル画像データのうち例えば操作部に対するマニュアル操作によって他のディジタル画像データが選択されたか否かを判断する。この判断の結果、他のディジタル画像データが選択されていなければ、カメラコントローラ１０８は、ステップＳ２２１に戻る。他のディジタル画像データが選択されると、カメラコントローラ１０８は、ステップＳ２１９に移る。

このように上記一実施の形態によれば、撮影モードであれば、ディジタル画像データを第１の表示速度でトランスミッター１１４を通してＥＶＦユニット１０２に転送し、ＥＶＦユニット１０２において第１の解像度、例えば上記画像サイズ（ＶＧＡ）の６４０×４８０画素でかつ表示レート６０fpsでライブビュー表示し、一方、再生モードであれば、ディジタル画像データを上記第１の表示速度よりも遅い第２の表示速度、すなわちディジタル画像データを複数に分割、例えば４等分してトランスミッター１１４を通してＥＶＦユニット１０２に転送する。これにより、ライブビュー時のリアルタイム性と高速表示とを可能とし、再生時の高精細表示を可能とし、しかも消費電力を抑えることができる。

すなわち、ライプビュー時は比較的低解像度、高速フレームレートのディジタル画像データをデジタルカメラユニット１０１からＥＶＦユニット１０２に転送し、このＥＶＦユニット１０２においてＥＶＦ用ＬＣＤ１２４に合った解像度変換（画素補間）を行い表示する。これにより、ライブビュー時のリアルクイム性と高速表示を実現できる。

再生モード時、高解像度のディジタル画像データを分割してデジタルカメラユニット１０１からＥＶＦユニット１０２へライブビュー時と同じ転送レート（帯域）で転送し、ＥＶＦユニット１０２では、時系列的に伝送された分割の各ディジタル画像データを再構築して表示することにより高精細な画像を表示できる。そして、伝送帯域が広がらないため消費電力を抑えることができる。これにより、再生モード時の高精細表示を消費電力を増大することなく実現できる。

カメラコントローラ１０８は、ＥＶＦユニット１０２が取り付けられているか否かを判断し、ＥＶＦユニット１０２が取り付けられていると、当該ＥＶＦユニット１０２の解像度を認識するので、ＥＶＦユニット１０２の解像度に応じて撮影モード及び再生モードにおけるディジタル画像データの解像度と表示レートとを自動的に設定できる。

なお、本発明は上記実施形態そのままに限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で構成要素を変形して具体化できる。また、上記実施形態に開示されている複数の構成要素の適宜な組み合わせにより、種々の発明を形成できる。例えば、実施形態に示される全構成要素から幾つかの構成要素を削除してもよい。さらに、異なる実施形態にわたる構成要素を適宜組み合わせてもよい。上記一実施の形態では、デジタルカメラシステム１００がデジタルカメラユニット１０１とＥＶＦユニット１０２とが着脱可能な構成について説明したが、これに限らず、デジタルカメラユニット１０１とＥＶＦユニット１０２とが一体的に構成されていてもよい。デジタルカメラユニット１０１に着脱可能なのは、ＥＶＦユニット１０２に限らず、他の機種の表示ユニットでもあってもよい。

１００：デジタルカメラシステム、１０１：デジタルカメラユニット、１０２：ＥＶＦユニット、１０３：撮影レンズ、１０４：撮像素子、１０５：画像信号処理部、１０６：第１のメモリ制御部、１０７：第１のメモリ（カメラワークメモリ）、１０８：第１のＣＰＵ（カメラコントローラ）、１０９：カードインタフェース、１１０：記憶媒体、１１１：第１のシステムバス、１１２：第１のドライバ、１１３：第１の画像表示部、１１４：トランスミッター（パラレル／シリアル変換部）、１１５：ＪＰＥＧデコーダ、１２１：レシーバ（シリアル／パラレル変換部）、１２２：第２のシステムバス、１２３：ＥＶＦ用ドライバ、１２４：第２の画像表示部（ＥＶＦ用ＬＣＤ）、１２５：第２のメモリ制御部、１２６：第２のメモリ（ＥＶＦワークメモリ）、１２７：第２のＣＰＵ（ＥＶＦコントローラ）、１２８：ＲＯＭ。

Claims (2)

1. 被写体像を電気信号に変換する撮像部と、
   上記撮像部から出力される上記電気信号を処理して画像データを生成する画像処理部と、
   表示部と、
   記録媒体と、
   撮影モードにおいて、上記画像処理部を制御して記録用の画像データを生成させて上記記録媒体へ記録すると共に、上記画像処理部を制御して第１の解像度の画像データを生成させて第１の表示速度で上記表示部に送ってライブビュー表示を行い、再生モードにおいて、上記記録媒体から上記記録用の画像データを読出すと共に、上記画像処理部を制御してこの読出した記録用の画像データから第２の解像度の画像データを生成させて第２の表示速度で上記表示部に送って再生表示を行わせる制御部と、を具備し、
   上記第２の表示速度は上記第１の表示速度よりも遅く、上記第２の解像度は上記第１の解像度よりも高いことを特徴とする撮像装置。
2. 上記撮影モードにおいて、上記画像処理部は、上記撮像部が取得した画像データを間引きして上記第１の解像度の画像データを生成し、上記再生モードにおいて、上記画像処理部は、上記記録用の画像データを複数に分割して第２の解像度の画像データを生成することを特徴とする請求項１記載の撮像装置。