JP2006237186A - 半導体受光素子およびその製造方法 - Google Patents

Abstract

【課題】 空乏層の容量を小さくして高速動作を実現することのできる半導体受光素子およびその製造方法を提供する。
【解決手段】 ｎ型ＩｎＰ基板１の上には、ＩｎＧａＡｓ光吸収層２およびＩｎＰ窓層５を含む積層構造が形成されている。また、ＩｎＰ窓層５には、ｐ型拡散層領域７が形成されている。カソード電極８とアノード電極９に電圧を印加したときに、ｎ型ＩｎＰ基板１とｐ型拡散層領域７との間に形成される空乏層の厚さは、アノード電極９の下部領域の少なくとも一部で受光部Ａより厚くなる。この場合、ｐ型拡散層領域７の拡散深さは、アノード電極９の下部領域の少なくとも一部で受光部Ａより浅くなるものとすることができる。
【選択図】 図１

Description

本発明は、半導体受光素子およびその製造方法に関する。

従来より、光ファイバーを用いた通信分野などで半導体受光素子が用いられている（例えば、特許文献１参照。）。その１つであるアバランシェ・フォトダイオード（以下、ＡＰＤと称する。）では、逆バイアスを印加した状態で光を照射すると、内部で電子が励起される。励起された電子は、移動する際に他の電子を励起するので、次第に光子により発生した電子が増加していく。そして、この電子を電気信号として取り出すことによって、光を電気信号に変換することができる。

図１３は、従来の光通信用アバランシェ・フォトダイオード（以下、ＡＰＤと称する。）の断面図である。図において、１０１はアノード電極、１０２はｐ型拡散層領域、１０３は無反射膜、１０４はアンドープのＩｎＰ窓層、１０５はｎ型ＩｎＰ電界緩和層、１０６アンドープのＩｎＧａＡｓＰグレーディッド層、１０７はアンドープのＩｎＧａＡｓ光吸収層、１０８はｎ型ＩｎＰ基板、１０９はカソード電極、１１０は増倍領域、１１１はガードリング領域、１１２はアノード電極１０１のボンディングパッド部分である。

無反射膜１０３は表面保護膜を、ＩｎＰ窓層１０４は増倍層をそれぞれ兼ねている。ここで、ＩｎＰ窓層１０４はバンドギャップが大きいので、通常の光通信で使用される波長（１．３μｍまたは１．５５μｍなど）を吸収せずにそのまま透過する。また、ガードリング領域１１１は、エッジ増倍を抑制することを目的としており、キャリア濃度の低いｐ型の領域である。

図の上方向から無反射膜１０３に入射した光は、ＩｎＰ窓層１０４を透過した後、ＩｎＧａＡｓ光吸収層１０７で吸収されて電子と正孔を発生する。ここで、ＡＰＤには、２５Ｖ程度の高い逆バイアスが印加されているので、ＩｎＧａＡｓ光吸収層１０７、ＩｎＧａＡｓＰグレーディッド層１０６、ｎ型ＩｎＰ電界緩和層１０５および増倍領域１１０は空乏化している。このため、発生した電子はｎ型ＩｎＰ基板１０８に向かって流れる。一方、正孔は、高電界が印加された増倍領域１１０に向かって流れる。そして、増倍領域１１０に達した正孔は、アバランシェ増倍（雪崩増倍）を起こして、多数の新たな電子と正孔を発生させる。この結果、光信号が、増倍された電流信号としてＡＰＤより取り出される。取り出された電流信号は、増倍が生じない場合の１０数倍程度の大きさになる。

また、図１４は、ガードリング領域を有しない従来のＡＰＤの断面図である。尚、図１４において、図１３と同じ符号で示した部分は同じものであることを表している。

図１４では、ｐ型拡散層領域１１３の拡散深さを２段とすることによって、周辺部分での電界集中を抑制している。

特開２００３−１０１０６１号公報

ところで、ＡＰＤを高速で動作させるためには、その容量を小さくする必要がある。例えば、１０ＧｂｐｓでＡＰＤを動作させるには、容量を０．１５ｐＦ以下の値にすることが要求される。ここで、ＡＰＤの容量は、ｐｎ接合によって形成される空乏層の容量と、ボンディングパッド部分の下部領域に形成される容量との和に等しい。

空乏層の容量は、空乏層の厚さ（図１３のＷ）に反比例して減少する。したがって、容量を小さくするには、空乏層を厚く形成しなければならない。一方、ＡＰＤを高速動作させるためには、電子と正孔の走行時間を短くする必要があり、図１３の増倍領域１１０とＩｎＧａＡｓ光吸収層１０７とは薄く形成することが要求される。このことは、空乏層を薄くしてしまう結果となり、容量を増大させて高速動作を損なうことになる。

本発明は、このような問題点に鑑みてなされたものである。すなわち、本発明の目的は、空乏層の容量を小さくして高速動作を実現することのできる半導体受光素子およびその製造方法を提供することにある。

本発明の他の目的および利点は以下の記載から明らかとなるであろう。

本願の第１の発明は、基板と、この基板の上に形成された、第１導電型の半導体層、光吸収層および窓層を含む積層構造と、窓層に形成された第２導電型の不純物領域と、第１導電型の半導体層に給電する第１の電極と、第２導電型の不純物領域に給電する第２の電極とを有し、第１の電極と第２の電極に電圧を印加したときに第１導電型の半導体層と第２導電型の不純物領域との間に形成される空乏層の厚さが、第２の電極の下部領域の少なくとも一部で入射光を吸収する領域より厚くなることを特徴とする半導体受光素子に関する。

また、本願の第２の発明は、基板の上に、第１導電型の半導体層、光吸収層および窓層を含む積層構造を備えた半導体受光素子の製造方法において、窓層の所定領域に第２導電型の不純物を導入してガードリング領域を形成する工程と、ガードリング領域を形成した後に、窓層に他の第２導電型の不純物を導入して、ガードリング領域の内側に第２導電型の浅い不純物領域を形成する工程と、第２導電型の浅い不純物領域を形成した後に、窓層に他の第２導電型の不純物をさらに導入して、第２導電型の浅い不純物領域の内側に第２導電型の深い不純物領域を形成する工程とを有することを特徴とする半導体受光素子の製造方法に関する。

本願の第１の発明によれば、ｐｎ接合によって形成される空乏層の容量を従来より小さくして半導体素子を高速で動作させることが可能となる。

本願の第２の発明によれば、拡散深さの異なる第２導電型の不純物領域を形成するとともに、この第２導電型の不純物領域の周辺部にガードリングを設けることができる。

本発明の半導体受光素子は、基板と、この基板の上に形成された、第１導電型の半導体層、光吸収層および窓層を含む積層構造と、窓層に形成された第２導電型の不純物領域と、第１導電型の半導体層に給電する第１の電極と、第２導電型の不純物領域に給電する第２の電極とを有し、第１の電極と第２の電極に電圧を印加したときに第１導電型の半導体層と第２導電型の不純物領域との間に形成される空乏層の厚さが、第２の電極の下部領域の少なくとも一部で入射光を吸収する領域より厚くなることを特徴とする。この場合、第２導電型の不純物領域の拡散深さは、第２の電極の下部領域の少なくとも一部でこの下部領域以外の部分より浅くなるものとすることができる。尚、半導体受光素子は、アバランシェ・フォトダイオード（ＡＰＤ）およびフォトダイオード（ＰＤ）のいずれであってもよい。

以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。

実施の形態１．
図１は、本実施の形態におけるＡＰＤの断面図である。図では、第１導電型の半導体層を兼ねた基板としてのｎ型ＩｎＰ基板１の上に、アンドープのＩｎＧａＡｓ光吸収層２、アンドープのＩｎＧａＡｓＰグレーディッド層３、ｎ型ＩｎＰ電界緩和層４およびアンドープのＩｎＰ窓層５が形成されている。また、ＩｎＰ窓層５の上には、表面保護膜を兼ねた無反射膜６が形成されている。無反射膜６は、例えば、ＳｉＮ膜からなるものとすることができる。

尚、本実施の形態においては、絶縁性基板の上に、第１導電型の半導体層としてのｎ型ＩｎＰ層を形成し、さらに、アンドープのＩｎＧａＡｓ光吸収層２、アンドープのＩｎＧａＡｓＰグレーディッド層３、ｎ型ＩｎＰ電界緩和層４およびアンドープのＩｎＰ窓層５を形成してもよい。

図１において、ＩｎＰ窓層５には、第２導電型の不純物領域としてのｐ型拡散層領域７が形成されている。そして、カソード電極８は、ｎ型ＩｎＰ基板１に給電する第１の電極であり、アノード電極９は、ｐ型拡散層領域７に給電する第２の電極である。また、１０は、ｐ型拡散層領域７の周辺に設けられたガードリング領域であり、キャリア濃度の低いｐ型の領域である。また、１１は増倍領域であり、１２は、アノード電極９のボンディングパッド部分である。

本実施の形態は、第２導電型の不純物領域の拡散深さを、第２の電極の下部領域の少なくとも一部で入射光を吸収する領域（受光部）より浅くなるものとしている。すなわち、図１に示すように、ｐ型拡散層領域７は、アノード電極９の下部領域に形成された浅いｐ型拡散層領域７ａと、受光部Ａに形成された深いｐ型拡散層領域７ｂとからなっている。

図の上方向から、アノード電極９で覆われていない無反射膜６に入射した光は、ＩｎＰ窓層５を透過した後、ＩｎＧａＡｓ光吸収層２で吸収されて電子と正孔を発生する。

ＡＰＤに逆バイアスを印加すると、空乏層は、浅いｐ型拡散層領域７ａと深いｐ型拡散層領域７ｂからｎ型ＩｎＰ基板１まで広がる。ここで、深いｐ型拡散層領域７ｂに形成される空乏層の厚さをＷ_１、浅いｐ型拡散層領域７ａに形成される空乏層の厚さをＷ_２とすると、式（１）の関係が成立する。このため、受光部Ａには、高い電界がかかることによるアバランシェ増倍（雪崩増倍）が生じる。

Ｗ_２＞Ｗ_１ （１）

また、受光部Ａの面積をＳ_１、アノード電極９の下部の面積をＳ_２とすると、ｐｎ接合容量Ｃ_ａは式（２）によって表される。

Ｃ_ａ≒誘電率×｛（Ｓ_１／Ｗ_１）＋（Ｓ_２／Ｗ_２）｝ （２）

一方、図１３で説明した従来例におけるｐｎ接合容量Ｃ_ｂは式（３）によって表される。

Ｃ_ｂ≒誘電率×｛（Ｓ_１＋Ｓ_２）／Ｗ_１｝ （３）

尚、式（２）および式（３）において、正確には、誘電率の値は、光吸収層、グレーディッド層、電界緩和層および増倍領域のそれぞれによって異なる。しかしながら、簡単のために、本明細書においては各層とも同じ誘電率を有するものとしている。

式（２）および式（３）より、式（４）が導き出される。

Ｃ_ｂ−Ｃ_ａ＝誘電率×Ｓ_２×｛（Ｗ_２−Ｗ_１）／（Ｗ_１×Ｗ_２）｝ （４）

そして、式（１）の関係を式（４）に適用すると、式（５）が導き出される。

Ｃ_ｂ−Ｃ_ａ＞０
Ｃ_ｂ＞Ｃ_ａ （５）

式（５）は、本実施の形態におけるｐｎ接合容量（Ｃ_ａ）の方が、従来例におけるｐｎ接合容量（Ｃ_ｂ）より小さいことを意味している。

図２に、本実施の形態と従来例とで受光径に対する容量の変化を比較した結果を示す。尚、図の例では、ボンディングパッド部分の容量を０．０６ｐＦ、空乏層の厚さＷ_１を２μｍ、空乏層の厚さＷ_２を３μｍ、アノード電極の幅を約１０μｍとしている。図から分かるように、例えば、受光径が２０μｍ（１０Ｇｂｐｓの通信で利用される受光径に対応）である場合、本実施の形態による容量の方が従来例による容量より１６％も小さくなっている。

このように、本実施の形態によれば、ｐｎ接合によって形成される空乏層の容量を従来より小さくすることができるので、ＡＰＤを高速で動作させることが可能となる

次に、本実施の形態におけるＡＰＤの製造方法について、図３〜図６を用いて説明する。尚、これらの図において、図１と同じ符号を付した部分は同じものであることを示している。

まず、ｎ型ＩｎＰ基板１の表面にアンドープのＩｎＧａＡｓ光吸収層２、アンドープのＩｎＧａＡｓＰグレーディッド層３、ｎ型ＩｎＰ電界緩和層４およびアンドープのＩｎＰ窓層５をこの順に積層する（図３）。

次に、ＩｎＰ窓層５の所定領域に、Ｂｅ（ベリリウム）などのｐ型不純物を導入した後、アニールによる活性化処理を行ってガードリング領域１０を形成する（図４）。

次いで、ＩｎＰ窓層５に、Ｚｎ（亜鉛）などのｐ型不純物を導入し、ガードリング領域１０の内側に浅いｐ型拡散層領域７ａを形成する（図５）。

さらに、ＩｎＰ窓層５に、Ｚｎ（亜鉛）などのｐ型不純物をさらに導入し、浅いｐ型拡散層領域７ａの内側に深いｐ型拡散層領域７ｂを形成する（図６）。

浅いｐ型拡散層領域７ａおよび深いｐ型拡散層領域７ｂを形成する前にガードリング領域１０を形成するのは、次の理由による。すなわち、ガードリング領域１０を形成する際に行うアニールの温度は、浅いｐ型拡散層領域７ａと深いｐ型拡散層領域７ｂを形成する際の温度より高温である。したがって、ガードリング領域１０の形成を後にした場合には、ｐ型の不純物が深い位置まで拡散してしまい、浅いｐ型拡散層領域７ａと深いｐ型拡散層領域７ｂを所望の位置に形成できなくなるからである。

また、浅いｐ型拡散層領域７ａを形成した後に深いｐ型拡散層領域７ｂを形成するのは、次の理由による。すなわち、図１の増倍領域１１の厚さは、深いｐ型拡散層領域７ｂの深さによって決定される。このため、深いｐ型拡散層領域７ｂの作製マージンは、浅いｐ型拡散層領域７ａの作製マージンに比較して狭いものとなる。深いｐ型拡散層領域７ｂの形成を浅いｐ型拡散層領域７ａの前にした場合には、浅いｐ型拡散層領域７ａを形成する際の不純物の拡散時に、深いｐ型拡散層領域７ｂにおける不純物の拡散も進行するので、適当な厚さで増倍領域１１を形成することが困難となるからである。

深いｐ型拡散層領域７ｂを形成した後は、ＩｎＰ窓層５の上に無反射膜６を形成し、さらに、所定領域にアノード電極９と、アノード電極９のボンディングパッド部分１２とを形成する。最後に、ｎ型ＩｎＰ基板１の裏面にカソード電極８を形成することによって、図１の構造とすることができる。

このように、本発明のＡＰＤの製造方法によれば、拡散深さの異なる第２導電型の不純物領域を形成するとともに、この第２導電型の不純物領域の周辺部にガードリングを設けることができる。

尚、図１の例では、半導体受光素子がＡＰＤである場合について述べた。しかし、本発明は、半導体受光素子がフォトダイオード（ＰＤ）である場合にも適用可能である。

図７は、本実施の形態におけるＰＤの断面図である。図では、第１導電型の半導体層を兼ねた基板としてのｎ型ＩｎＰ基板２１の上に、アンドープのＩｎＧａＡｓ光吸収層２２およびアンドープのＩｎＰ窓層２３が形成されている。また、ＩｎＰ窓層２３の上には、表面保護膜を兼ねた無反射膜２４が形成されている。無反射膜２４は、例えば、ＳｉＮ膜からなるものとすることができる。尚、この場合、絶縁性基板の上に、第１導電型の半導体層としてのｎ型ＩｎＰ層を形成し、さらに、アンドープのＩｎＧａＡｓ光吸収層２２およびアンドープのＩｎＰ窓層２３を形成してもよい。

図７において、ＩｎＰ窓層２３には、第２導電型の不純物領域としてのｐ型拡散層領域２５が形成されている。そして、カソード電極２６は、ｎ型ＩｎＰ基板２１に給電する第１の電極であり、アノード電極２７は、ｐ型拡散層領域２５に給電する第２の電極である。

図７に示すように、ｐ型拡散層領域２５は、アノード電極２７の下部に形成された浅いｐ型拡散層領域２５ａと、受光部Ｂに形成された深いｐ型拡散層領域２５ｂとからなっている。ここで、深いｐ型拡散層領域２５ｂはＩｎＧａＡｓ光吸収層２２に達している。すなわち、第２導電型の不純物領域の拡散深さを、第２の電極の下部領域の少なくとも一部で入射光を吸収する領域（受光部Ｂ）より浅くなるものとし、さらに、入射光を吸収する領域（受光部Ｂ）にある第２導電型の不純物領域の拡散深さを光吸収層に達する深さとしている。このような構造とすることにより、ｐｎ接合によって形成される空乏層の容量を従来より小さくしてＰＤを高速で動作させることが可能となる。

実施の形態２．
図８は、本実施の形態におけるＡＰＤの断面図である。図では、第１導電型の半導体層を兼ねた基板としてのｎ型ＩｎＰ基板３１の上に、アンドープのＩｎＧａＡｓ光吸収層３２、アンドープのＩｎＧａＡｓＰグレーディッド層３３、ｎ型ＩｎＰ電界緩和層３４およびアンドープのＩｎＰ窓層３５が形成されている。また、ＩｎＰ窓層３５の上には、表面保護膜を兼ねた無反射膜３６が形成されている。無反射膜３６は、例えば、ＳｉＮ膜からなるものとすることができる。

尚、本実施の形態においては、絶縁性基板の上に、第１導電型の半導体層としてのｎ型ＩｎＰ層を形成し、さらに、アンドープのＩｎＧａＡｓ光吸収層３２、アンドープのＩｎＧａＡｓＰグレーディッド層３３、ｎ型ＩｎＰ電界緩和層３４およびアンドープのＩｎＰ窓層３５を形成してもよい。

図８において、ＩｎＰ窓層３５には、第２導電型の不純物領域としてのｐ型拡散層領域３７が形成されている。そして、カソード電極３８は、ｎ型ＩｎＰ基板３１に給電する第１の電極であり、アノード電極３９は、ｐ型拡散層領域３７に給電する第２の電極である。また、４０は、ｐ型拡散層領域３７の周辺に設けられたガードリング領域であり、キャリア濃度の低いｐ型の領域である。また、４１は増倍領域であり、４２は、アノード電極３９のボンディングパッド部分である。

本実施の形態は、アノード電極３９の下部に形成された浅いｐ型拡散層領域３７ａと、受光部Ｃに形成された深いｐ型拡散層領域３７ｂとを有する点で実施の形態１と共通する。しかし、本実施の形態は、ガードリング領域４０が、深いｐ型拡散層領域３７ｂの周辺部にのみ形成されている点で実施の形態１と異なる。すなわち、本実施の形態は、入射光を吸収する領域（受光部Ｃ）に形成された第２導電型の不純物領域の周辺部にのみガードリングが設けられていることを特徴としている。このような構造としたのは、浅いｐ型拡散層領域３７ａは、空乏層が厚いために降伏電圧が高くなるからである。

一般に、ガードリング領域は暗電流の発生源となる。本実施の形態によれば、深いｐ型拡散層領域３７ｂの周辺部にのみガードリング領域４０を形成するので、ガードリング領域の面積を小さくして暗電流の低減を図ることが可能となる。

実施の形態３．
図９は、本実施の形態におけるＡＰＤの断面図である。図では、第１導電型の半導体層を兼ねた基板としてのｎ型ＩｎＰ基板５１の上に、アンドープのＩｎＧａＡｓ光吸収層５２、アンドープのＩｎＧａＡｓＰグレーディッド層５３、ｎ型ＩｎＰ電界緩和層５４およびアンドープのＩｎＰ窓層５５が形成されている。また、ＩｎＰ窓層５５の上には、表面保護膜を兼ねた無反射膜５６が形成されている。無反射膜５６は、例えば、ＳｉＮ膜からなるものとすることができる。

尚、本実施の形態においては、絶縁性基板の上に、第１導電型の半導体層としてのｎ型ＩｎＰ層を形成し、さらに、アンドープのＩｎＧａＡｓ光吸収層５２、アンドープのＩｎＧａＡｓＰグレーディッド層５３、ｎ型ＩｎＰ電界緩和層５４およびアンドープのＩｎＰ窓層５５を形成してもよい。

図９において、ＩｎＰ窓層５５には、第２導電型の不純物領域としてのｐ型拡散層領域５７が形成されている。そして、カソード電極５８は、ｎ型ＩｎＰ基板５１に給電する第１の電極であり、アノード電極５９は、ｐ型拡散層領域５７に給電する第２の電極である。また、６０は、ｐ型拡散層領域５７の周辺に設けられたガードリング領域であり、キャリア濃度の低いｐ型の領域である。また、６１は増倍領域であり、６２は、アノード電極５９のボンディングパッド部分である。

本実施の形態は、アノード電極５９の下部に形成された浅いｐ型拡散層領域５７ａと、受光部Ｄに形成された深いｐ型拡散層領域５７ｂとを有する点で実施の形態１と共通する。しかし、本実施の形態は、ガードリング領域６０と浅いｐ型拡散層領域５７ａが、ボンディングパッド部分６２の下部領域にも形成されている点で実施の形態１と異なる。

ボンディングパッド部分６２とその下部領域は、ＭＩＳ（Ｍｅｔａｌ−Ｉｎｓｕｌａｔｏｒ−Ｓｅｍｉｃｏｎｄｕｃｔｏｒ）構造をとる。したがって、ボンディングパッド部分６２の下部領域の容量は、無反射膜５６の膜厚と誘電率によって決定される。ここで、一般に、無反射膜５６の膜厚は薄い（例えば、０．１８μｍ程度。）ので、単位面積あたりのボンディングパッド部分６２の下部領域の容量はｐｎ接合部より大きくなる。

本実施の形態によれば、ガードリング領域６０と浅いｐ型拡散層領域５７ａをボンディングパッド部分６２の下部領域に形成するので、ボンディングパッド部分６２の下部領域にｐｎ接合が形成されてこの部分における容量を低減することが可能となる。

尚、図９では、ガードリング領域６０をボンディングパッド部分６２の下部領域全体に形成しているが、本発明はこれに限られるものではない。本発明においては、ガードリング領域６０を深いｐ型拡散層領域５７ｂの周辺部にのみ形成してもよい（図１０）。すなわち、入射光を吸収する領域（受光部Ｄ）に形成された第２導電型の不純物領域の周辺部にのみガードリングを設けてもよい。このような構造とすることによって、上記の効果に加えて、さらに暗電流を低減することが可能となる。

実施の形態４．
本実施の形態では、第１導電型の半導体層と光吸収層との間に、ＡｌＩｎＡｓ層からなる増倍層と電界緩和層がこの順に形成されている。

図１１は、本実施の形態におけるＡＰＤの断面図である。図では、第１導電型の半導体層を兼ねた基板としてのｎ型ＩｎＰ基板７１の上に、ＡｌＩｎＡｓ増倍層７２、ｐ型ＩｎＰ電界緩和層７３、アンドープのＩｎＧａＡｓ光吸収層７４、アンドープのＩｎＧａＡｓＰグレーディッド層８０およびアンドープのＩｎＰ窓層７５が形成されている。また、ＩｎＰ窓層７５の上には、表面保護膜を兼ねた無反射膜７６が形成されている。無反射膜７６は、例えば、ＳｉＮ膜からなるものとすることができる。

尚、本実施の形態においては、絶縁性基板の上に、第１導電型の半導体層としてのｎ型ＩｎＰ層を形成し、さらに、ＡｌＩｎＡｓ増倍層７２、ｐ型ＩｎＰ電界緩和層７３、アンドープのＩｎＧａＡｓ光吸収層７４、アンドープのＩｎＧａＡｓＰグレーディッド層８０およびアンドープのＩｎＰ窓層７５を形成してもよい。

図１１において、ＩｎＰ窓層７５には、第２導電型の不純物領域としてのｐ型拡散層領域７７が形成されている。そして、カソード電極７８は、ｎ型ＩｎＰ基板７１に給電する第１の電極であり、アノード電極７９は、ｐ型拡散層領域７７に給電する第２の電極である。

本実施の形態は、第２導電型の不純物領域の拡散深さを、第２の電極の下部領域の少なくとも一部でこの下部領域以外の部分より浅くなるものとしている。すなわち、図１１に示すように、ｐ型拡散層領域７７は、アノード電極７９の下部に形成された浅いｐ型拡散層領域７７ａと、受光部Ｅに形成された深いｐ型拡散層領域７７ｂとからなっている。このような構造とすることにより、ｐｎ接合によって形成される空乏層の容量を従来より小さくしてＡＰＤを高速で動作させることが可能となる。

尚、図１１のＡＰＤでは、ＡｌＩｎＡｓ増倍層７２に電子を注入する必要があるので、ＩｎＧａＡｓ光吸収層７４の下層に、ＡｌＩｎＡｓ増倍層７２とｐ型ＩｎＰ電界緩和層７３を設けている。したがって、本実施の形態においては、電界が集中するＡｌＩｎＡｓ増倍層７２がｐ型拡散層領域７７に接しないので、ｐ型拡散層領域７７の周辺部にガードリングを設ける必要はない。

実施の形態５．
本実施の形態では、第１の電極が、基板の裏面の所定領域に形成されており、第２の電極が、第２導電型の不純物領域の上に形成されていて、入射光は、第１の電極が形成されていない基板の裏面より入射する。

図１２は、本実施の形態におけるＡＰＤの断面図である。図では、第１導電型の半導体層を兼ねた基板としてのｎ型ＩｎＰ基板８１の上に、ｎ型バッファ層８２、ｎ型半導体層８３、増倍層８４、ｐ型ＩｎＰ電界緩和層８５、アンドープのＩｎＧａＡｓ光吸収層８６、アンドープのＩｎＧａＡｓＰグレーディッド層８７およびアンドープのＩｎＰ窓層８８が形成されている。また、ＩｎＰ窓層８８の上には、表面保護膜を兼ねた無反射膜８９が形成されている。無反射膜８９は、例えば、ＳｉＮ膜からなるものとすることができる。

尚、本実施の形態においては、絶縁性基板の上に、第１導電型の半導体層としてのｎ型ＩｎＰ層を形成し、さらに、ｎ型バッファ層８２、ｎ型半導体層８３、増倍層８４、ｐ型ＩｎＰ電界緩和層８５、アンドープのＩｎＧａＡｓ光吸収層８６、アンドープのＩｎＧａＡｓＰグレーディッド層８７およびアンドープのＩｎＰ窓層８８を形成してもよい。

図１２において、ＩｎＰ窓層８８には、第２導電型の不純物領域としてのｐ型拡散層領域９０が形成されている。そして、カソード電極９１は、ｎ型ＩｎＰ基板８１の裏面の所定領域に形成されて、ｎ型ＩｎＰ基板８１に給電する第１の電極である。また、アノード電極９２は、ｐ型拡散層領域９０の上に形成されて、ｐ型拡散層領域９０に給電する第２の電極である。

図の下方向、すなわち、カソード電極９１が形成されていないｎ型ＩｎＰ基板８１の裏面から入射した光は、受光部Ｆで吸収されて電子と正孔を発生する。

本実施の形態は、第２導電型の不純物領域の拡散深さを、第２の電極の下部領域の少なくとも一部で入射光を吸収する領域（受光部Ｆ）より浅くなるものとしている。すなわち、図１２に示すように、ｐ型拡散層領域９０は、アノード電極９２の下部に形成された浅いｐ型拡散層領域９０ａと、受光部Ｆに形成された深いｐ型拡散層領域９０ｂとからなっている。このような構造とすることにより、ｐｎ接合によって形成される空乏層の容量を従来より小さくしてＡＰＤを高速で動作させることが可能となる。

尚、本発明は上記各実施の形態に限定されるものではなく、本発明の趣旨を逸脱しない範囲内において、種々変形して実施することができる。

実施の形態１におけるＡＰＤの断面図である。 実施の形態１のＡＰＤについて、受光径と容量との関係を示す図である。 実施の形態１のＡＰＤの製造方法を説明する断面図である。 実施の形態１のＡＰＤの製造方法を説明する断面図である。 実施の形態１のＡＰＤの製造方法を説明する断面図である。 実施の形態１のＡＰＤの製造方法を説明する断面図である。 実施の形態１におけるＰＤの断面図である。 実施の形態２におけるＡＰＤの断面図である。 実施の形態３におけるＡＰＤの断面図である。 実施の形態３におけるＡＰＤの断面図である。 実施の形態４におけるＡＰＤの断面図である。 実施の形態５におけるＡＰＤの断面図である。 従来のＡＰＤの断面図である。 従来のＡＰＤの断面図である。

符号の説明

１，２１，３１，５１，７１，８１，１０８ ｎ型ＩｎＰ基板
２，２２，３２，５２，７４，８６，１０７ ＩｎＧａＡｓ光吸収層
３，３３，５３，８０，８７，１０６ ＩｎＧａＡｓＰグレーディッド層
４，３４，５４，１０５ ｎ型ＩｎＰ電界緩和層
５，２３，３５，５５，７５，８８，１０４ ＩｎＰ窓層
６，２４，３６，５６，７６，８９，１０３ 無反射膜
７，２５，３７，５７，７７，９０，１０２，１１３ ｐ型拡散層領域
８，２６，３８，５８，７８，９１，１０９ カソード電極
９，２７，３９，５９，７９，９２，１０１ アノード電極
１０，４０，６０，１１１ ガードリング領域
１１，４１，６１，１１０ 増倍領域
１２，４２，６２，１１２ アノード電極のボンディングパッド部分
７２ ＡｌＩｎＡｓ増倍層
７３，８５ ｐ型ＩｎＰ電界緩和層
８２ ｎ型バッファ層
８３ ｎ型半導体層
８４ 増倍層

Claims (8)

1. 基板と、
   前記基板の上に形成された、第１導電型の半導体層、光吸収層および窓層を含む積層構造と、
   前記窓層に形成された第２導電型の不純物領域と、
   前記第１導電型の半導体層に給電する第１の電極と、
   前記第２導電型の不純物領域に給電する第２の電極とを有し、
   前記第１の電極と前記第２の電極に電圧を印加したときに前記第１導電型の半導体層と前記第２導電型の不純物領域との間に形成される空乏層の厚さは、前記第２の電極の下部領域の少なくとも一部で入射光を吸収する領域より厚くなることを特徴とする半導体受光素子。
2. 前記第２導電型の不純物領域の拡散深さは、前記第２の電極の下部領域の少なくとも一部で入射光を吸収する領域より浅くなる請求項１に記載の半導体受光素子。
3. 前記第２の電極にボンディングパッド部分をさらに有し、
   前記第２導電型の不純物領域は前記ボンディングパッド部分の下部領域にも形成されている請求項１または２に記載の半導体受光素子。
4. 前記第２導電型の不純物領域の周辺部にガードリングが設けられている請求項１〜３に記載の半導体受光素子。
5. 前記ガードリングは、前記入射光を吸収する領域に形成された前記第２導電型の不純物領域の周辺部にのみ設けられている請求項４に記載の半導体受光素子。
6. 前記第１導電型の半導体層と前記光吸収層との間に、増倍層と電界緩和層がこの順に形成されていて、
   前記増倍層はＡｌＩｎＡｓ層からなる請求項１または２に記載の半導体受光素子。
7. 前記第１の電極は、前記基板の裏面の所定領域に形成されており、
   前記入射光は、前記第１の電極が形成されていない前記基板の裏面より入射する請求項１または２に記載の半導体受光素子。
8. 基板の上に、第１導電型の半導体層、光吸収層および窓層を含む積層構造を備えた半導体受光素子の製造方法において、
   前記窓層の所定領域に第２導電型の不純物を導入してガードリング領域を形成する工程と、
   前記ガードリング領域を形成した後に、前記窓層に他の第２導電型の不純物を導入して、前記ガードリング領域の内側に第２導電型の浅い不純物領域を形成する工程と、
   前記第２導電型の浅い不純物領域を形成した後に、前記窓層に前記他の第２導電型の不純物をさらに導入して、前記第２導電型の浅い不純物領域の内側に第２導電型の深い不純物領域を形成する工程とを有することを特徴とする半導体受光素子の製造方法。
   

Images