JP2006191001A - 半導体装置およびその作製方法 - Google Patents

Abstract

【課題】不揮発性であって、作製が簡単であり、追記が可能な記憶装置および半導体装置を安価で提供することを課題とする。
【解決手段】基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、素子形成層上に設けられた記憶素子と、記憶素子の上方に設けられたセンサ部とを有し、記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、センサ部と第２のトランジスタが電気的に接続されるように設ける。
【選択図】図１

Description

本発明は、半導体装置に関し、好適には記憶回路に有機化合物を用いることによりデータを記憶可能な半導体装置に関する。

近年、個々の対象物にＩＤ（個体識別番号）を与えることで、その対象物の履歴等の情報を明確にし、生産・管理等に役立てるといった個体認識技術が注目されている。その中でも、非接触でデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置として、特に、ＲＦＩＤタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦタグ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）、無線タグ、電子タグ、無線チップともよばれる）等が企業内、市場等で導入され始めている。

現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。

一般的に、半導体装置に設けられる記憶回路として、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。

上記の実情を鑑み、本発明は、不揮発性であって、作製が容易であり、追記が可能な記憶装置および半導体装置を安価で提供することを課題とする。

上記課題を解決するために、本発明では以下の手段を講ずる。

本発明の半導体装置は、基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、素子形成層上に設けられた記憶素子と、記憶素子の上方に設けられたセンサ部とを有し、記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、センサ部と第２のトランジスタが電気的に接続されていることを特徴としている。

また、本発明の半導体装置の他の構成は、基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとを含む素子形成層と、素子形成層上に設けられた記憶素子と、アンテナとして機能する導電層と記憶素子の上方に設けられたセンサ部とを有し、記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、センサ部と第２のトランジスタが電気的に接続され、アンテナとして機能する導電層と第３のトランジスタが電気的に接続していることを特徴としている。また、アンテナとして機能する導電層が第１の導電層と同一の層に設けられていることを特徴としている。

また、本発明の半導体装置の他の構成は、センサ部と第２のトランジスタの接続は、センサ部に設けられた導電層と第２のトランジスタのソースまたはドレイン領域と電気的に接続した導電層とが導電性微粒子を介して行われていることを特徴としている。

また、本発明の半導体装置の他の構成は、基板上に設けられた、第１のトランジスタと第２のトランジスタとセンサ部とを含む素子形成層と、素子形成層上に設けられた記憶素子とを有し、記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、センサ部と第２のトランジスタが電気的に接続されていることを特徴としている。

また、本発明の半導体装置の他の構成は、基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとセンサ部とを含む素子形成層と、素子形成層上に設けられた記憶素子と、アンテナとして機能する導電層とを有し、記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、センサ部と第２のトランジスタが電気的に接続され、アンテナとして機能する導電層と第３のトランジスタが電気的に接続していることを特徴としている。また、アンテナとして機能する導電層が第１の導電層と同一の層に設けられていることを特徴としている。

また、本発明の半導体装置の他の構成は、センサ部がフォトダイオードまたはフォトトランジスタを有することを特徴としている。

また、本発明の半導体装置の他の構成は、基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、素子形成層上に設けられた記憶素子およびセンサ部とを有し、記憶素子は、第１の導電層と第１の有機化合物層と第２の導電層との積層構造を有し、センサ部は、第３の導電層と第２の有機化合物層と第４の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、第３の導電層と第２のトランジスタとが電気的に接続されていることを特徴とする半導体装置。

また、本発明の半導体装置の他の構成は、基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとを含む素子形成層と、素子形成層上に設けられた記憶素子およびセンサ部と、アンテナとして機能する導電層とを有し、記憶素子は、第１の導電層と第１の有機化合物層と第２の導電層との積層構造を有し、センサ部は、第３の導電層と第２の有機化合物層と第４の導電層との積層構造を有し、第１の導電層と第１のトランジスタとが電気的に接続され、第３の導電層と第２のトランジスタとが電気的に接続され、アンテナとして機能する導電層と第３のトランジスタが電気的に接続していることを特徴としている。また、アンテナとして機能する導電層が第１の導電層および第３の導電層と同一の層に設けられていることを特徴としている。

また、本発明の半導体装置の他の構成は、第１の導電層と第３の導電層が同一の層に設けられていることを特徴としている。また、第１の有機化合物層と第２の有機化合物層は、同一の材料を有することを特徴としている。

また、本発明の半導体装置の他の構成は、書き込みにより記憶素子の第１の導電層と第２の導電層との距離が変化することを特徴としている。

また、本発明の半導体装置の他の構成は、トランジスタが有機トランジスタであることを特徴としている。

また、本発明の半導体装置の他の構成は、トランジスタがガラス基板または可撓性基板上に設けられていることを特徴としている。

また、本発明の半導体装置の他の構成は、有機化合物層が高分子化合物を有していることを特徴としている。

また、本発明の半導体装置の他の構成は、書き込みにより不可逆的に記憶素子の抵抗が変化することを特徴としている。

また、本発明の半導体装置の作製方法は、基板上に第１のトランジスタおよび第２のトランジスタを少なくとも有する複数のトランジスタを形成し、第１のトランジスタに電気的に接続する第１の導電層と第２のトランジスタに電気的に接続する第２の導電層とを形成し、第１の導電層および第２の導電層の端部を覆うように選択的に絶縁層を形成し、第１の導電層と電気的に接続するようにアンテナとして機能する導電層を形成し、アンテナとして機能する導電層を形成した後に第２の導電層を覆うようにスピンコート法、スクリーン印刷法または液滴吐出法を用いて高分子化合物を有する層を形成し、有機化合物層を覆うように第３の導電層を形成することを特徴としている。また、この場合、アンテナとして機能する導電層は、スクリーン印刷法または液滴吐出法により設けられた導電性のペーストに熱処理を行うことによって形成することができる。

また、本発明の半導体装置の他の作製方法は、基板上に第１のトランジスタおよび第２のトランジスタを少なくとも有する複数のトランジスタを形成し、第１のトランジスタに電気的に接続するアンテナとして機能する第１の導電層と第２のトランジスタに電気的に接続する第２の導電層とを形成し、第２の導電層の端部および第１の導電層を覆うように選択的に絶縁層を形成し、第２の導電層を覆うようにスピンコート法、スクリーン印刷法または液滴吐出法を用いて高分子化合物を有する層を形成し、有機化合物層を覆うように第３の導電層を形成することを特徴としている。また、この場合、第１の導電層と第２の導電層は、スパッタリング法またはＣＶＤ法により形成することができる。

本発明を用いることによって、製造時以外にデータの書き込み（追記）が可能であり、書き換えによる偽造を防止可能な半導体装置を得ることができる。また、本発明を用いることによって、微細な構造で設けられた記憶素子を有する安価な半導体装置を提供することが可能となる。

本発明の実施の形態について、図面を用いて以下に説明する。但し、本発明は以下の説明に限定されず、本発明の趣旨およびその範囲から逸脱することなくその形態および詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本発明は以下に示す実施の形態の記載内容に限定して解釈されるものではない。なお、以下に説明する本発明の構成において、同じものを指す符号は異なる図面間で共通して用いる場合がある。

（実施の形態１）
本実施の形態では、記憶素子に有機化合物層を含んだ記憶回路（以下、有機メモリとも記す）の一構成例に関して図面を用いて説明する。より具体的には、記憶回路の構成がパッシブマトリクス型の場合に関して示す。

図１（Ａ）に示したのは本発明の半導体装置の一構成例であり、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ロウデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２３を有している。なお、ここで示す記憶回路１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２１は、一対の導電層間に有機化合物層が設けられた構造（以下、「有機メモリ素子」とも記す）を有しており、ここでは、ワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の導電層と、有機化合物層と、ビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の導電層との積層構造を有している。有機化合物層は、第１の導電層と第２の導電層の間に単層または積層して設けられている。

メモリセルアレイ２２の上面構造の一例に関して図１（Ｂ）に示す。

メモリセルアレイ２２は、第１の方向に延びた第１の導電層２７と、第１の導電層２７を覆って設けられた有機化合物層と、第１の方向と異なる第２の方向（ここでは、垂直方向）に延びた第２の導電層２８とを有している。第１の導電層２７と第２の導電層２８との間に有機化合物層が設けられている。なお、第１の導電層２７はワード線Ｗｙに、第２の導電層２８はビット線Ｂｘにそれぞれ対応している。

次に、有機メモリ素子を含むメモリセルアレイの作製方法に関して図２を用いて説明する。なお、図２では、図１（Ｂ）に示したメモリセルアレイ２２におけるＡ−Ｂ間の断面構造を例に挙げて示す。

まず、基板３０上に導電性を有する組成物を選択的に吐出することによって、第１の導電層２７を形成する（図２（Ａ））。また、第１の導電層２７は、液滴吐出法に限らず、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法、スクリーン印刷法またはグラビア印刷法等を用いて形成してもよい。例えば、スパッタ法やＣＶＤ法で導電性を有する材料を全面に形成した後にフォトリソグラフィ法を用いて選択的にエッチングすることにより第１の導電層２７とすることができる。

次に、第１の導電層２７を覆うように有機化合物層２９を形成する（図２（Ｂ））。有機化合物層２９は、液滴吐出法、スクリーン印刷法、グラビア印刷、スピンコート法または蒸着法等を用いて形成することができる。これらの方法を用いることによって作業効率を向上することができる。

次に、有機化合物層２９上に導電性を有する組成物を選択的に吐出することによって、第２の導電層２８を形成する（図２（Ｃ））。ここでは、第１の導電層２７と有機化合物層２９と第２の導電層２８との積層構造で構成された有機メモリ素子を複数有する記憶素子部３９が形成される。また、第２の導電層２８は、上記第１の導電層の形成で示したように他の方法を用いて形成することができる。第２の導電層２８は、第１の導電層２７と異なる方法を用いて形成してもよく、例えば、第１の導電層２７をＣＶＤ法やスパッタ法で導電性を有する材料を全面に形成した後に選択的にエッチングして第１の導電層２７を形成し、第２の導電層２８を液滴吐出法やスクリーン印刷法等により直接選択的に形成することができる。この場合、第２の導電層２８の形成にエッチングを行わなくてよいため、有機化合物層２９へのダメージを抑制することができる。

次に、第２の導電層２８を覆うように保護膜として機能する絶縁層３１を設ける（図２（Ｄ））。

以上の工程により、有機メモリ素子を含むパッシブマトリクス型のメモリセルアレイを形成することができる。次に、上述した各工程で用いる材料等に関して具体的に説明を行う。

基板３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

第１の導電層２７と第２の導電層２８としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉとＣを含んだ合金、ＡｌとＮｉを含んだ合金、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。他にもドーピング等で導電率を向上させた導電性ポリマー、例えば、導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。また、透明導電材料を用いてもよい。特に、光学的作用を加えてデータの書き込みを行う際には透明導電材料を用いることが好ましい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含む酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法、スクリーン印刷法またはグラビア印刷法等を用いて形成することができる。例えば、Ａｇを液滴吐出法で選択的に形成したり、Ａｌを蒸着法により形成したりすることができる。

有機化合物層２９は、導電性を有する有機化合物材料からなる層を単層または積層構造で設ける。導電性を有する有機化合物材料の具体例としては、キャリア輸送性を有する高分子化合物等が挙げられる。

キャリア輸送性を有する高分子化合物として、ポリ（ｐ−フェニレンビニレン）（ＰＰＶ）、［メトキシ−５−（２−エチル）ヘキシロキシ］−ｐ−フェニレンビニレン（ＭＥＨ−ＰＰＶ）、ポリ（９，９−ジアルキルフルオレン）（ＰＡＦ）、ポリ（９−ビニルカルバゾール）（ＰＶＫ）、ポリピロール類、ポリチオフェン類、ポリアセチレン類、ポリピレン類、ポリカルバゾール類等を用いることができる。また、上記高分子化合物より重合度が小さいオリゴマー等を用いてもよい。これらの材料は、スピンコート法、液滴吐出法、スクリーン印刷法、グラビア印刷法または蒸着法等を用いて形成することができる。

絶縁層３１としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料等の単層構造またはこれらの積層構造を用いることができる。他にも、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層構造で形成する。また、無機材料と有機材料を積層させて設けてもよい。シロキサン材料とは、Ｓｉ−Ｏ−Ｓｉ結合を含む材料に相当する。シロキサンは、シリコン（Ｓｉ）と酸素（Ｏ）との結合で骨格構造が構成される。置換基として、少なくとも水素を含む有機基（例えばアルキル基、芳香族炭化水素）が用いられる。置換基として、フルオロ基を用いてもよい。または置換基として、少なくとも水素を含む有機基と、フルオロ基とを用いてもよい。

なお、図２に示した構成はあくまで一例であり、この構成に限られない。上記構成と異なる場合に関して図３に示す。

図２では、第１の導電層２７を覆うように全面に有機化合物層２９を形成しているが、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するため、各メモリセルに設けられた有機化合物層間に絶縁層３２を設けてもよい（図３（Ａ））。つまり、メモリセルごとに有機化合物層２９を選択的に設ける。この場合、液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて有機化合物層を各メモリセルに選択的に形成することによって効率よく設けることができる。

また、第１の導電層２７を覆って有機化合物層２９を設ける際に、第１の導電層２７間の段差により生じる有機化合物層２９の段切れや各メモリセル間における横方向への電界の影響を防止するために第１の導電層２７の端部を覆うように、第１の導電層２７間に絶縁層３７を設けてもよい（図３（Ｂ））。この場合、液滴吐出法を用いることによって、複数の第１の導電層２７間に選択的に絶縁層３７を形成することができる。

また、図２の構成において、第１の導電層２７と有機化合物層２９との間に、整流性を有する素子を設けてもよい（図３（Ｃ））。整流性を有する素子とは、代表的には、ショットキーダイオード、ＰＮ接合を有するダイオード、ＰＩＮ接合を有するダイオード、あるいはゲート電極とドレイン電極を接続したトランジスタである。もちろん、他の構成のダイオードでも構わない。ここでは、第１の導電層と有機化合物層の間に、半導体層３４、３５を含むＰＮ接合ダイオードを設けた場合を示す。半導体層３４、３５のうち、一方はＮ型半導体であり、他方はＰ型半導体である。このように、整流作用を有する素子を設けることにより、読み出しや書き込み動作のマージンや正確性を向上させることができる。

また、図２では基板３０上に有機メモリ素子を複数有する記憶素子部３９を設ける構成を示したが、これに限られず、基板３０上に薄膜トランジスタ（ＴＦＴ）７７９を設けてその上方に記憶素子部３９を形成してもよいし（図３（Ｄ））、基板３０としてＳｉ等の半導体基板やＳＯＩ基板を用いて当該基板をトランジスタチャネル領域として利用する電界効果トランジスタ（ＦＥＴ）７７８を形成し、その上方に記憶素子部３９を形成してもよい（図３（Ｅ））。なお、ここでは、記憶素子部３９を薄膜トランジスタ７７９または電界効果トランジスタ７７８の上方に形成する例を示したが、記憶素子部３９と薄膜トランジスタ７７９または電界効果トランジスタ７７８を貼り合わせることによって設けてもよい。この場合、記憶素子部３９と薄膜トランジスタ７７９または電界効果トランジスタ７７８は、別工程で作製し、その後、導電性フィルム等を用いて貼り合わせることによって設けることができる。また、薄膜トランジスタ７７９または電界効果トランジスタ７７８の構成は、公知のものであればどのような構成を用いてもよい。

このように、本実施の形態では、記憶素子に含まれる有機化合物層としてキャリア輸送性を有する高分子材料を液滴吐出法、スクリーン印刷法やグラビア印刷法等の印刷法またはスピンコート法等により設けることができるため、作製が容易であり安価な記憶装置または半導体装置を作製することができる。また、本実施の形態で示した記憶素子部は微細な構造で作製することが可能であるため、大きい容量を有する記憶回路を有する半導体装置を得ることができる。

（実施の形態２）
本実施の形態では、上記実施の形態１とは異なる構成を有する半導体装置について説明する。具体的には、記憶回路の構成がアクティブマトリクス型の場合に関して示す。

図４（Ａ）に示したのは本発明の半導体装置の一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路等を有し外部とのやりとりを行うインターフェース２２３を有している。なお、ここで示す記憶回路２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２２１は、少なくとも、トランジスタ２４０と記憶素子２４１（有機メモリ素子）を有しており、当該トランジスタ２４０はワード線Ｗｙ（１≦ｙ≦ｎ）を構成する第１の配線とビット線Ｂｘ（１≦ｘ≦ｍ）を構成する第２の配線に電気的に接続されている。

メモリセルアレイ２２２の上面構造の一例を図４（Ｂ）に示す。

メモリセルアレイ２２２は、第１の方向に延びた第１の配線２３１と、第１の方向と異なる第２の方向（ここでは、垂直方向）に延びた第２の配線２３２とがマトリクス状に設けられている。また、ここでは、第２の配線２３２はトランジスタ２４０のソースまたはドレイン領域の一方と電気的に接続されており、第１の配線２３１はトランジスタ２４０のゲート電極に電気的に接続されている。さらに、第２の配線２３２と接続されていないトランジスタ２４０のソースまたはドレイン領域の他方は、第１の導電層２４３と電気的に接続され、第１の導電層２４３と有機化合物層と第２の導電層との積層構造によって有機メモリ素子２４１が設けられている。

次に、上記構成を有する有機メモリの作製方法に関して図５を用いて説明する。なお、図５では、図４（Ｂ）に示したメモリセルアレイ２２２におけるａ−ｂ間の断面図およびビット線駆動回路２２６に含まれるＣＭＯＳ回路の断面構造を示している。

まず、基板２３０上に記憶素子のスイッチング素子として機能する複数のトランジスタ２４０およびビット線駆動回路２２６が含むＣＭＯＳ回路を構成するトランジスタ２４８を形成する。その後、トランジスタ２４０のソース領域またはドレイン領域と電気的に接続するようにソース電極またはドレイン電極を形成する（図５（Ａ））。なお、ここでは、トランジスタ２４０のソース電極またはドレイン電極の一方を、記憶素子に含まれる上記第１の導電層２４３として併用する。また、第１の導電層２４３とソースまたはドレイン電極の材料として異なる材料を用いる場合には、ソースまたはドレイン電極を形成した後に、当該ソースまたはドレイン電極と電気的に接続するように第１の導電層２４３を別途形成すればよい。第１の導電層２４３は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法、スクリーン印刷法またはグラビア印刷等を用いて形成することができる。

次に、第１の導電層２４３の端部およびトランジスタ２４０、２４８のソース電極とドレイン電極を覆うように、保護膜として機能する絶縁層２４９を形成する（図５（Ｂ））。絶縁層２４９は、例えば、液滴吐出法、スクリーン印刷法またはグラビア印刷法を用いて直接選択的に形成してもよいし、ＣＶＤ法、スパッタ法またはスピンコート法を用いて形成した後に、選択的にエッチングして第１の導電層２４３が露出するように形成してもよい。

次に、第１の導電層２４３上に有機化合物層２４４を形成する（図５（Ｃ））。なお、有機化合物層２４４は、図５（Ｃ）に示すように全面に形成してもよいし、各メモリセルに設けられる有機化合物層が分離するように選択的に形成してもよい。有機化合物層２４４は、液滴吐出法、スクリーン印刷法、グラビア印刷法、スピンコートまたは蒸着法等を用いて形成することができる。図５に示すように、全面に有機化合物層２４４を設ける場合には、スピンコート法や蒸着法を用いることによって作業効率を向上させることができる。また、選択的に有機化合物層２４４を設ける場合には、液滴吐出法やスクリーン印刷法、グラビア印刷法等を用いることによって、材料の利用効率を向上させることができる。また、スピンコート法や蒸着法を用いた場合であっても、あらかじめ選択的にマスクを設けておくか、または全面に形成した後にエッチングすることにより選択的に有機化合物層を設けることができる。どの方法を用いるかは実施者が適宜選択すればよい。

次に、有機化合物層２４４上に第２の導電層２４５を形成する（図５（Ｄ））。第２の導電層２４５は、上記第１の導電層と同様に蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法、スクリーン印刷法またはグラビア印刷等を用いて形成することができる。また、第１の導電層２４３と第２の導電層２４５は異なる方法を用いて形成してもよい。第１の導電層２４３と有機化合物層２４４と第２の導電層２４５との積層構造により記憶素子２４１（有機メモリ素子）が形成される。

次に、第２の導電層２４５を覆うように保護膜として機能する絶縁層２５６を設ける（図５（Ｅ））。絶縁層２５６は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スピンコート法、スクリーン印刷法またはグラビア印刷等を用いて単層または積層構造で形成することができる。

以上の工程により、アクティブマトリクス型の記憶回路を有する半導体装置を形成することができる。続いて、各工程で用いる材料等に関して具体的に説明を行う。

基板２３０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板２３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

トランジスタ２４０は、スイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。例えば、基板２３０としてガラスや可撓性を有する基板を用いて当該基板上に薄膜トランジスタ（ＴＦＴ）を形成してもよいし、Ｓｉ等の半導体基板やＳＯＩ基板を用いて当該基板をトランジスタのチャネル領域として利用する電界効果トランジスタ（ＦＥＴ）を形成してもよい。また、トランジスタのチャネル領域に有機材料を用いた有機トランジスタを形成してもよい。また、図５では、絶縁性を有する基板上にプレーナ型の薄膜トランジスタを設けた例を示しているが、スタガ型や逆スタガ型等の構造でトランジスタを形成することも可能である。

また、トランジスタ２４０またはトランジスタ２４８に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成することもできる。トランジスタの構造としては、ｐチャネル型、ｎチャネル型のいずれかを用いて形成することができ、回路はｐチャネル型のみ、ｎチャネル型のみ、その両方を用いたＣＭＯＳ回路とすることができる。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域およびドレイン領域、またはゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。

第１の導電層２４３または第２の導電層２４５としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、炭素（Ｃ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）、タンタル（Ｔａ）等から選ばれた一種の元素または当該元素を複数含む合金からなる単層または積層構造を用いることができる。上記元素を複数含んだ合金としては、例えば、ＡｌとＴｉとＣを含んだ合金、ＡｌとＮｉ、ＡｌとＣを含んだ合金、ＡｌとＮｉとＣを含んだ合金またはＡｌとＭｏを含んだ合金等を用いることができる。他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。また、透明導電材料を用いてもよい。特に、光学的作用を加えてデータの書き込みを行う際には透明導電材料を用いることが好ましい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムに、さらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。上記材料は、液滴吐出法、蒸着法、スパッタ法、ＣＶＤ法、スピンコート法、スクリーン印刷またはグラビア印刷等を用いて形成することができる。例えば、Ａｇを液滴吐出法で形成したり、Ａｌを蒸着法により形成したりすることができる。

有機化合物層２４４としては、上記実施の形態１で示した有機化合物層２９と同様の材料を用いることができる。例えば、第１の導電層２４３として酸化珪素を含む酸化インジウムスズを用い、当該第１の導電層２４３上に有機化合物層としてポリ（９−ビニルカルバゾール）（ＰＶＫ）を設け、当該有機化合物層上に第２の導電層２４５として液滴吐出法によりＡｇを設けることによって記憶素子を形成することができる。

絶縁層２４９、２５６としては、酸化珪素（ＳｉＯｘ）、窒化珪素（ＳｉＮｘ）、酸化窒化珪素（ＳｉＯｘＮｙ）（ｘ＞ｙ）、窒化酸化珪素（ＳｉＮｘＯｙ）（ｘ＞ｙ）等の酸素または窒素を有する無機材料や、ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。また、無機材料と有機材料を積層させて設けてもよい。ポリイミド、ポリアミド、ポリビニルフェノール、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の材料は、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。

また、上記構成において、第１の導電層２４３と有機化合物層２４４との間、または有機化合物層２４４と第２の導電層２４５との間に整流性を有する素子を設けてもよい。整流性を有する素子として、上記実施の形態で示したいずれかの構成とすればよい。

また、本実施の形態で示す半導体層の構成は上述したものに限られない。例えば、トランジスタ２４０のソースおよびドレイン電極を覆うように絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３を設けた構成とすることもできる（図６）。この場合、スピンコート法や蒸着法を用いて第１の導電層２４３を覆うように全面に有機化合物層２４４を形成することができる（図６（Ｂ））。また、隣接する各々のメモリセル間において、有機化合物層２４４の段切れや、横方向への電界の影響が懸念される場合は、各メモリセルに設けられた有機化合物層を分離するために絶縁層２４９を設けてもよい（図６（Ｃ））。なお、図６（Ｃ）では、液滴吐出法や印刷法等を用いて各メモリセルに選択的に有機化合物層２４４を設けた例を示したが、上記図５に示したように、全面に有機化合物層２４４を設けた構成としてもよい。

このように、絶縁層２５０を介してソースまたはドレイン電極と電気的に接続するように第１の導電層２４３を設けることによって、ソース電極およびドレイン電極と同一の層に第１の導電層２４３を設ける場合と比較して第１の導電層２４３の配置を自由に決めることができる。つまり、図５に示した構造では、トランジスタ２４０のソースまたはドレイン電極を避けた領域に記憶素子２４１を設ける必要があったが、絶縁層２５０を介して記憶素子２４１を設けることによって、例えば、トランジスタ２４０の上方に記憶素子２４１を形成することが可能となる。その結果、メモリセル２２１をより高集積化することが可能となる（図６（Ａ））。

また、他にも、上記構成とは異なる他の構成として、第１の導電層２４３と第２の導電層２４５とを同一の層に配置して記憶素子２４１を形成することもできる。この場合の一構成例に関して、図１９を参照して説明する。

図５または図６では、第１の導電層２４３と第２の導電層２４５を用いて有機化合物層２４４を上下で挟んで積層させることによって記憶素子２４１を形成したが、ここでは、第１の導電層２４３と第２の導電層２４５を同一の層に設け横方向で有機化合物層２４４を挟むことによって記憶素子２４１を形成する（図１９（Ａ）、（Ｂ））。この場合、第１の導電層２４３は、トランジスタ２４０のソースまたはドレイン電極としての機能を有しており、第２の導電層２４５もソースまたはドレイン電極と同一の層に形成されている。第１の導電層２４３と第２の導電層２４５とが同じ材料を用いて形成することができる場合は、第１の導電層２４３および第２の導電層２４５を同時に形成することができるため、作製工程を減らすことができる。なお、ここでは、全面に有機化合物層２４４を設けた例を示したが、これに限られず、選択的に有機化合物層２４４を形成することもできる。

また、トランジスタ２４０のソースおよびドレイン電極を覆うように絶縁層２５０を設け、当該絶縁層２５０上に第１の導電層２４３および第２の導電層２４５を設ける構成とすることもできる（図１９（Ｃ））。これは、例えば、第１の導電層２４３をＩＴＯ等の透光性を有する材料で設ける場合等、つまりトランジスタのソースおよびドレイン電極と第１の導電層２４３を異なる材料で形成したいとき等に有効である。また、絶縁層２５０を介して第１の導電層２４３および第２の導電層２４５を形成することによって、当該第１の導電層および第２の導電層を自由に配置することができるため、記憶素子２４１を集積化して設けることができる。この場合も、第１の導電層２４３と第２の導電層２４５の材料が同じ場合には同時に形成することにより、作製工程を減らすことができる。

なお、図１９の構成において、第１の導電層２４３と第２の導電層２４５は必ずしも同一の層に設ける必要はない。例えば、図１９（Ｃ）の構成において、第２の導電層２４５を有機化合物層２４４の上方に形成し、有機化合物層２４４を介して斜め方向で第１の導電層２４３と第２の導電層２４５が配置する構成としてもよい。このような構成とすることによって、第１の電極上にゴミ等の汚染物がある場合にも、その影響を防止することができる。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

（実施の形態３）
本実施の形態では、上記実施の形態とは異なる半導体装置の一例に関して図面を用いて説明する。

本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。また、データの伝送に用いるアンテナは２通りの設け方があり、１つは複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合、もう１つは複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合がある。

まず、複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図７を用いて説明する。

図７（Ａ）はパッシブマトリクス型で構成される有機メモリを有する半導体装置を示しており、基板３５０上に複数のトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に複数の有機メモリ素子を含んだ記憶素子部３５２とアンテナ部３５３が設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５３を設けた場合を示しているが、この構成に限られず記憶素子部３５２またはアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。

基板３５０としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板２３０の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

記憶素子部３５２に含まれる複数の有機メモリ素子は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３とが積層して設けられ、第２の導電層３６３を覆って保護膜として機能する絶縁層３６６が形成されている。ここでは、各メモリセル間（複数の有機メモリ素子同士の間）に絶縁層３６４を設けて有機化合物層３６２をメモリセルごとに設けているが、有機化合物層３６２は第１の導電層３６１を覆うように全面に形成してもよい。なお、記憶素子部３５２は上記実施の形態で示した材料または作製方法を用いて形成することができる。

また、記憶素子部３５２において、上記実施の形態で示したように、第１の導電層３６１と有機化合物層３６２との間、または有機化合物層３６２と第２の導電層３６３との間に整流性を有する素子を設けてもよい。

アンテナ部３５３は、アンテナとして機能する導電層３５５が設けられている。ここでは、導電層３５５は第１の導電層３６１と同一の層に設けられており、導電層３５５と第１の導電層３６１を同一の材料を用いて一緒に形成してもよい。また、導電層３５５は、絶縁層３６４または絶縁層３６６上に形成してもよい。絶縁層３６４上に設ける場合は、第２の導電層３６３と同じ材料を用いて一緒に形成することができる。

アンテナとして機能する導電層３５５は、波形整形回路や整流回路を構成するトランジスタに接続されている。ここでは、アンテナとして機能する導電層３５５は複数のトランジスタ４５１のいずれかに電気的に接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり（データの書き込みや読み込み）が行われる。

導電層３５５の材料としては、金（Ａｕ）、銀（Ａｇ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、導電層３５５は、蒸着法、スパッタ法、ＣＶＤ法、液滴吐出法、スクリーン印刷法またはグラビア印刷等を用いて形成することができる。

素子形成層３５１は、少なくともトランジスタを有している。当該トランジスタにより、ＣＰＵ（ｃｅｎｔｒａｌ ｐｒｏｃｅｓｓｉｎｇ ｕｎｉｔ）、メモリまたはマイクロプロセッサ等のありとあらゆる集積回路を設けることができる。また、本実施の形態において、素子形成層３５１に含まれるトランジスタ４５１は、ｐチャネル型ＴＦＴ、ｎチャネル型ＴＦＴとすることができる。また、トランジスタ４５１に含まれる半導体層の構造もどのようなものを用いてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域、ドレイン領域、ゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。

また、素子形成層３５１に含まれるトランジスタ４５１は、当該トランジスタのチャネル領域を有機材料で形成した有機トランジスタで設けてもよい。この場合、基板３５０としてプラスチック等の可撓性を有する基板上に、直接印刷法や液滴吐出法等を用いて有機トランジスタを有する素子形成層３５１を形成することができる。またこの際、上述したように記憶素子部３５２も液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて形成することによってより低コストで半導体装置を作製することが可能となる。

図７（Ｂ）にアクティブマトリクス型の有機メモリを有する半導体装置の一例を示す。なお、図７（Ｂ）については、図７（Ａ）と異なる部分に関して説明する。

図７（Ｂ）に示す半導体装置は、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３が設けられている。なお、ここではトランジスタ４５１と同一の層に記憶素子部３５６のスイッチング素子として機能するトランジスタ３５４を設け、素子形成層３５１の上方に記憶素子部３５６とアンテナ部３５３を設けた場合を示しているが、この構成に限られずトランジスタ３５４を素子形成層３５１の上方や下方に設けてもよいし、記憶素子部３５６やアンテナ部３５３を、素子形成層３５１の下方や同一の層に設けることも可能である。

記憶素子部３５６に含まれる複数の有機メモリ素子は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられており、第２の導電層３７３を覆うように保護膜として絶縁層３７６が形成されている。また、ここでは、第１の導電層３７１の端部を覆うように絶縁層３７４が形成され、有機化合物層３７２が各メモリセルに選択的に形成されているが、第１の導電層３７１および絶縁層３７４を覆うように全面に形成してもよい。なお、記憶素子部３５６は上記実施の形態で示した材料または作製方法を用いて形成することができる。また、記憶素子部３５６においても、上述したように、第１の導電層３７１と有機化合物層３７２との間、または有機化合物層３７２と第２の導電層３７３との間に整流性を有する素子を設けてもよい。

アンテナ部３５３に設けられた導電層３５５は、第１の導電層３７１と同一の層に形成してもよいし、絶縁層３７４または絶縁層３７６上に形成してもよい。導電層３５５を第１の導電層３７１または第２の導電層３７３と同一の層上に設ける場合は、それぞれ第１の導電層３７１または第２の導電層３７３と同じ材料を用いて一緒に形成することもできる。アンテナとして機能する導電層３５５は、波形整形回路や整流回路を構成するトランジスタに接続されている。ここでは、アンテナとして機能する導電層３５５は波形整形回路や整流回路を構成するトランジスタ４５１に電気的に接続されている。また、非接触で外部から送られてきたデータは波形整形回路や整流回路で処理された後、読み込み回路や書き込み回路を介して有機メモリ素子とデータのやりとり（データの書き込みや読み込み）が行われる。

素子形成層３５１に設けられたトランジスタ３５４は、記憶素子部３５６に含まれる有機メモリ素子へのデータの書き込みまたは読み込みを行う場合にスイッチング素子として機能する。そのため、トランジスタ３５４はｐチャネル型ＴＦＴまたはｎチャネル型ＴＦＴのどちらか一方の構成を用いて設けることが好ましい。また、トランジスタ３５４に含まれる半導体層の構造は、どのような構成としてもよく、例えば不純物領域（ソース領域、ドレイン領域、ＬＤＤ領域を含む）を形成してもよいし、ｐチャネル型またはｎチャネル型のどちらで形成してもよい。また、ゲート電極の側面と接するように絶縁層（サイドウォール）を形成してもよいし、ソース領域、ドレイン領域、ゲート電極にシリサイド層を形成してもよい。シリサイド層の材料としては、ニッケル、タングステン、モリブデン、コバルト、白金等を用いることができる。

また、素子形成層３５１、記憶素子部３５６、アンテナ部３５３は、上述したように蒸着、スパッタ法、ＣＶＤ法、液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて形成することができる。なお、各場所によって異なる方法を用いて形成してもかまわない。例えば、高速動作が必要とされるトランジスタ４５１は基板上にＳｉ等からなる半導体層を形成した後に熱処理により結晶化させて設け、その後、素子形成層３５１の上方にスイッチング素子として機能するトランジスタ３５４を液滴吐出法、スクリーン印刷法またはグラビア印刷法等を用いて有機トランジスタとして設けることができる。

なお、図７（Ｂ）に示す記憶素子部３５６において、第１の導電層３７１は絶縁層を介して素子形成層３５１のトランジスタ３５４のソースまたはドレイン電極と接続する構成を示しているが、もちろん図５に示すようにトランジスタのソースまたはドレイン電極と同一の層に形成することも可能である。また、図７（Ｂ）では、メモリセルごとに有機化合物層３７２を選択的に設けているが、もちろん図５に示したように全面に形成してもよい。メモリセルごとに有機化合物層を設ける場合には液滴吐出法、スクリーン印刷法またはグラビア印刷法等を、全面に有機化合物層を設ける場合にはスピンコート法や蒸着法等を用いることが好ましい。

次に、複数の素子および記憶素子が設けられた基板に端子部を設け、当該端子部に別の基板に設けられたアンテナを接続して設ける場合の半導体装置の一構成例に関して図８を用いて説明する。なお、図８に関しては図７と異なる部分に関して説明を行う。

図８（Ａ）は、パッシブマトリクス型の有機メモリを有する半導体装置を示しており、基板３５０上に複数のトランジスタ４５１を含む素子形成層３５１が設けられ、素子形成層３５１の上方に有機メモリ素子を複数有する記憶素子部３５２が設けられ、基板３６５に設けられたアンテナ部３５７が素子形成層３５１のトランジスタ４５１と接続するように設けられている。なお、ここでは素子形成層３５１の上方に記憶素子部３５２またはアンテナ部３５７を設けた場合を示しているが、この構成に限られず記憶素子部３５２を素子形成層３５１の下方や同一の層に、またはアンテナ部３５７を素子形成層３５１の下方に設けることも可能である。

記憶素子部３５２に含まれる有機メモリ素子は、第１の導電層３６１と有機化合物層３６２と第２の導電層３６３が積層して設けられている。また、有機化合物層３６２の段切れや隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、メモリセルごとに有機化合物層を分離するための絶縁層を設けてもよい。なお、記憶素子部３５２は上記実施の形態で示した材料または作製方法を用いて形成することができる。

また、素子形成層３５１と記憶素子部３５２とが形成される基板と、アンテナ部３５７が設けられた基板３６５は、接着性を有する樹脂３７５により貼り合わされている。そして、素子形成層３５１と導電層３５８とは樹脂３７５中に含まれる導電性微粒子３５９を介して電気的に接続されている。また、銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法を用いて素子形成層３５１と記憶素子部３５２とが形成される基板と、アンテナ部３５７が設けられた基板３６５とを貼り合わせてもよい。

図８（Ｂ）は、アクティブマトリクス型の有機メモリが設けられた半導体装置を示しており、基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層３５１の上方に有機メモリ素子を複数有する記憶素子部３５６が設けられ、基板３６５に設けられたアンテナ部３５７が素子形成層と接続するように設けられている。なお、ここでは素子形成層３５１においてトランジスタ４５１と同一の層にトランジスタ３５４を設け、素子形成層３５１の上方にアンテナ部３５７を設けた場合を示しているが、この構成に限られず記憶素子部３５６を素子形成層３５１の下方や同一の層に、またはアンテナ部３５７を素子形成層３５１の下方に設けることも可能である。

記憶素子部３５６に含まれる有機メモリ素子は、第１の導電層３７１と有機化合物層３７２と第２の導電層３７３が積層して設けられている。また、隣接するメモリセルにおいて横方向への電界の影響が懸念される場合は、隣接する有機化合物層を分離するために絶縁層を設けてもよい。なお、記憶素子部３５６は上記実施の形態で示した材料または作製方法を用いて形成することができる。

また、図８（Ｂ）においても素子形成層３５１と記憶素子部３５６とが設けられた基板と、アンテナ部３５７が設けられた基板は、導電性微粒子３５９を含む樹脂３７５により貼り合わせることにより設けることができる。

このように、有機メモリおよびアンテナを備えた半導体装置を形成することができる。また、本実施の形態では、トランジスタ３５４、４５１として、基板３５０上に薄膜トランジスタを形成して設けているが、基板３５０としてＳｉ等の半導体基板を用いて、基板をチャネル部として用いた電界効果トランジスタ（ＦＥＴ）を形成することによって設けてもよい。また、基板３５０としてＳＯＩ基板を用いて、当該基板に作り込んで設けてもよい。この場合、ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成することができる。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態４）
本実施の形態では、薄膜トランジスタ、記憶素子およびアンテナを含む本発明の半導体装置の作製方法について、図面を参照して説明する。

まず、基板７０１の一表面に、剥離層７０２を形成する（図２１（Ａ））。基板７０１は、ガラス基板、石英基板、金属基板やステンレス基板の一表面に絶縁層を形成したもの、本工程の処理温度に耐えうる耐熱性があるプラスチック基板等を用いるとよい。このような基板７０１であれば、その面積や形状に大きな制限はないため、基板７０１として、例えば、１辺が１メートル以上であって、矩形状のものを用いれば、生産性を格段に向上させることができる。このような利点は、円形のシリコン基板を用いる場合と比較すると、大きな優位点である。なお、本工程では、剥離層７０２は、基板７０１の全面に設けているが、必要に応じて、基板７０１の全面に剥離層を設けた後に、フォトリソグラフィ法を用いて選択的に設けてもよい。また、基板７０１に接するように剥離層７０２を形成しているが、必要に応じて、基板７０１に接するように下地となる絶縁層を形成し、当該絶縁層に接するように剥離層７０２を形成してもよい。

剥離層７０２は、公知の手段（スパッタリング法やプラズマＣＶＤ法等）により、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、ニオブ（Ｎｂ）、ニッケル（Ｎｉ）、コバルト（Ｃｏ）、ジルコニウム（Ｚｒ）、亜鉛（Ｚｎ）、ルテニウム（Ｒｕ）、ロジウム（Ｒｈ）、鉛（Ｐｂ）、オスミウム（Ｏｓ）、イリジウム（Ｉｒ）、珪素（Ｓｉ）から選択された元素または前記元素を主成分とする合金材料若しくは化合物材料からなる層を、単層又は積層して形成する。珪素を含む層の構造は、非晶質、微結晶、多結晶のいずれの場合でもよい。

剥離層７０２が単層構造の場合、例えば、タングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成する。あるいは、タングステンの酸化物若しくは酸化窒化物を含む層、モリブデンの酸化物若しくは酸化窒化物を含む層またはタングステンとモリブデンの混合物の酸化物若しくは酸化窒化物を含む層を形成する。なお、タングステンとモリブデンの混合物とは、例えば、タングステンとモリブデンの合金に相当する。また、タングステンの酸化物は、酸化タングステンと表記することがある。

剥離層７０２が積層構造の場合、１層目としてタングステン層、モリブデン層またはタングステンとモリブデンの混合物を含む層を形成し、２層目として、タングステン、モリブデンまたはタングステンとモリブデンの混合物の酸化物、窒化物、酸化窒化物又は窒化酸化物を形成する。

なお、剥離層７０２として、タングステンを含む層とタングステンの酸化物を含む層の積層構造を形成する場合、タングステンを含む層を形成し、その上層に酸化珪素を含む層を形成することで、タングステン層と酸化珪素層との界面に、タングステンの酸化物を含む層が形成されることを活用してもよい。これは、タングステンの窒化物、酸化窒化物および窒化酸化物を含む層を形成する場合も同様であり、タングステンを含む層を形成後、その上層に窒化珪素層、酸化窒化珪素層、窒化酸化珪素層を形成するとよい。また、タングステンの酸化物は、ＷＯｘで表され、Ｘは２〜３であり、Ｘが２の場合（ＷＯ_２）、Ｘが２．５の場合（Ｗ_２Ｏ_５）、Ｘが２．７５の場合（Ｗ_４Ｏ_１１）、Ｘが３の場合（ＷＯ_３）などがある。タングステンの酸化物を形成するにあたり、上記に挙げたＸの値に特に制約はなく、エッチングレート等を基に、どの酸化物を形成するかを決めるとよい。なお、エッチングレートとして最も良いものは、酸素雰囲気下で、スパッタリング法により形成するタングステンの酸化物を含む層（ＷＯｘ、０＜Ｘ＜３）である。従って、作製時間の短縮のため、剥離層として、酸素雰囲気下でスパッタリング法によりタングステンの酸化物を含む層を形成するとよい。また、剥離層として金属層と金属酸化物を含む層の積層構造で設ける場合、金属層を形成後、当該金属層にプラズマ処理を行うことによって金属層上に金属酸化膜を形成してもよい。プラズマ処理を行う場合、酸素雰囲気下や窒素雰囲気下またはＮ_２Ｏ雰囲気下等で行うことによって、金属膜上に金属酸化膜や金属酸窒化膜等を形成することができる。

次に、剥離層７０２を覆うように、下地となる絶縁層７０３を形成する。絶縁層７０３は、公知の手段（スパッタ法やプラズマＣＶＤ法等）により、珪素の酸化物または珪素の窒化物を含む層を、単層又は積層で形成する。珪素の酸化物材料とは、珪素（Ｓｉ）と酸素（Ｏ）を含む物質であり、酸化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。珪素の窒化物材料とは、珪素と窒素（Ｎ）を含む物質であり、窒化珪素、酸化窒化珪素、窒化酸化珪素等が該当する。下地となる絶縁層が２層構造の場合、例えば、１層目として窒化酸化珪素層を形成し、２層目として酸化窒化珪素層を形成するとよい。下地となる絶縁層が３層構造の場合、１層目の絶縁層として酸化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。または、１層目の絶縁層として酸化窒化珪素層を形成し、２層目の絶縁層として窒化酸化珪素層を形成し、３層目の絶縁層として酸化窒化珪素層を形成するとよい。下地となる絶縁層は、基板７０１からの不純物の侵入を防止するブロッキング膜として機能する。

次に、絶縁層７０３上に、非晶質半導体層７０４（例えば非晶質珪素を含む層）を形成する。非晶質半導体層７０４は、公知の手段（スパッタ法、ＬＰＣＶＤ法、プラズマＣＶＤ法等）により、２５〜２００ｎｍ（好ましくは３０〜１５０ｎｍ）の厚さで形成する。続いて、非晶質半導体層７０４を公知の結晶化法（レーザ結晶化法、ＲＴＡ又はファーネスアニール炉を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法、結晶化を助長する金属元素を用いる熱結晶化法とレーザ結晶化法を組み合わせた方法等）により結晶化して、結晶質半導体層を形成する。その後、得られた結晶質半導体層を所望の形状にエッチングして、結晶質半導体層７０６〜７１０を形成する（図２１（Ｂ））。

結晶質半導体層７０６〜７１０の作成工程の一例を以下に簡単に説明すると、まず、プラズマＣＶＤ法を用いて、膜厚６６ｎｍの非晶質半導体層を形成する。次に、結晶化を助長する金属元素であるニッケルを含む溶液を非晶質半導体層上に保持させた後、非晶質半導体層に脱水素化の処理（５００℃、１時間）と、熱結晶化の処理（５５０℃、４時間）を行って結晶質半導体層を形成する。その後、必要に応じてレーザ光を照射し、フォトリソグラフィ法によって結晶質半導体層７０６〜７１０を形成する。レーザ結晶化法で結晶質半導体層を形成する場合、連続発振またはパルス発振の気体レーザ又は固体レーザを用いる。気体レーザとしては、エキシマレーザ、ＹＡＧレーザ、ＹＶＯ_４レーザ、ＹＬＦレーザ、ＹＡｌＯ_３レーザ、ガラスレーザ、ルビーレーザ、Ｔｉ：サファイアレーザ等を用いる。固体レーザとしては、Ｃｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍがドーピングされたＹＡＧ、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶を使ったレーザを用いる。

また、結晶化を助長する金属元素を用いて非晶質半導体層の結晶化を行うと、低温で短時間の結晶化が可能となるうえ、結晶の方向が揃うという利点がある一方、金属元素が結晶質半導体層に残存するためにオフ電流が上昇し、特性が安定しないという欠点がある。そこで、結晶質半導体層上に、ゲッタリングサイトとして機能する非晶質半導体層を形成するとよい。ゲッタリングサイトとなる非晶質半導体層には、リンやアルゴンの不純物元素を含有させる必要があるため、好適には、アルゴンを高濃度に含有させることが可能なスパッタ法で形成するとよい。その後、加熱処理（ＲＴＡ法やファーネスアニール炉を用いた熱アニール等）を行って、非晶質半導体層中に金属元素を拡散させ、続いて、当該金属元素を含む非晶質半導体層を除去する。そうすると、結晶質半導体層中の金属元素の含有量を低減又は除去することができる。

次に、結晶質半導体層７０６〜７１０を覆うゲート絶縁層７０５を形成する。ゲート絶縁層７０５は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素の酸化物又は珪素の窒化物を含む層を、単層又は積層して形成する。具体的には、酸化珪素を含む層、酸化窒化珪素を含む層、窒化酸化珪素を含む層を、単層又は積層して形成する。

次に、ゲート絶縁層７０５上に、第１の導電層と第２の導電層を積層して形成する。第１の導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、２０〜１００ｎｍの厚さで形成する。第２の導電層は、公知の手段により、１００〜４００ｎｍの厚さで形成する。第１の導電層と第２の導電層は、タンタル（Ｔａ）、タングステン（Ｗ）、チタン（Ｔｉ）、モリブデン（Ｍｏ）、アルミニウム（Ａｌ）、銅（Ｃｕ）、クロム（Ｃｒ）、ニオブ（Ｎｂ）等から選択された元素又はこれらの元素を主成分とする合金材料若しくは化合物材料で形成する。または、リン等の不純物元素をドーピングした多結晶珪素に代表される半導体材料により形成する。第１の導電層と第２の導電層の組み合わせの例を挙げると、窒化タンタル層とタングステン層、窒化タングステン層とタングステン層、窒化モリブデン層とモリブデン層等が挙げられる。タングステンや窒化タンタルは、耐熱性が高いため、第１の導電層と第２の導電層を形成した後に、熱活性化を目的とした加熱処理を行うことができる。また、２層構造ではなく、３層構造の場合は、モリブデン層とアルミニウム層とモリブデン層の積層構造を採用するとよい。

次に、フォトリソグラフィ法を用いてレジストからなるマスクを形成し、ゲート電極とゲート線を形成するためのエッチング処理を行って、ゲート電極として機能する導電層７１６〜７２５（ゲート電極層とよぶことがある）を形成する。

次に、フォトリソグラフィ法により、レジストからなるマスクを形成して、結晶質半導体層７０６、７０８〜７１０に、イオンドープ法又はイオン注入法により、Ｎ型を付与する不純物元素を低濃度に添加して、Ｎ型不純物領域７１１、７１３〜７１５とチャネル形成領域７８０、７８２〜７８４を形成する。Ｎ型を付与する不純物元素は、１５族に属する元素を用いれば良く、例えばリン（Ｐ）、砒素（Ａｓ）を用いる。

次に、フォトリソグラフィ法によりレジストからなるマスクを形成して、結晶質半導体層７０７に、Ｐ型を付与する不純物元素を添加して、Ｐ型不純物領域７１２とチャネル形成領域７８１を形成する。Ｐ型を付与する不純物元素は、例えばボロン（Ｂ）を用いる。

次に、ゲート絶縁層７０５と導電層７１６〜７２５を覆うように、絶縁層を形成する。絶縁層は、公知の手段（プラズマＣＶＤ法やスパッタ法）により、珪素、珪素の酸化物又は珪素の窒化物の無機材料を含む層や、有機樹脂などの有機材料を含む層を、単層又は積層して形成する。次に、絶縁層を、垂直方向を主体とした異方性エッチングにより選択的にエッチングして、導電層７１６〜７２５の側面に接する絶縁層（サイドウォールともよばれる）７３９〜７４３を形成する（図２１（Ｃ））。また、絶縁層７３９〜７４３の作製と同時に、絶縁層７０５がエッチングされた絶縁層７３４〜７３８を形成する。絶縁層７３９〜７４３は、後にＬＤＤ（Ｌｉｇｈｔｌｙ Ｄｏｐｅｄ ｄｒａｉｎ）領域を形成する際のドーピング用のマスクとして用いる。

次に、フォトリソグラフィ法を用いて形成したレジストからなるマスクと、絶縁層７３９〜７４３をマスクとして用いて、結晶質半導体層７０６、７０８〜７１０にＮ型を付与する不純物元素を添加して、第１のＮ型不純物領域（ＬＤＤ領域ともよぶ）７２７、７２９、７３１、７３３と、第２のＮ型不純物領域７２６、７２８、７３０、７３２とを形成する。第１のＮ型不純物領域（ソース、ドレイン領域ともよぶ）７２７、７２９、７３１、７３３が含む不純物元素の濃度は、第２のＮ型不純物領域７２６、７２８、７３０、７３２の不純物元素の濃度よりも低い。上記工程を経て、Ｎ型の薄膜トランジスタ７４４、７４６〜７４８と、Ｐ型の薄膜トランジスタ７４５が完成する。

なお、ＬＤＤ領域を形成するためには、サイドウォールの絶縁層をマスクとして用いる手法がある。サイドウォールの絶縁層をマスクとして用いる手法は、ＬＤＤ領域の幅の制御が容易であり、また、ＬＤＤ領域を確実に形成することができる。

続いて、薄膜トランジスタ７４４〜７４８を覆うように、絶縁層を単層又は積層して形成する（図２２（Ａ））。薄膜トランジスタ７４４〜７４８を覆う絶縁層は、公知の手段（ＳＯＧ法、液滴吐出法等）により、珪素の酸化物や珪素の窒化物等の無機材料、ポリイミド、ポリアミド、ベンゾシクロブテン、アクリル、エポキシ、シロキサン等の有機材料等により、単層又は積層で形成する。例えば、薄膜トランジスタ７４４〜７４８を覆う絶縁層が３層構造の場合、１層目の絶縁層７４９として酸化珪素を含む層を形成し、２層目の絶縁層７５０として樹脂を含む層を形成し、３層目の絶縁層７５１として窒化珪素を含む層を形成するとよい。

なお、絶縁層７４９〜７５１を形成する前、又は絶縁層７４９〜７５１のうちの１つ又は複数の薄膜を形成した後に、半導体層の結晶性の回復や半導体層に添加された不純物元素の活性化、半導体層の水素化を目的とした加熱処理を行うとよい。加熱処理には、熱アニール、レーザアニール法又はＲＴＡ法などを適用するとよい。

次に、フォトリソグラフィ法を用いて絶縁層７４９〜７５１をエッチングして、Ｎ型不純物領域７２６、７２８〜７３２、Ｐ型不純物領域７１２を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成し、当該導電層をパターン加工して、ソースドレイン配線として機能する導電層７５２〜７６１を形成する。

導電層７５２〜７６１は、公知の手段（プラズマＣＶＤ法やスパッタリング法）により、チタン（Ｔｉ）、アルミニウム（Ａｌ）、ネオジウム（Ｎｄ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。アルミニウムを主成分とする合金材料とは、例えば、アルミニウムを主成分としニッケルを含む材料、又は、アルミニウムを主成分とし、ニッケルと、炭素と珪素の一方又は両方とを含む合金材料に相当する。導電層７５２〜７６１は、例えば、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層とバリア層の積層構造、バリア層とアルミニウムシリコン（Ａｌ−Ｓｉ）層と窒化チタン層とバリア層の積層構造を採用するとよい。なお、バリア層とは、チタン、チタンの窒化物、モリブデン、又はモリブデンの窒化物からなる薄膜に相当する。アルミニウムやアルミニウムシリコンは抵抗値が低く、安価であるため、導電層７５２〜７６１を形成する材料として最適である。また、上層と下層のバリア層を設けると、アルミニウムやアルミニウムシリコンのヒロックの発生を防止することができる。また、還元性の高い元素であるチタンを含むバリア層を形成すると、結晶質半導体層上に薄い自然酸化膜ができていたとしても、この自然酸化膜を還元し、結晶質半導体層と良好なコンタクトをとることができる。

次に、導電層７５２〜７６１を覆うように、絶縁層７６２を形成する（図２２（Ｂ））。絶縁層７６２は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６２は、好適には、０．７５μｍ〜３μｍの厚さで形成する。

続いて、フォトリソグラフィ法を用いて絶縁層７６２をエッチングして、導電層７５７、７５９、７６１を露出させるコンタクトホールを形成する。続いて、コンタクトホールを充填するように、導電層を形成する。導電層は、公知の手段（プラズマＣＶＤ法やスパッタリング法）を用いて、導電性材料により形成する。次に、導電層をパターン加工して、導電層７６３〜７６５を形成する。なお、導電層７６３、７６４は、記憶素子が含む一対の導電層のうちの一方の導電層となる。従って、好適には、導電層７６３〜７６５は、チタン、又はチタンを主成分とする合金材料若しくは化合物材料により、単層又は積層で形成するとよい。チタンは、抵抗値が低いため、記憶素子のサイズの縮小につながり、高集積化を実現することができる。また、導電層７６３〜７６５を形成するためのエッチング工程においては、下層の薄膜トランジスタ７４４〜７４８にダメージを与えないために、ウエットエッチング加工を行うとよく、エッチング剤にはフッ化水素（ＨＦ）又はアンモニア過水を用いるとよい。

次に、導電層７６３〜７６５を覆うように、絶縁層７６６を形成する。絶縁層７６６は、公知の手段（ＳＯＧ法、液滴吐出法等）を用いて、無機材料又は有機材料により、単層又は積層で形成する。また、絶縁層７６６は、好適には、０．７５μｍ〜３μｍの厚さで形成する。続いて、フォトリソグラフィ法を用いて、絶縁層７６６をエッチングして、導電層７６３〜７６５を露出させるコンタクトホール７６７〜７６９を形成する。

次に、導電層７６５に接し、アンテナとして機能する導電層７８６を形成する（図２３（Ａ））。導電層７８６は、公知の手段（プラズマＣＶＤ法、スパッタリング法、印刷法、液滴吐出法）を用いて、導電性材料により形成する。好ましくは、導電層７８６は、アルミニウム（Ａｌ）、チタン（Ｔｉ）、銀（Ａｇ）、銅（Ｃｕ）から選択された元素、又はこれらの元素を主成分とする合金材料若しくは化合物材料で、単層又は積層で形成する。具体的には、導電層７８６は、スクリーン印刷法により、銀を含むペーストを用いて形成し、その後、５０〜３５０度の加熱処理を行って形成する。又は、スパッタリング法によりアルミニウム層を形成し、当該アルミニウム層をパターン加工することにより形成する。アルミニウム層のパターン加工は、ウエットエッチング加工を用いるとよく、ウエットエッチング加工後は２００〜３００度の加熱処理を行うとよい。

次に、導電層７６３、７６４に接するように有機化合物層７８７を形成する（図２３（Ｂ））。有機化合物層７８７は、液滴吐出法、スピンコート法、スクリーン印刷法等により形成する。続いて、有機化合物層７８７に接するように、導電層７７１を形成する。導電層７７１は、公知の手段（スパッタリング法や蒸着法）により形成する。

以上の工程を経て、導電層７６３、有機化合物層７８７および導電層７７１の積層体からなる記憶素子７８９と、導電層７６４、有機化合物層７８７および導電層７７１の積層体からなる記憶素子７９０が完成する。

なお、上記の作製工程では、有機化合物層７８７の耐熱性が強くないため、アンテナとして機能する導電層７８６を形成する工程の後に、有機化合物層７８７を形成する工程を行うことを特徴とする。

次に、記憶素子７８９、７９０、アンテナとして機能する導電層７８６を覆うように、公知の手段（ＳＯＧ法、液滴吐出法等）により、保護層として機能する絶縁層７７２を形成する。絶縁層７７２は、ＤＬＣ（ダイヤモンドライクカーボン）などの炭素を含む層、窒化珪素を含む層、窒化酸化珪素を含む層、有機材料により形成し、好ましくはエポキシ樹脂により形成する。

次に、薄膜集積回路７９１を基板７０１から剥離する。ここでは、レーザ光（例えばＵＶ光）を照射することによって開口部７７３、７７４を形成後（図２４（Ａ））、物理的な力を用いて基板７０１から薄膜集積回路７９１を剥離することができる。また、開口部７７３、７７４を形成後、基板７０１から薄膜集積回路７９１を剥離する前に、開口部７７３、７７４にエッチング剤を導入して、剥離層７０２を除去した後（図２４（Ｂ））に剥離してもよい。エッチング剤は、フッ化ハロゲンまたはハロゲン間化合物を含む気体又は液体を使用する。例えば、フッ化ハロゲンを含む気体として三フッ化塩素（ＣｌＦ_３）を使用する。そうすると、薄膜集積回路７９１は、基板７０１から剥離された状態となる。なお、剥離層７０２は、全て除去せず一部分を残存させてもよい。こうすることによって、エッチング剤の消費量を抑え剥離層の除去に要する処理時間を短縮することが可能となる。また、剥離層７０２の除去を行った後にも、基板７０１上に薄膜集積回路７９１を保持しておくことが可能となる。

薄膜集積回路７９１が剥離された基板７０１は、コストの削減のために、再利用するとよい。また、絶縁層７７２は、剥離層７０２を除去した後に、薄膜集積回路７９１が飛散しないように形成したものである。薄膜集積回路７９１は小さく薄く軽いために、剥離層７０２を除去した後は、基板７０１に密着していないために飛散しやすい。しかしながら、薄膜集積回路７９１上に絶縁層７７２を形成することで、薄膜集積回路７９１に重みが付き、基板７０１からの飛散を防止することができる。また、薄膜集積回路７９１単体では薄くて軽いが、絶縁層７７２を形成することで、巻かれた形状になることがなく、ある程度の強度を確保することができる。

次に、薄膜集積回路７９１の一方の面を、第１の基体７７６に接着させて、基板７０１から完全に剥離する（図２５）。続いて、薄膜集積回路７９１の他方の面を、第２の基体７７５に接着させ、その後加熱処理と加圧処理の一方又は両方を行って、薄膜集積回路７９１を、第１の基体７７６と第２の基体７７５により封止する。第１の基体７７６と第２の基体７７５は、ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなるフィルム、繊維質な材料からなる紙、基材フィルム（ポリエステル、ポリアミド、無機蒸着フィルム、紙類等）と接着性合成樹脂フィルム（アクリル系合成樹脂、エポキシ系合成樹脂等）との積層フィルムなどを用いることができる。フィルムは、熱圧着により、被処理体と加熱処理と加圧処理が行われるものであり、加熱処理と加圧処理を行う際には、フィルムの最表面に設けられた接着層か、又は最外層に設けられた層（接着層ではない）を加熱処理によって溶かし、加圧により接着する。また、第１の基体７７６と第２の基体７７５の表面には接着層が設けられていてもよいし、接着層が設けられていなくてもよい。接着層は、熱硬化樹脂、紫外線硬化樹脂、エポキシ樹脂系接着剤、樹脂添加剤等の接着剤を含む層を用いることができる。

以上の工程により、記憶素子およびアンテナを有する半導体装置を作製することができる。また、上記工程により、可撓性を有する半導体装置を得ることができる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。
（実施の形態５）
本実施の形態では、上記実施の形態と異なる半導体装置の作製方法に関して説明する。

まず、基板４００上にノズル４１０から導電性を有する組成物を選択的に吐出することによって、配線および電極として機能する導電層４０１ａ、４０１ｂを形成する（図１１（Ａ））。なお、基板４００上に保護膜として下地絶縁層をあらかじめ設けておいてもよい。また、当該下地絶縁層にピコ秒レーザまたはフェムト秒レーザ等の短パルスレーザを照射して表面に凹部を形成してもよい。そうすると、組成物を吐出する際に、導電層４０１ａ、４０１ｂを配置する位置を正確に制御することができる。

次に、ノズル４１０から導電性を有する組成物を選択的に吐出することによって、導電層４０２を形成する（図１１（Ｂ））。なお、導電層４０２は導電層４０１ｂと同時に形成してもよく、特に、導電層４０１ｂと導電層４０２の材料が同じである場合には同時に設けることが好ましい。

次に、選択的に組成物を吐出して導電層４０１ａ、４０１ｂを覆うように半導体層４０３を形成し、当該半導体層４０３を覆うように絶縁層４０４を形成する。その後、導電層４０１ａと４０１ｂの間にゲート電極として機能する導電層（以下、ゲート電極４０５と記す）を形成する（図１１（Ｃ））。導電層４０１ａと４０１ｂ間には、凹部が形成されているため、組成物を吐出してゲート電極４０５を設ける際に、位置を制御することが可能となる。

次に、導電層４０１ａ、４０１ｂ、半導体層４０３、絶縁層４０４およびゲート電極４０５を覆うように絶縁性を有する組成物を選択的に吐出して絶縁層４０６を形成する（図１１（Ｄ））。

次に、組成物を選択的に吐出して導電層４０２と接するように有機化合物層４０７を形成し、当該有機化合物層４０７上に導電層４０８を形成する。なお、有機化合物層４０７は全面に設けてもよいし、導電層４０２に接する有ように選択的に設けてもよい（図１１（Ｅ））。このように、導電層４０２、有機化合物層４０７および導電層４０８の積層体によって記憶素子４０９が形成される。

以上の工程により、アクティブマトリクス型の有機メモリ素子を形成することができる。図１１では、全ての工程に液滴吐出法を用いた場合を示したが、本実施の形態はこれに限られず、各工程において、蒸着法、ＣＶＤ法、スパッタ法、スピンコート法、スクリーン印刷またはグラビア印刷等の他の方法を用いて形成することが可能である。また、工程ごとに別々の方法を用いて、つまり上述した方法を組み合わせてもよい。例えば、導電層４０１ａ、４０１ｂを液滴吐出法で形成し、半導体層４０３を蒸着法により形成し、有機化合物層４０７をスピンコート法により形成することができる。なお、各工程で用いる材料等に関して以下に説明する。

基板４００としては、例えばバリウムホウケイ酸ガラスや、アルミノホウケイ酸ガラスなどのガラス基板、石英基板、セラミック基板等を用いることができる。また、ステンレスを含む金属基板または半導体基板の表面に絶縁層を形成したものを用いても良い。ＰＥＴ等のプラスチック等の可撓性を有する合成樹脂からなる基板は、一般的に上記基板と比較して耐熱温度が低い傾向にあるが、作製工程における処理温度に耐え得るのであれば用いることが可能である。なお、基板４００の表面を、ＣＭＰ法などの研磨により平坦化しておいても良い。

導電層４０１ａ、４０１ｂとしては、導電性材料であれば特に限定されず、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、Ｃｒ、Ｍｏ、Ｔｉ、Ｔａ、Ｗ、Ａｌ等の金属、金属化合物を１つまたは複数有する導電性材料を用いることができる。他にもドーピング等で導電率を向上させた公知の導電性ポリマー、例えば導電性ポリアニリン、導電性ポリピロール、導電性ポリチオフェン、ポリエチレンジオキシチオフェン（ＰＥＤＯＴ）とポリスチレンスルホン酸（ＰＳＳ）の錯体等も用いることができる。

導電層４０２としては、上記導電層４０１ａ、４０１ｂと同様の材料を用いて形成すればよい。また、他にも透明導電材料を用いてもよい。特に、光学的作用を加えてデータの書き込みを行う際には透明導電材料を用いることが好ましい。透明導電材料としては、酸化インジウムスズ（ＩＴＯ）、酸化亜鉛（ＺｎＯ）、酸化インジウム亜鉛（ＩＺＯ）、ガリウムを添加した酸化亜鉛（ＧＺＯ）などその他の透光性酸化物導電材料を用いることが可能である。酸化珪素を含む酸化インジウムスズや、酸化珪素を含んだ酸化インジウムにさらに２〜２０ｗｔ％の酸化亜鉛（ＺｎＯ）を混合したものを用いても良い。

半導体層４０３としては、半導体元素（シリコン、ゲルマニウム等）の単体または合金、有機半導体材料等を用いることができる。有機半導体材料とは、半導体的な電気的性質を示す有機化合物のことであり、その構造は、骨格が共役二重結合から構成されるπ電子共役系の高分子材料が望ましい。具体的には、ポリフェニレンビニレン、ポリチオフェン、ポリ（３−アルキルチオフェン）、ポリチオフェン誘導体等の可溶性の高分子材料を用いることができる。また、他にもペンタセンやナフタセン等の材料を用いてもよい。本明細書では、半導体層に有機半導体材料等の有機材料を用いたトランジスタを有機トランジスタとよぶ。本実施の形態では、上記有機半導体材料を液滴吐出法、スクリーン印刷法、グラビア印刷法、スピンコート法または蒸着法等により形成することができる。

絶縁層４０４、絶縁層４０６としては、酸化珪素、窒化珪素、窒化酸化珪素などの無機絶縁層、ポリビニルフェノール、ポリイミド、シロキサン等の絶縁層などを用いることができる。また、ポリビニルフェノール、ポリイミドまたはシロキサンは、液滴吐出法、印刷法またはスピンコート法を用いることによって効率的に形成することができる。シロキサンは、その構造により、例えば、シリカガラス、アルキルシロキサンポリマー、アルキルシルセスキオキサンポリマー、水素化シルセスキオキサンポリマー、水素化アルキルシルセスキオキサンポリマーなどに分類することができる。また、Ｓｉ−Ｎ結合を有するポリマー（ポリシラザン）を含む材料で絶縁層を形成してもよい。またこれらの膜を積層して絶縁層を形成してもよい。

有機化合層４０７は、上記実施の形態で示した有機化合物材料のいずれかを用いて形成することができる。

導電層４０８としては、上記導電層４０１ａ、４０１ｂ、４０２で示した材料のうちいずれかを用いて形成することができる。

また、上記構成において、導電層４０２と有機化合物層４０７との間、または有機化合物層４０７と導電層４０８との間に整流性を有する素子を設けてもよい。整流性を有する素子として、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードを設けることができる。例えば、Ｎ型半導体層およびＰ型半導体層を積層させて設けられたＰＮ接合ダイオードを用いることができる。このように、整流性があるダイオードを設けることにより、１つの方向にしか電流が流れないために、誤差が減少し、読み出し精度が向上する。なお、ダイオードを設ける場合、ＰＮ接合を有するダイオードではなく、ＰＩＮ接合を有するダイオードやアバランシェダイオード等の、他の構成のダイオードを用いてもよい。

また、図１１ではソースおよびドレイン電極よりゲート電極が上方に位置するトップゲート（順スタガ）構造に関して示したが、もちろんソースおよびドレイン電極よりゲート電極が下方に位置するボトムゲート（逆スタガ）構造で設けることも可能である。ボトムゲート構造で設けた場合に関して図１３（Ａ）に示す。

図１３（Ａ）では、基板４００上にゲート電極４２５、絶縁層４２４、半導体層４２３、ソースまたはドレイン電極として機能する導電層４２１ａ、４２１ｂ、絶縁層４２６、有機化合物層４２７および導電層４２８が順に積層して形成される。また、材料や形成方法は、上記図１１と同様の材料や方法を用いて行うことができる。なお、この場合も、導電層４２１ｂと有機化合物層４２７との間、または有機化合物層４２７と導電層４２８との間に整流性を有する素子を設けてもよい。

次に、上記構成とは異なる場合に関して図１２を参照して説明する。具体的には、記憶素子をトランジスタの下方に設けた場合に関して示す。

まず、基板４００上に導電層４１１と有機化合物層４１２を積層して設ける（図１２（Ａ））。導電層４１１と有機化合物層は、上述したいずれかの方法で形成することができる。

次に、絶縁性を有する組成物を選択的に吐出して絶縁層４１３を形成する（図１２（Ｂ））。なお、このとき記憶素子となる領域を避けて絶縁層４１３を設ける。

次に、絶縁層４１３上に導電性を有する組成物を選択的に吐出して、配線または電極として機能する導電層４１４ａ、４１４ｂを選択的に形成する（図１２（Ｃ））。この場合、あらかじめ絶縁層４１３の導電層４１４ａ、４１４ｂを設ける位置に、レーザ光を照射して凹部を形成しておいてもよい。

次に、導電層４１４ｂと接続するように導電層４１５を形成する（図１２（Ｄ））。なお、導電層４１５は有機化合物層４１２上に配置するように設ける。そうすると、導電層４１１、有機化合物層４１２および導電層４１５の積層構造からなる記憶素子４１９が得られる。また、導電層４１５は、凹部に設けるため液滴吐出法等を用いた場合に位置の制御が容易になる。なお、導電層４１５は導電層４１４ａ、４１４ｂと同時に形成してもよい。

次に、導電層４１４ａ、４１４ｂを覆うように半導体層４１６を形成する。その後、半導体層４１６を覆うように絶縁層４１７を形成し、導電層４１４ａと導電層４１４ｂの間にゲート電極４１８を形成する（図１２（Ｅ））。導電層４１４ａと導電層４１４ｂ間は凹部が設けてあるため、液滴吐出法等によってゲート電極４１８を設ける場合位置の制御が容易となる。

以上の工程によって、トランジスタの下方に記憶素子４１９が配置された有機メモリを形成することができる。なお、図１２においては、全ての工程に液滴吐出法を用いた場合を示したが、これに限られず各工程において、蒸着法、ＣＶＤ法、スパッタ法、スピンコート法、スクリーン印刷やグラビア印刷等の印刷法等の他の方法を用いて形成することも可能である。また、工程ごとに上記方法を組み合わせて行うこともできる。特に、導電層４１１または有機化合物層４１２等のように基板の全面に形成する材料は、スピンコート法を用いて形成することが好ましい。

また、図１２において、導電層４１１、４１３ａ、４１３ｂ、４１９、絶縁層４１３、４１７、半導体層４１６の材料は図１１を用いた説明で示したいずれかの材料を用いることができる。有機化合物層４１２も上記実施の形態で示したいずれかの材料を用いて形成することができる。

次に、図１２と構成が一部異なる有機メモリに関して図１３（Ｂ）に示す。

高集積化された記憶素子では、隣接する各々のメモリセル間において横方向への電界の影響が懸念される場合がある。そのため、図１３（Ｂ）に示すように隣接する各々の記憶素子４１９に設けられる有機化合物層を分離してもよい。ここでは、基板４００上に導電層４１１を形成した後に、選択的に有機化合物層を形成する。図１３（Ｂ）においては、各々の記憶素子４１９を構成する有機化合物層４２２が形成されている。

また、図１３（Ｂ）では、有機化合物層４２１が設けられている。これは、液滴吐出法等を用いて絶縁層４１３上に導電層４１４ａ、４１４ｂを形成する際に、位置の制御がしやすくなるように設けてある。つまり、有機化合物層４２１を設けることによって、導電層４１４ａ、４１４ｂが設けられる位置にあらかじめ凹部を形成することができる。なお、蒸着法やスパッタ法等他の方法を用いる場合や平坦性を考える場合、有機化合物層４２１は設けなくともよい。この場合、上述したように、あらかじめ絶縁層４１３の導電層４１４ａ、４１４ｂを設ける位置に、レーザ光を照射して凹部を形成しておくことが好ましい。また、有機化合物層４２１を導電性の材料で設けることによって半導体層４２３を上下から挟んだデュアルゲート構造とすることができる。

また、図１２および図１３（Ｂ）に示す構成においても、上述したように、記憶素子４１９を構成する導電層と有機化合物層との間に整流性を有する素子を設けてもよい。

このように、記憶素子およびトランジスタを有機化合物で設けることによって、有機メモリおよび当該有機メモリを備えた半導体装置を簡単なプロセスで安価に作製することが可能となる。また、トランジスタを有機化合物で設けることによって、可撓性を有する基板上に直接有機メモリおよび当該有機メモリを備えた半導体装置を作製することができる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

（実施の形態６）
本実施の形態では、上記実施の形態で示した半導体装置を画素部を有する表示装置に適用した場合に関して図面を参照して説明する。

まず、画素部がアクティブマトリクス型であり、記憶素子部がパッシブマトリクス型で設けた場合について、図２６（Ａ）、（Ｂ）に示す。なお、図２６（Ａ）におけるＡ−Ｂ間の断面図が図２６（Ｂ）に対応している。

画素部８１には、発光素子９４が設けられており、発光素子９４は、第１の導電層９１と有機化合物層９２と第２の導電層９３とを有している。第１の導電層９１と有機化合物層９２と第２の導電層９３とは積層して設けられている。発光素子９４に含まれる第１の導電層９１は、駆動用トランジスタ８５のソースまたはドレイン電極として機能する導電層７６に接続されている。また、隣接する発光素子９４同士の間には、隔壁として機能する絶縁層７９が設けられている。

駆動回路部８２には複数のトランジスタ８６を含む素子形成層が設けられている。素子形成層は、画素部８１およびメモリセル８３の動作を制御する駆動回路を構成する。画素部８１の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル８３の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。

メモリセル８３には、記憶素子９８が設けられており、記憶素子９８は、ワード線Ｗｙとして機能する第１の導電層９５と、有機化合物層９６と、ビット配Ｂｘとして機能する第２の導電層９７とを有する。第１の導電層９５と有機化合物層９６と第２の導電層９７は積層して設けられている。また、図２６（Ｂ）の構成において、絶縁層７９上に記憶素子９８を形成することによって、メモリセル８３を駆動回路部８２の上方に設けることができる。このような構成とすることによって、画素部８１の面積を拡大することが可能となる。

また、基板８０上には接続フィルム８４が設けられており、接続フィルム８４は、具体的には、フレキシブルプリント回路（Ｆｌｅｘｉｂｌｅ Ｐｒｉｎｔ Ｃｉｒｃｕｉｔ、ＦＰＣ）等に相当する。画素部８１とメモリセル８３を構成する複数の素子の動作を制御する信号や電源電位は、接続フィルム８４を介して、外部から入力される。

なお、メモリセル８３に含まれる記憶素子９８に対するデータの読み出しは、電気的作用を加えることによって行われる。具体的には、記憶素子９８の第１の導電層９５と第２の導電層９７間に電圧を印加し、記憶素子９８の抵抗値を読み取ることにより、データの読み出しが行われる。このようなデータの読み出しを行うとき、有機化合物層９６に用いる材料によっては、記憶素子９８が発光してしまう場合がある。従って、発光素子９４に含まれる有機化合物層９２と記憶素子９８に含まれる有機化合物層９６とが同じ材料から形成されている場合、記憶素子９８の発光が視認されないようにブラックマトリクス等の筐体を配置するとよい。または、発光素子９４に含まれる有機化合物層９２と記憶素子９８に含まれる有機化合物層９６とを異なる材料で設けることによって、発光素子９４のみが発光する構成とするとよい。

次に、画素部および記憶素子部の双方をアクティブマトリクス型で設けた場合について、図２６（Ｃ）に示す。

画素部８１には、発光素子９４が設けられており、発光素子９４は、第１の導電層９１と有機化合物層９２と第２の導電層９３とを有している。第１の導電層９１と有機化合物層９２と第２の導電層９３とは積層して設けられている。発光素子９４に含まれる第１の導電層９１は、絶縁層７７を介して駆動用トランジスタ８５のソースまたはドレイン配線として機能する導電層７６に接続されている。また、隣接する発光素子９４の間には、隔壁として機能する絶縁層７８が設けられている。

駆動回路部８２には複数のトランジスタ８６を含む素子形成層が設けられている。素子形成層は、画素部８１およびメモリセル８３の動作を制御する駆動回路を構成する。画素部８１の動作を制御する駆動回路とは、例えば、シフトレジスタ、デコーダ、バッファ、サンプリング回路、ラッチ等である。また、メモリセル８３の動作を制御する駆動回路とは、例えば、デコーダ、センスアンプ、セレクタ、バッファ、読み出し回路、書き込み回路等である。

メモリセル８３には、記憶素子９８が設けられており、記憶素子９８は、第１の導電層８８と有機化合物層８９と第２の導電層９０とを有している。第１の導電層８８と有機化合物層８９と第２の導電層９０は積層して設けられている。記憶素子９８が含む第１の導電層８８は、スイッチ用トランジスタ８７のソースドレイン配線として機能する導電層９９に絶縁層７７を介して接続している。また、隣接する記憶素子９８の間には、隔壁として機能する絶縁層７８が設けられる。また、図２６（Ｃ）に示す構造において、絶縁層７７を設けずに、第１の導電層９１をソースまたはドレイン電極として機能する導電層７６と同一の層に設けてもよいし、第１の導電層８８をスイッチ用トランジスタ８７のソースまたはドレイン電極として機能する導電層９９と同一の層に設けてもよい。

また、上記構成において、発光素子９４から発する光は、基板８０側に向かう下面射出の構造を採用しているが、基板８０と反対側に向かう上面射出の構造を採用してもよいし、上面射出と下面射出の双方の構造を有している両面射出の構造を採用してもよい。

また、上記構成において、有機化合物層９６、９２、８９は、液滴吐出法、スピンコート法、スクリーン印刷法、グラビア印刷法または蒸着法等を用いて作製することができる。図２６（Ｂ）、（Ｃ）では、選択的に有機化合物層９６、９２、８９を形成した例を示しているが、これは液滴吐出法、スクリーン印刷法またはグラビア印刷法等によって形成することができる。この場合、各画素または各メモリセルにそれぞれ選択的に有機化合物層を設けることができるため、材料の利用効率を向上することが可能となる。さらに、有機化合物層９６、９２、８９にそれぞれ異なる材料を用いて設けることができる。

一方、スピンコート法または蒸着法等を用いて有機化合物層９６、９２および８９を形成した場合を図２７（Ａ）、（Ｂ）に示す。図２７において、有機化合物層９６、９２および８９は同一の材料で形成されている。スピンコート法を用いることによって、作業効率を大幅に向上させることができる。

上記構成を有する発光装置は、一対の導電層間に有機化合物層が挟まれた構造の記憶素子部からなる記憶回路を有することを特徴とする。上記の記憶素子部の構造は、発光素子の構造と同じ又はほぼ同じであるため作製工程が増加することがない上、構造が簡単なために作製が簡単であり、安価な表示装置を提供することができる。また、メモリセルの面積を小型化することが容易であるために高集積化が容易であり、大容量の記憶回路を有する表示装置を提供することができる。

また、本発明の表示装置は、画像を表示する複数の画素と、記憶回路とを同一基板上に設けることを特徴とする。上記特徴により、外部に接続させるＩＣチップの個数を減らすことができるため、小型、薄型、軽量を実現した表示装置を提供することができる。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置における材料や構成は、本実施の形態において自由に組み合わせて行うことができるものとする。

（実施の形態７）
本実施の形態では、上記構成を有する半導体装置において、データの読み込みまたは書き込みについて説明する。

記憶回路へのデータの書き込みは、光学的作用又は電気的作用により行うことができる。まず、電気的作用によりデータの書き込みを行うときの動作について説明する（図４）。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。

ここでは、ｙ行ｘ列目のメモリセル２２１にデータを書き込む場合について説明する。メモリセル２２１にデータ「１」を書き込む場合、まず、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択する。具体的には、ロウデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｙに所定の電圧Ｖ２２を印加する。また、カラムデコーダ２２６ａとセレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｘを読み出し回路２２６ｂに接続する。そして、読み出し回路２２６ｂからビット線Ｂｘへ書き込み電圧Ｖ２１を出力する。

こうして、メモリセルを構成するトランジスタ２４０をオン状態とし、有機メモリ素子２４１に、共通電極及びビット線とを電気的に接続し、おおむねＶｗ＝Ｖｃｏｍ−Ｖ２１の電圧を印加する。電圧Ｖｗを適切に選ぶことで、当該導電層間に設けられた有機化合物層を物理的もしくは電気的変化させ、データ「１」の書き込みを行う。具体的には、読み出し動作電圧において、データ「１」の状態の第１の導電層と第２の導電層の間の電気抵抗が、データ「０」の状態と比して、大幅に小さくなるように変化させるとよく、単に短絡（ショート）させてもよい。なお、電位は、（Ｖ２１、Ｖ２２、Ｖｃｏｍ）＝（５〜１５Ｖ、５〜１５Ｖ、０Ｖ）、あるいは（−１２〜０Ｖ、−１２〜０Ｖ、３〜５Ｖ）の範囲から適宜選べば良い。電圧Ｖｗは５〜１５Ｖ、あるいは−５〜−１５Ｖとすればよい。

なお、有機メモリ素子２４１にデータ「１」の書き込みを行った場合、有機化合物層を挟んで設けられた一対の導電層間の距離が変化する場合がある。具体的には、一対の導電層の間に有機化合物層が設けられた積層構造において有機化合物層を物理的または電気的に変化させることによって、一対の導電層間の距離Ｌが変化する。例えば、図３（Ａ）に示す構造において、第１の導電層２７と第２の導電層２８との間にデータ「１」の書き込みを行い有機化合物層２９に物理的または電気的な変化を与えることにより、第１の導電層２７と第２の導電層２８との距離Ｌが変化する。

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。具体的には、非選択のワード線には接続されるメモリセルのトランジスタをオフ状態とする電位（例えば０Ｖ）を印加し、非選択のビット線は浮遊状態とするか、Ｖｃｏｍと同程度の電位を印加するとよい。

一方、メモリセル２２１にデータ「０」を書き込む場合は、メモリセル２２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択するが、読み出し回路２２６ｂからビット線Ｂｘへの出力電位をＶｃｏｍと同程度とするか、ビット線Ｂｘを浮遊状態とする。その結果、記憶素子２４１には、小さい電圧（例えば−５〜５Ｖ）が印加されるか、電圧が印加されないため、電気特性が変化せず、データ「０」書き込みが実現される。

次に、光学的作用を加えることによりデータの書き込みを行う場合について説明する。

光学的作用を加えることによりデータの書き込みを行う場合、透光性を有する導電層側（ここでは第２の導電層２８とする）から、有機化合物層２９にレーザ光を照射する（図９（Ａ）、（Ｂ））。ここでは、所望の部分の有機メモリ素子に含まれる有機化合物層２９にレーザ照射装置１００１を用いて選択的にレーザ光を照射して当該有機化合物層２９を破壊する。破壊された有機化合物層は、炭化して絶縁化するため、当該破壊された有機化合物層を含む有機メモリ素子と破壊されていない有機化合物層を含む有機メモリ素子とを比較した場合、第１の導電層と第２の導電層間の電気抵抗が大幅に大きくなる。このように、レーザ光の照射により、有機化合物層２９を挟んで設けられた２つの導電層間の電気抵抗が変化することを利用してデータの書き込みを行う。例えば、レーザ光を照射していない有機化合物層を含む有機メモリ素子を「０」のデータとする場合、「１」のデータを書き込む際は、所望の部分の有機化合物層に選択的にレーザ光を照射して破壊することによって電気抵抗を大きくする。

レーザ光を照射する場合、有機メモリ素子の電気抵抗の変化は、メモリセル２１の大きさによるが、レンズ等の光学系を用いてビームスポットの直径をμｍまたはｎｍに絞ったレーザ光の照射により実現する。例えば、径が１μｍのレーザビームが１０ｍ／ｓｅｃの速度で通過するとき、１つのメモリセル２１に含まれる有機メモリ素子にレーザ光が照射される時間は１００ｎｓｅｃとなる。１００ｎｓｅｃという短い時間内で相を変化させるためには、例えばレーザパワーは１０ｍＷ、パワー密度は１０ｋＷ／ｍｍ^２とするとよい。また、レーザ光を選択的に照射する場合は、パルス発振のレーザ照射装置を用いて行いることが好ましい。

ここで、レーザ照射装置の一例に関して、図９（Ｂ）を用いて簡単に説明する。レーザ照射装置１００１は、レーザ光を照射する際の各種制御を実行するコンピュータ（以下、ＰＣと示す。）１００２と、レーザ光を出力するレーザ発振器１００３と、レーザ発振器１００３の電源１００４と、レーザ光を減衰させるための光学系（ＮＤフィルタ）１００５と、レーザ光の強度を変調するための音響光学変調器（Ａｃｏｕｓｔｏ−Ｏｐｔｉｃ Ｍｏｄｕｌａｔｏｒ ； ＡＯＭ）１００６と、レーザ光の断面を縮小するためのレンズおよび光路を変更するためのミラー等で構成される光学系１００７、Ｘ軸ステージおよびＹ軸ステージを有する移動機構１００９と、ＰＣから出力される制御データをデジタルーアナログ変換するＤ／Ａ変換部１０１０と、Ｄ／Ａ変換部から出力されるアナログ電圧に応じて音響光学変調器１００６を制御するドライバ１０１１と、移動機構１００９を駆動するための駆動信号を出力するドライバ１０１２と、被照射物上にレーザ光の焦点を合わせるためのオートフォーカス機構１０１３を備えている。

レーザ発振器１００３としては、紫外光、可視光、又は赤外光を発振することが可能なレーザ発振器を用いることができる。レーザ発振器としては、ＫｒＦ、ＡｒＦ、ＫｒＦ、ＸｅＣｌ、Ｘｅ等のエキシマレーザ発振器、Ｈｅ、Ｈｅ−Ｃｄ、Ａｒ、Ｈｅ−Ｎｅ、ＨＦ等の気体レーザ発振器、ＹＡＧ、ＧｄＶＯ_４、ＹＶＯ_４、ＹＬＦ、ＹＡｌＯ_３などの結晶にＣｒ、Ｎｄ、Ｅｒ、Ｈｏ、Ｃｅ、Ｃｏ、Ｔｉ又はＴｍをドープした結晶を使った固体レーザ発振器、ＧａＮ、ＧａＡｓ、ＧａＡｌＡｓ、ＩｎＧａＡｓＰ等の半導体レーザ発振器を用いることができる。なお、固体レーザ発振器においては、基本波か第２高調波〜第５高調波を適用するのが好ましい。

次に、レーザ照射装置を用いた照射方法について述べる。有機化合物層が設けられた基板３０が移動機構１００９に装着されると、ＰＣ１００２は図外のカメラによって、レーザ光を照射する有機化合物層の位置を検出する。次いで、ＰＣ１００２は、検出した位置データに基づいて、移動機構１００９を移動させるための移動データを生成する。

この後、ＰＣ１００２が、ドライバ１０１１を介して音響光学変調器１００６の出力光量を制御することにより、レーザ発振器１００３から出力されたレーザ光は、光学系１００５によって減衰された後、音響光学変調器１００６によって所定の光量になるように光量が制御される。一方、音響光学変調器１００６から出力されたレーザ光は、光学系１００７で光路およびビームスポット形状を変化させ、レンズで集光した後、基板３０上に該レーザ光を照射する。

このとき、ＰＣ１００２が生成した移動データに従い、移動機構１００９をＸ方向およびＹ方向に移動制御する。この結果、所定の場所にレーザ光が照射され、レーザ光の光エネルギー密度が熱エネルギーに変換され、基板３０上に設けられた有機化合物層に選択的にレーザ光を照射することができる。なお、ここでは移動機構１００９を移動させてレーザ光の照射を行う例を示しているが、光学系１００７を調整することによってレーザ光をＸ方向およびＹ方向に移動させてもよい。

次に、電気的作用により、データの読み出しを行う際の動作について説明する。データの読み出しは、有機メモリ素子２４１の電気特性が、データ「０」を有するメモリセルとデータ「１」を有するメモリセルとで異なることを利用して行う。例えば、データ「０」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ０、データ「１」を有するメモリセルを構成する記憶素子の電気抵抗が読み出し電圧においてＲ１とし、電気抵抗の差を利用して読み出す方法を説明する。なお、Ｒ１＜＜Ｒ０とする。読み出し回路２２６ｂは、読み出し部分の構成として、例えば、図１０（Ａ）に示す抵抗素子２４６と差動増幅器２４７を用いたビット線駆動回路２２６を考えることができる。抵抗素子は抵抗値Ｒｒを有し、Ｒ１＜Ｒｒ＜Ｒ０であるとする。抵抗素子２４６の代わりに、トランジスタ２４８を用いても良いし、差動増幅器の代わりにクロックドインバータ２２９を用いることも可能である（図１０（Ｂ））。勿論、回路構成は図１０（Ａ）、（Ｂ）に限定されない。

ｙ行ｘ列目メモリセル２２１からデータの読み出しを行う場合、まず、インターフェース２２３を介してロウデコーダ２２４ａ、カラムデコーダ２２６ａおよびセレクタ２２６ｃによってメモリセル２２１を選択する。具体的には、ロウデコーダ２２４ａによって、メモリセル２２１に接続されるワード線Ｗｙに所定の電圧Ｖ２４を印加する。また、カラムデコーダ２２６ａとセレクタ２２６ｃによって、メモリセル２２１に接続されるビット線Ｂｘを読み出し回路２２６ｂの端子Ｐに接続する。その結果、端子Ｐの電位Ｖｐは、Ｖｃｏｍと抵抗素子２４６の一端に印加されたＶ０が抵抗素子２４６（抵抗値Ｒｒ）と有機メモリ素子２４１（抵抗値Ｒ０もしくはＲ１）による抵抗分割によって決定される値となる。従って、メモリセル２２１がデータ「０」を有する場合には、Ｖｐ０＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）＊Ｒ０／（Ｒ０＋Ｒｒ）となる。また、メモリセル２２１がデータ「１」を有する場合には、Ｖｐ１＝Ｖｃｏｍ＋（Ｖ０−Ｖｃｏｍ）＊Ｒ１／（Ｒ１＋Ｒｒ）となる。その結果、図１０（Ａ）では、ＶｒｅｆをＶｐ０とＶｐ１の間となるように選択することで、図１０（Ｂ）では、クロックトインバータの変化点をＶｐ０とＶｐ１の間となるように選択することで、出力電位Ｖｏｕｔが、データ「０」／「１」に応じて、Ｌｏ／Ｈｉ（もしくはＨｉ／Ｌｏ）となり、読み出しを行うことができる。

例えば、差動増幅器をＶｄｄ＝３Ｖで動作させ、Ｖｃｏｍ＝０Ｖ、Ｖ０＝３Ｖ、Ｖｒｅｆ＝１．５Ｖとする。仮に、Ｒ０／Ｒｒ＝Ｒｒ／Ｒ１＝９とすると、メモリセルのデータが「０」の場合、Ｖｐ０＝２．７ＶとなりＶｏｕｔはＨｉが出力され、メモリセルのデータが「１」の場合、Ｖｐ１＝０．３ＶとなりＶｏｕｔはＬｏが出力される。こうして、メモリセルの読み出しを行うことができる。

上記の方法によると、有機メモリ素子の抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。勿論、読み出し方法は、この方法に限定されない。例えば、電気抵抗の差を利用する以外に、電流値の差を利用して読み出しても構わない。また、メモリセルの電気特性が、データ「０」と「１」とで、しきい値電圧が異なるダイオード特性を有する場合には、しきい値電圧の差を利用して読み出しても構わない。

上記構成を有する有機メモリおよび当該有機メモリを備えた半導体装置は、不揮発性メモリであるため、データを保持するための電池を内蔵する必要がなく、小型、薄型、軽量の半導体装置の提供することができる。また、上記実施の形態で示した有機化合物材料を有機化合物層として用いることによって、データの書き込み（追記）は可能であるが、データの書き換えを行うことはできない記憶素子とすることができる。従って、偽造を防止し、セキュリティを確保した半導体装置を提供することができる。

なお、本実施の形態では、記憶回路の構成が単純であるパッシブマトリクス型の有機メモリおよび当該有機メモリを備えた半導体装置を例に挙げて説明を行ったが、アクティブマトリクス型の記憶回路を有する場合であっても、同様にデータの書き込みまたは読み出しを行うことができる。

ここで、アクティブマトリクス型の場合において、電気的作用により記憶素子部のデータを読み出す場合に関して図２０に具体例を挙げて説明する。

図２０は、記憶素子部に「０」のデータの書き込みを行った記憶素子部の電流電圧特性９４１と、「１」のデータの書き込みを行った記憶素子部電流電圧特性９４２と、抵抗素子２４６の電流電圧特性９４３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。横軸はノードαの電位を示す。また、データを読み出す際の動作電圧として、第１の導電層２４３と第２の導電層２４５の間に３Ｖを印加した場合について説明する。

図２０において、「０」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９４１とトランジスタの電流電圧特性９４３との交点９４４が動作点となり、このときのノードαの電位はＶ１（Ｖ）となる。ノードαの電位は差動増幅器２４７に供給され、当該差動増幅器２４７において、上記メモリセルが記憶するデータは、「０」と判別される。

一方、「１」のデータの書き込みが行われた記憶素子部を有するメモリセルでは、記憶素子部の電流電圧特性９４２とトランジスタの電流電圧特性９４３との交点９４５が動作点となり、このときのノードαの電位はＶ２（Ｖ）（Ｖ１＞Ｖ２）となる。ノードαの電位は差動増幅器２４７に供給され、当該差動増幅器２４７において、上記メモリセルが記憶するデータは、「１」と判別される。

このように、有機メモリ素子２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。

なお、本実施の形態は、上記実施の形態に示した有機メモリおよび当該有機メモリを備えた半導体装置の構成と自由に組み合わせて行うことができる。

（実施の形態８）
本実施の形態では、本発明の半導体装置を非接触でデータの送受信が可能であるＲＦＩＤタグとして利用した場合に関して図１４を用いて説明する。

ＲＦＩＤタグ２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、メモリ６、データバス１７、アンテナ１８（アンテナコイル）を有する（図１４（Ａ））。

電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置の内部の各回路に供給する各種電源を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置内の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、メモリ６を制御する機能を有する。アンテナ１８は、電磁界或いは電波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、制御およびそのデータに関する処理を制御する。

また、メモリ６は上記実施の形態で示した有機メモリのいずれかの構成により形成されている。なお、ＲＦＩＤタグは上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

また、ＲＦＩＤタグは、各回路への電源電圧の供給を電源（バッテリ）を搭載せず電波により行うタイプとしてもよいし、各回路への電源電圧の供給をアンテナの代わりに電源（バッテリ）を搭載させて行うタイプとしてもよいし、電波と電源により電源電圧を供給するタイプとしてもよい。

本発明の半導体装置をＲＦＩＤタグ等に利用した場合、非接触で通信を行う点、複数読取りが可能である点、データの書き込みが可能である点、様々な形状に加工可能である点、選択する周波数によっては、指向性が広く、認識範囲が広い点等の利点を有する。ＲＦＩＤタグは、非接触による無線通信で人や物の個々の情報を識別可能なＩＣタグ、ラベル加工を施して目標物への貼り付けを可能としたラベル、イベントやアミューズメント向けのリストバンド等に適用することができる。また、ＲＦＩＤタグを樹脂材料により成型加工してもよいし、無線通信を阻害する金属に直接固定してもよい。さらに、ＲＦＩＤタグは、入退室管理システムや精算システムといった、システムの運用に活用することができる。

次に、半導体装置をＲＦＩＤタグとして実際に使用するときの一形態について説明する。表示部３２１を含む携帯端末の側面には、リーダライタ３２０が設けられ、品物３２２の側面にはＲＦＩＤタグ３２３が設けられる（図１４（Ｂ））。品物３２２が含むＲＦＩＤタグ３２３にリーダライタ３２０をかざすと、表示部３２１に品物の原材料や原産地、生産工程ごとの検査結果や流通過程の履歴等、更に商品の説明等の商品に関する情報が表示される。また、商品３２６をベルトコンベアーにより搬送する際に、リーダライタ３２４と、商品３２６に設けられたＲＦＩＤタグ３２５を用いて、該商品３２６の検品を行うことができる（図１４（Ｃ））。このように、システムにＲＦＩＤタグを活用することで、情報の取得を簡単に行うことができ、高機能化と高付加価値化を実現する。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

（実施の形態９）
本実施の形態では、上記構成において、温度や圧力等の各種情報を測定可能なセンサを設けた半導体装置に関して図２８を用いて説明する。

図２８（Ａ）は、上記実施の形態で示した半導体装置にセンサ部を設けた場合の一構成例である。基板３５０上にトランジスタ４５１、３５４を含む素子形成層３５１が設けられ、素子形成層の上方に記憶素子部３５６とアンテナ部３５３が設けられている。そして記憶素子部３５６の上方にセンサ部９５０が設けられている。なお、記憶素子部３５６やトランジスタ４５１、３５４は、上記実施の形態で示したいずれかの構成を用いて形成することが可能である。例えば、記憶素子部３５６として、図１９で示した構造を用いてもよい。

センサ部９５０は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出することができる。また、センサ部９５０は、センサとそれを制御するセンサ回路とを有しており、センサとしては抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。

センサ部９５０は、素子形成層３５１に含まれるトランジスタ４５１に接続しており、ここでは、接着性を有する樹脂９５４により貼り合わされている。そして、センサ部９５０とトランジスタ４５１は、センサ部９５０と電気的に接続された導電層９５３とトランジスタのソースまたはドレイン領域と電気的に接続した導電層９５１とが樹脂９５４に含まれる導電性微粒子９５２を介して電気的に接続されている。

なお、センサ部９５０は、上記構成に限られずどのように配置してもよい。例えば、記憶素子部３５６と同一の層に設けてもよいし、トランジスタ４５１と同一の層に設けてもよい。また、基板３５０の下方にセンサ部９５０を設けることも可能である。トランジスタ４５１または記憶素子部３５６と同一の層に設ける場合には、当該トランジスタ４５１または記憶素子部３５６と同時に作り込んで設けることによって作製工程を簡略化しコストを低減することができる。

また、上記構成において、センサ部９５０とトランジスタ４５１の接続として、上記方法以外にも銀ペースト、銅ペースト、カーボンペースト等の導電性接着剤や半田接合を行う方法またはＴＣＰ（ｔａｐｅ ｃａｒｒｉｅｒ ｐａｃｋａｇｅ）法やワイヤーボンディング法等の公知の方法を用いて行うことができる。

上記構成においては、半導体装置と別途にセンサ部を形成した後に貼り合わせることによって設ける例を示したが、センサ部を直接半導体装置に作り込んで設けることも可能である。この場合について、図２９を用いて説明する。

図２９（Ａ）は、トランジスタ３５４、４５１を含む素子形成層３５１と同一の層に光センサが設けられている。ここでは、光センサとして、Ｐ型不純物領域と真性半導体領域とＮ型不純物領域とからなるフォトダイオード４６１が設けてある。ダイオード４６１は、光が照射されることにより電流値が変化するため、その電流値の変化をフォトダイオード４６１に接続されたトランジスタ４６２により測定することによって光を検出することができる。また、フォトダイオード４６１の構成としては、Ｐ型不純物領域と真性半導体領域とＰ型不純物領域、Ｎ型不純物領域と真性半導体領域とＮ型不純物領域またはＰ型不純物領域とＮ型不純物領域との接合構造とから構成してもよい。また、フォトダイオードの代わりにフォトトランジスタを設けてもよい。例えば、トランジスタ３５４、４５１を薄膜トランジスタで設ける場合にフォトダイオードやフォトトランジスタを同時に作り込んで設けると工程の簡略化や低コスト化を図ることができるため好ましい。

図２９（Ｂ）は、記憶素子部３５６と同一の層に温度センサ４７２が設けられている。ここでは、温度センサとして、一対の導電層間に有機化合物層４８２が設けられている。有機化合物層４８２は、周囲の温度によって、抵抗値が変化する性質を有する。具体的には、室温を通常の温度としたとき、温度が室温より高くなると抵抗値が低下し、温度が室温よりも低くなると抵抗値が増加する。そのため、一対の導電層間に一定の電流値を流したときの電圧値を測定することによって温度の変化を検出することができる。

また、図２９（Ｂ）において、記憶素子部３５６と温度センサ４７２は共に、同一の層に設けられた第１の導電層と有機化合物層と第２の導電層とが順に積層されて設けられているため、同一の材料を用いて設けることが可能である。具体的には、記憶素子部３５６の第１の導電層と温度センサ４７２における第１の導電層または記憶素子部３５６の第２の導電層と温度センサ４７２における第２の導電層とを同じ材料で形成することができる。他にも、記憶素子部３５６の有機化合物層と温度センサ４７２の有機化合物層は同一の材料を用いて設けることができる。記憶素子部３５６の有機化合物層と温度センサ４７２の有機化合物層を同一の材料を用いて設けた場合は、温度センサ４７２によって有機化合物層の抵抗値の変化が検出された場合、記憶素子部３５６における有機化合物層の抵抗値も同様に変化しているため、記憶素子部３５６に記憶されたデータを読み出す際に有機化合物層の抵抗値の変化に伴う電圧の変化を補正する回路を設けるとよい。もちろん、第１の導電層と有機化合物層と第２の導電層の全てを同じ材料で設ける必要はなく、例えば、第１の導電層だけを同じ材料で形成してもよいし、第２の導電層だけを同じ材料で形成してもよい。また、上記実施の形態で示したように第１の導電層とアンテナとして機能する導電層を同一の層に形成しても良い。なお、図２９の構成において、光センサおよび温度センサに限られず、上述した他のセンサを形成することも可能である。また、温度センサ４７２と記憶素子部３５６とを同様の構成で設ける場合には、例えば、温度センサ４７２を記憶素子部３５６と同じように図１９に示した構造で形成することもできる。

次に、図２８（Ｂ）に、素子形成層９０１、記憶回路部９０４、センサ９０８およびアンテナ９０２を備えたＲＦＩＤタグ９００の構成を示す。センサ部９０６は、温度、湿度、照度、気体、重力、圧力、音、振動、加速度、その他の特性を物理的又は化学的手段により検出する。センサ部９０６は、センサ９０８とそれを制御するセンサ回路９０９が含まれている。センサ９０８は抵抗素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどで形成される。センサ回路９０９はインピーダンス、リアクタンス、インダクタンス、電圧又は電流の変化を検出し、アナログ／デジタル変換（Ａ／Ｄ変換）して演算処理回路部９０３に信号を出力する。

素子形成層９０１は、演算処理回路部９０３、通信回路部９０５、電源回路部９０７を備える。また、記憶回路部９０４を素子形成層９０１内に設けることも可能である。記憶回路部９０４は、センサ部９０６およびアンテナ９０２を経由して受信した外部からの情報を随時記録することができる。記憶回路部９０４は、センサ部９０６で検知した信号を格納する第１の記憶回路部９１０と、リーダ／ライタ装置から書き込まれた情報を記録する第２の記憶回路部９１１に分けて構成することもできる。

第１の記憶回路部９１０はセンサ部９０６で検知した情報を記録するために、逐次書き込みを可能とするとともに、データが消失しないフラッシュメモリなどで構成することが好ましい。また、一度だけ書き込み可能な記憶素子を適用することが好ましい。

通信回路部９０５は、復調回路９１２、変調回路９１３を含んでいる。復調回路９１２は、アンテナ９０２を経由して入力される信号を復調して、演算処理回路部９０３に出力する。信号にはセンサ部９０６を制御する信号や、記憶回路部９０４に記憶させる情報を含んでいる。また、センサ回路９０９から出力される信号や、記憶回路部９０４から読み出された情報は、演算処理回路部９０３を通して変調回路９１３に出力される。変調回路９１３は、この信号を無線通信可能な信号に変調して、アンテナ９０２を介して外部装置に出力する。

演算処理回路部９０３、センサ部９０６、記憶回路部９０４および通信回路部９０５を動作させるのに必要な電力は、アンテナ９０２を介して供給される。また、使用形態によっては、電源（バッテリ）を内蔵させた構成としてもよい。

このように、温度や圧力等の情報を検出できるセンサを上記実施の形態で示した半導体装置に設けることによって、センサから検出された様々な情報を記憶素子部に記憶して管理することが可能となる。例えば、食品にガスセンサを有する半導体装置を設け、食品の状態を管理することができる。具体的には、腐敗しやすい食品等にガスセンサを有する半導体装置を設け、食品から発せられる腐敗ガスを検知する。記憶されたデータは、陳列棚またはベルトコンベアーの脇に設けられたリーダライタで定期的に読み取ることで食品の鮮度を管理すると共に、腐敗が始まった食品を選別することができる。

また、他にも、人体の表面または内部に、温度センサ、圧力センサ等のセンサを有する半導体装置を設けて脈拍数、心拍数、体温、血圧、心電図、筋電図等の生体情報を半導体装置に設けられた記憶素子部に記憶することができる。本発明の半導体装置は、薄型且つ小型であるため、人体を拘束せずとも生体情報を読み取ることが可能である。また、記録された情報をリーダライタで定期的に読み取ることにより、人体の健康状態や運動状態の管理や疾病の予防、予測が可能となる。また、インターネット等のネットワークを用いて、リーダライタで読み取った生体情報を得ることで、在宅医療監視システム等が可能となる。なお、人体だけでなく、家畜等の動物にセンサを備えた半導体装置を埋め込むことにより様々な情報を記録させて、管理することが可能となる。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。つまり、上記実施の形態で示した半導体装置の全ての構成と組み合わせて実施することができる。

（実施の形態１０）
本発明の半導体装置の用途は広範にわたるが、例えば、情報を記憶して表示する電子機器に用いることができる。電子機器として、例えばテレビ受像器、携帯電話をはじめとする携帯情報端末、デジタルカメラ、ビデオカメラ、ナビゲーションシステム等に利用することができる。本発明の半導体装置を携帯電話に適用した場合に関して図１５を用いて説明する。

携帯電話は、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５とを有する。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に脱着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置を用いることができる。プリント配線基板２７０３に実装される複数の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等のいずれかの機能を有する。

パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。

本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。また、本発明の半導体装置は、単純な構造の記憶回路を有することを特徴としており、上記特徴により、安価で、高集積化された記憶回路を有する半導体装置を用いた電子機器を提供することができる。さらに、本発明の半導体装置は、不揮発性であって、追記が可能な記憶回路を有することを特徴としており、上記特徴により、高機能化と高付加価値化を実現した電子機器を提供することができる。また、本発明の半導体装置は、移動度や応答速度が良好な単結晶半導体層をチャネル部としたトランジスタを設けることができ、この場合、高速な動作が可能であり、動作周波数を向上させた半導体装置を用いた電子機器を提供することができる。

また、本発明の半導体装置はＲＦＩＤタグとしても利用可能であり、例えば、紙幣、硬貨、有価証券類、証書類、無記名債券類、包装用容器類、書籍類、記録媒体、身の回り品、乗物類、食品類、衣類、保健用品類、生活用品類、薬品類および電子機器等に設けて使用することができる。これらの例に関して図１６を用いて説明する。

紙幣、硬貨とは、市場に流通する金銭であり、特定の地域で貨幣と同じように通用するもの（金券）、記念コイン等を含む。有価証券類とは、小切手、証券、約束手形等を指す（図１６（Ａ）参照）。証書類とは、運転免許証、住民票等を指す（図１６（Ｂ）参照）。無記名債券類とは、切手、おこめ券、各種ギフト券等を指す（図１６（Ｃ）参照）。包装用容器類とは、お弁当等の包装紙、ペットボトル等を指す（図１６（Ｄ）参照）。書籍類とは、書物、本等を指す（図１６（Ｅ）参照）。記録媒体とは、ＤＶＤソフト、ビデオテープ等を指す（図１６（Ｆ）参照）。乗物類とは、自転車等の車両、船舶等を指す（図１６（Ｇ）参照）。身の回り品とは、鞄、眼鏡等を指す（図１６（Ｈ）参照）。食品類とは、食料品、飲料等を指す。衣類とは、衣服、履物等を指す。保健用品類とは、医療器具、健康器具等を指す。生活用品類とは、家具、照明器具等を指す。薬品類とは、医薬品、農薬等を指す。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（テレビ受像機、薄型テレビ受像機）、携帯電話等を指す。

紙幣、硬貨、有価証券類、証書類、無記名債券類等にＲＦＩＤタグを設けることにより、偽造を防止することができる。また、包装用容器類、書籍類、記録媒体等、身の回り品、食品類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。乗物類、保健用品類、薬品類等にＲＦＩＤタグを設けることにより、偽造や盗難の防止、薬品類ならば、薬の服用の間違いを防止することができる。ＲＦＩＤタグの設け方としては、物品の表面に貼ったり、物品に埋め込んだりして設ける。例えば、本ならば紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりするとよい。また、後に光学的作用を加えて書き込み（追記）をする場合には、チップに設けられた記憶素子の部分に光が照射できるように透明な材料で形成しておくことが好ましい。さらに、一度書き込んだデータの書き換えが不可能である記憶素子を用いることによって、効果的に偽造を防止することが可能となる。また、ユーザーが商品を購入した後のプライバシー等の問題についても、ＲＦＩＤタグに設けられた記憶素子のデータを消去するシステムを設けておくことによって解決することができる。

このように、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等にＲＦＩＤタグを設けることにより、検品システムやレンタル店のシステムなどの効率化を図ることができる。また乗物類にＲＦＩＤタグを設けることにより、偽造や盗難を防止することができる。また、動物等の生き物に埋め込むことによって、個々の生き物の識別を容易に行うことができる。例えば、家畜等の生き物にセンサを備えたＲＦＩＤタグを埋め込むことによって、生まれた年や性別または種類等はもちろん現在の体温等の健康状態を容易に管理することが可能となる。

以上のように、本発明の半導体装置はデータを記憶する物品あればどのようなものにでも設けて使用することができる。なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

本実施例では、基板上に有機メモリ素子を設け、その有機メモリ素子に電気的作用を加えることによりデータの書き込みを行った結果について説明する。

有機メモリ素子は、基板上に第１の導電層、有機化合物層、第２の導電層の順に積層した素子である。なお、第１の導電層は、酸化珪素とインジウム錫酸化物の化合物を用いた。有機化合物層は、メトキシ−５−（２−エチル）ヘキシロキシ］−ｐ−フェニレンビニレン（ＭＥＨ−ＰＰＶと略称されることがある）をスピンコート法により形成した。第２の導電層は蒸着法によりアルミニウムを設けた。

上記構成を有する有機メモリ素子に、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の電流電圧特性の測定結果を図１７に示す。なお、図１７において、横軸は電圧値（Ｖ）、縦軸は電流密度（ｍＡ／ｃｍ^２）を示している。また、図１７において、プロット８６１ａは電気的作用を加えることによりデータを書き込む前の電流電圧特性、プロット８６１ｂは電気的作用を加えることによりデータを書き込んだ後の電流電圧特性を示している。

図１７から、データの書き込み前と、データの書き込み後とで、有機メモリ素子の電流電圧特性には大きな変化がみられることがわかる。例えば、印過電圧１Ｖにおいて書き込み前は電流密度７．４×１０^−６ｍＡ／ｃｍ^２であるのに対し、データの書き込み後の有機メモリ素子の電流密度は１．１×１０^２ｍＡ／ｃｍ^２であり、データの書き込み前とデータの書き込み後では、電流値に８桁の変化が生じている。つまり、データの書き込み後には有機メモリ素子の抵抗値が大幅に減少している。

このように、データの書き込み前と、データの書き込み後では、有機メモリ素子の抵抗値に変化が生じており、この有機メモリ素子の抵抗値の変化を、電圧値又は電流値により読み取ることによって、本発明の半導体装置に記憶回路の機能を組み込むことができる。

また、上記構成とは異なる材料を用いて有機メモリ素子を作製し、その有機メモリ素子に電気的作用によりデータの書き込みを行った結果について説明する。

有機メモリ素子は、基板上に第１の導電層、有機化合物層、第２の導電層の順に積層した素子である。なお、第１の導電層は、酸化珪素とインジウム錫酸化物の化合物を用いた。有機化合物層は、ポリ（９−ビニルカルバゾール）（ＰＶＫと略称されることがある）をスピンコート法により形成した。第２の導電層は蒸着法によりアルミニウムを設けた。

上記構成を有する有機メモリ素子に、電気的作用によりデータの書き込みを行う前と、電気的作用によりデータを書き込んだ後の電流電圧特性の測定結果を図１８に示す。なお、図１８において、横軸は電圧値（Ｖ）、縦軸は電流密度（ｍＡ／ｃｍ^２）を示している。また、図１８において、プロット８６２ａは電気的作用を加えることによりデータを書き込む前の電流電圧特性、プロット８６２ｂは電気的作用を加えることによりデータを書き込んだ後の電流電圧特性を示している。

図１８から、データの書き込み前と、データの書き込み後とで、有機メモリ素子の電流電圧特性には大きな変化がみられる。例えば、印過電圧１Ｖにおいて書き込み前は電流密度２．３×１０^−１ｍＡ／ｃｍ^２であるのに対し、データの書き込み後の有機メモリ素子の電流密度は２．６×１０^２ｍＡ／ｃｍ^２であり、データの書き込み前とデータの書き込み後では、電流値に３桁の変化が生じている。つまり、データの書き込み後には有機メモリ素子の抵抗値が大幅に減少している。

このように、データの書き込み前と、データの書き込み後では、有機メモリ素子の抵抗値に変化が生じており、この有機メモリ素子の抵抗値の変化を、電圧値又は電流値により読み取ることによって、記憶回路として機能させることができる。

本実施例においては、液滴吐出法（インクジェット法）により第２の導電層を形成した有機メモリ素子の電流電圧特性を示す。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。また、図３０（Ａ）、（Ｂ）においては、横軸は有機メモリ素子印加する電圧を示し、縦軸は有機メモリ素子に流れる電流密度を示す。

ここでは、ガラス基板上にスパッタリング法により酸化珪素を含むＩＴＯを第１の導電層として形成した。次に、スピンコート法によりＰＶＫ（ポリ（９−ポリビニルカルバゾール））を塗布した後、１００℃で１０分加熱して厚さ３０ｎｍの有機化合物層を形成した。次に、有機化合物層上に液滴吐出法でＡｇを含む組成物を吐出し、窒素雰囲気で２００℃１時間加熱して第２の導電層を形成した。このときの有機メモリ素子の電流電圧特性を図３０（Ａ）に示す。ここでの書込み電圧は４．２Ｖであり、書込み電流密度は５．８ｍＡ／ｃｍ^２であった。

図３０（Ａ）において、プロット５００１は、有機メモリ素子の書き込み前の電流電圧特性を示し、プロット５００２は、有機メモリの書き込み後の電流電圧特性を示す。書き込み後は、オーミック電流が流れていることが分かる。即ち、印加電圧４〜５Ｖで有機メモリ素子を短絡させることが可能である。

一方、図３０（Ｂ）は、図３０（Ａ）で示す有機メモリ素子の参照例であり、第２の導電層として蒸着法によりアルミニウム層を用いて形成した有機メモリ素子の電流電圧特性を示す。ここでの書込み電圧は１．９Ｖであり、書込み電流密度は０．２６ｍＡ／ｃｍ^２であった。

図３０（Ｂ）において、プロット５０１１は、有機メモリ素子の書き込み前の電流電圧特性を示し、プロット５０１２は、書き込み後の有機メモリ素子の電流電圧特性を示す。図３０（Ａ）および（Ｂ）より、第２の導電層を液滴吐出法で形成した有機メモリ素子は、蒸着法で第２の導電層を形成した有機メモリ素子と同様に、電圧を印加することで短絡し、書き込みを行うことが可能である。

本実施例では、有機メモリ素子を加熱したときの電流電圧特性の測定結果を図３１に示す。ここでは、有機メモリ素子の有機化合物層をガラス転移点が２００℃のＰＶＫを用いて形成した。

ガラス基板上にスパッタリング法により形成した酸化珪素を含むＩＴＯを第１の導電層として形成し、第１の導電層上にスピンコート法により厚さ１７ｎｍのＰＶＫを塗布し１２０℃で９０分加熱して有機化合物層を形成し、有機化合物層上に蒸着法によりアルミニウム層で形成される第２の導電層を形成して、有機メモリ素子を形成した。このときの第１の導電層の厚さは１１０ｎｍであり、第２の導電層の厚さは２００ｎｍであった。また、素子の水平面における大きさは２ｍｍ×２ｍｍであった。このときの有機メモリ素子の電流電圧特性の測定結果を図３１の丸印のプロットで示す。

次に、有機メモリ素子を１２０℃で１０分加熱した後、室温にて有機メモリ素子の電流電圧特性の測定結果を測定した結果を図３１の四角のプロットで示す。同様に、有機メモリ素子を１６０℃で１０分加熱した後、室温にて有機メモリ素子の電流電圧特性の測定結果を測定した結果を図３１の三角のプロットで示す。同様に、有機メモリ素子を２００℃で１０分加熱した後、室温にて有機メモリ素子の電流電圧特性の測定結果を測定した結果を図３１の菱形のプロットで示す。

更に、各素子の書き込みを行った後の電流電圧特性の測定結果をバツ印のプロットで示す。

書き込み前の有機メモリ素子は、加熱温度を高くするほど書き込み電圧が徐々に低減しており、書き込み電圧を低減することが可能である。

本実施例では、異なる大きさの有機メモリ素子の書き込み電圧及び電流について表１及び図３２を用いて説明する。なお、ここでは、有機メモリ素子に電圧を印加して、有機メモリ素子を短絡させて書き込みを行った。

基板上にスパッタリング法によりチタンで形成される第１の導電層を形成し、第１の導電層上にスピンコート法によりＰＶＫ（ポリ（９−ビニルカルバゾール））を塗布、加熱して８ｎｍの有機化合物層を形成し、有機化合物層上に蒸着法によりアルミニウム層で形成される第２の導電層を形成して有機メモリ素子を形成した。このとき、有機メモリ素子の水平面における大きさが１００μｍ×１００μｍ、４０μｍ×４０μｍ、２０μｍ×２０μｍ、１０μｍ×１０μｍの有機メモリ素子をそれぞれ形成して電流電圧特性を測定した。

ここで、有機メモリ素子の水平面における大きさが１００μｍ×１００μｍの有機メモリ素子を試料１、４０μｍ×４０μｍの有機メモリ素子を試料２、２０μｍ×２０μｍの有機メモリ素子を試料３〜６、１０μｍ×１０μｍの有機メモリ素子を試料７〜１０とし、試料１〜試料１０の有機メモリ素子の書き込み電圧、書き込み電流及び読み込み電流を表１に示す。なお、読み込みは、書込み前の素子では２．５Ｖ、書込み後の素子では０．５Ｖ印加して行った。

また、試料８〜１０の電流電圧特性を図３２（Ａ）〜（Ｃ）に示す。△（三角印）が書き込み前、○（丸印）が書き込み後を示す。

それぞれ、８．５Ｖ〜１０．１Ｖで書き込みを行うことが可能であった。また、書き込みの前後における読み込み電流値は読み込み電圧１Ｖで１０^７以上の差があり、メモリとして十分な特性を示すことがわかった。また、書き込み時の電流値は１０μＡであり、低い電力で有機メモリ素子にデータを書込みできることが分かった。

本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置にレーザによりデータを書き込む例を示す図。 本発明の半導体装置の駆動方法を説明する図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の使用形態を示す図。 本発明の半導体装置の使用形態を示す図。 本発明の半導体装置の使用形態を示す図。 本発明の半導体装置における記憶素子の電流電圧特性の測定図。 本発明の半導体装置における記憶素子の電流電圧特性の測定図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置に記憶されたデータの読み取りを示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置の作製方法の一構成例を示す図。 本発明の半導体装置を表示装置に設けた一構成例を示す図。 本発明の半導体装置を表示装置に設けた一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置の一構成例を示す図。 本発明の半導体装置における記憶素子の電流電圧特性の測定図。 本発明の半導体装置における記憶素子の電流電圧特性の測定図。 本発明の半導体装置における記憶素子の電流電圧特性の測定図。

符号の説明

６ メモリ
１１ 電源回路
１２ クロック発生回路
１３ データ復調／変調回路
１４ 制御回路
１５ インターフェース回路
１６ 記憶回路
１７ データバス
１８ アンテナ
１９ リーダライタ
２０ ＲＦＩＤタグ
２１ メモリセル
２２ メモリセルアレイ
２３ インターフェース
２４ ワード線駆動回路
２４ａ ロウデコーダ
２４ｂ レベルシフタ
２６ ビット線駆動回路
２６ａ カラムデコーダ
２６ｂ 読み出し回路
２６ｃ セレクタ
２７ 第１の導電層
２８ 第２の導電層
２９ 有機化合物層
３０ 基板
３１ 絶縁層
３２ 絶縁層
３４ 半導体層
３５ 半導体層
３７ 絶縁層
３８ 有機化合物層
３９ 記憶素子部
４６ 抵抗素子
４７ 差動増幅器
７６ 導電層
７７ 絶縁層
７８ 絶縁層
７９ 絶縁層
８０ 基板
８１ 画素部
８２ 駆動回路部
８３ メモリセル
８４ 接続フィルム
８５ 駆動用トランジスタ
８６ トランジスタ
８７ トランジスタ
８８ 第１の導電層
８９ 有機化合物層
９０ 第２の導電層
９１ 第１の導電層
９２ 有機化合物層
９３ 第２の導電層
９４ 発光素子
９５ 第１の導電層
９６ 有機化合物層
９７ 第２の導電層
９８ 記憶素子
９９ 導電層
２２１ メモリセル
２２２ メモリセルアレイ
２２６ ビット線駆動回路
２２６ａ カラムデコーダ
２２６ｂ 読み出し回路
２２６ｃ セレクタ
２２４ ワード線駆動回路
２２４ａ ロウデコーダ
２２４ｂ レベルシフタ
２２３ インターフェース
２１６ 記憶回路
２３１ 第１の配線
２３２ 第２の配線
２４０ トランジスタ
２４８ トランジスタ
２４１ 記憶素子
２４１ 有機メモリ素子
２３０ 基板
２４３ 第１の導電層
２４４ 有機化合物層
２４５ 第２の導電層
２４６ 抵抗素子
２４７ 差動増幅器
２５６ 絶縁層
２４９ 絶縁層
２５０ 絶縁層
２５１ 素子形成層
３２１ 表示部
３２０ リーダライタ
３２２ 品物
３２３ ＲＦＩＤタグ
３２６ 商品
３２４ リーダライタ
３２５ ＲＦＩＤタグ
３５０ 基板
３５１ 素子形成層
３５２ 記憶素子部
３５３ アンテナ部
３５４ トランジスタ
３５５ 導電層
３５６ 記憶素子部
３５７ アンテナ部
３５８ 導電層
３５９ 導電性微粒子
３６１ 第１の導電層
３６２ 有機化合物層
３６３ 第２の導電層
３６４ 絶縁層
３６５ 基板
３６６ 絶縁層
３７１ 第１の導電層
３７２ 有機化合物層
３７３ 第２の導電層
３７４ 絶縁層
３７５ 樹脂
３７６ 絶縁層
４００ 基板
４０１ａ 導電層
４０１ｂ 導電層
４０２ 導電層
４０３ 半導体層
４０４ 絶縁層
４０５ ゲート電極
４０６ 絶縁層
４０７ 有機化合物層
４０８ 導電層
４０９ 記憶素子
４１０ ノズル
４１１ 導電層
４１２ 有機化合物層
４１３ 絶縁層
４１４ａ 導電層
４１４ｂ 導電層
４１５ 導電層
４１６ 半導体層
４１７ 絶縁層
４１８ ゲート電極
４１９ 記憶素子
４２１ 有機化合物層
４２１ａ 導電層
４２１ｂ 導電層
４２２ 有機化合物層
４２３ 半導体層
４２４ 絶縁層
４２５ ゲート電極
４２６ 絶縁層
４２７ 有機化合物層
４２８ 導電層
４５１ トランジスタ
４６２ トランジスタ
４８２ 有機化合物層
７０１ 基板
７０２ 剥離層
７０３ 絶縁層
７０４ 非晶質半導体層
７０５ 絶縁層
７０６ 結晶質半導体層
７０７ 結晶質半導体層
７０８ 結晶質半導体層
７０９ 結晶質半導体層
７１０ 結晶質半導体層
７１１ Ｎ型不純物領域
７１２ Ｐ型不純物領域
７１３ Ｎ型不純物領域
７１４ Ｎ型不純物領域
７１５ Ｎ型不純物領域
７１６ 導電層
７１７ 導電層
７１８ 導電層
７１９ 導電層
７２０ 導電層
７２１ 導電層
７２２ 導電層
７２３ 導電層
７２４ 導電層
７２５ 導電層
７２６ Ｎ型不純物領域
７２７ Ｎ型不純物領域
７２８ Ｎ型不純物領域
７２９ Ｎ型不純物領域
７３０ Ｎ型不純物領域
７３１ Ｎ型不純物領域
７３２ Ｎ型不純物領域
７３３ Ｎ型不純物領域
７３４ 絶縁層
７３５ 絶縁層
７３６ 絶縁層
７３７ 絶縁層
７３８ 絶縁層
７３９ 絶縁層
７４０ 絶縁層
７４１ 絶縁層
７４２ 絶縁層
７４３ 絶縁層
７４４ 薄膜トランジスタ
７４５ 薄膜トランジスタ
７４６ 薄膜トランジスタ
７４７ 薄膜トランジスタ
７４８ 薄膜トランジスタ
７４９ 絶縁層
７５０ 絶縁層
７５１ 絶縁層
７５２ 導電層
７５３ 導電層
７５４ 導電層
７５５ 導電層
７５６ 導電層
７５７ 導電層
７５８ 導電層
７５９ 導電層
７６０ 導電層
７６１ 導電層
７６２ 絶縁層
７６３ 導電層
７６４ 導電層
７６５ 導電層
７６６ 絶縁層
７６７ コンタクトホール
７６８ コンタクトホール
７６９ コンタクトホール
７７１ 導電層
７７２ 絶縁層
７７３ 開口部
７７４ 開口部
７７５ 第２の基体
７７６ 第１の基体
７７８ 電界効果トランジスタ
７７９ 薄膜トランジスタ
７８０ チャネル形成領域
７８１ チャネル形成領域
７８２ チャネル形成領域
７８３ チャネル形成領域
７８４ チャネル形成領域
７８５ Ｐ型不純物領域
７８６ 導電層
７８７ 有機化合物層
７８９ 記憶素子
７９０ 記憶素子
７９１ 薄膜集積回路
９００ ＲＦＩＤタグ
９０１ 素子形成層
９０２ アンテナ
９０６ センサ部
９４１ 電流電圧特性
９４２ 電流電圧特性
９４３ 電流電圧特性
９４４ 交点
９４５ 交点
９５０ センサ部
９５１ 導電層
９５２ 導電性微粒子
９５３ 導電層
９５４ 樹脂
１００１ レーザ照射装置
１００２ コンピュータ
１００３ レーザ発振器
１００４ 電源
１００５ 光学系
１００６ 音響光学変調器
１００７ 光学系
１００９ 移動機構
１０１０ Ｄ／Ａ変換部
１０１１ ドライバ
１０１２ ドライバ
１０１３ オートフォーカス機構
２７００ 筐体
２７０６ 筐体
２７０１ パネル
２７０２ ハウジング
２７０３ プリント配線基板
２７０４ 操作ボタン
２７０５ バッテリ
２７０８ 接続フィルム
２７０９ 画素領域
８６１ａ プロット
８６１ｂ プロット
８６２ａ プロット
８６２ｂ プロット
５００１ プロット
５００２ プロット
５０１１ プロット
５０１２ プロット

Claims (25)

1. 基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、
   前記素子形成層上に設けられた記憶素子と、
   前記記憶素子の上方に設けられたセンサ部とを有し、
   前記記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、
   前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
   前記センサ部と前記第２のトランジスタが電気的に接続されていることを特徴とする半導体装置。
2. 基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとを含む素子形成層と、
   前記素子形成層上に設けられた記憶素子と、
   アンテナとして機能する導電層と
   前記記憶素子の上方に設けられたセンサ部とを有し、
   前記記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、
   前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
   前記センサ部と前記第２のトランジスタが電気的に接続され、
   前記アンテナとして機能する導電層と前記第３のトランジスタが電気的に接続していることを特徴とする半導体装置。
3. 基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとを含む素子形成層と、
   前記素子形成層上に設けられた記憶素子と、
   アンテナとして機能する導電層と
   前記記憶素子の上方に設けられたセンサ部とを有し、
   前記記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、
   前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
   前記センサ部と前記第２のトランジスタが電気的に接続され、
   前記アンテナとして機能する導電層と前記第３のトランジスタが電気的に接続され、
   前記アンテナとして機能する導電層は、前記第１の導電層と同一の層に設けられていることを特徴とする半導体装置。
4. 請求項１乃至請求項３のいずれか一項において、
   前記センサ部と前記第２のトランジスタの接続は、前記センサ部に設けられた導電層と前記第２のトランジスタのソースまたはドレイン領域と電気的に接続した導電層とが導電性微粒子を介して行われていることを特徴とする半導体装置。
5. 基板上に設けられた、第１のトランジスタと第２のトランジスタとセンサ部とを含む素子形成層と、
   前記素子形成層上に設けられた記憶素子とを有し、
   前記記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、
   前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
   前記センサ部と前記第２のトランジスタが電気的に接続されていることを特徴とする半導体装置。
6. 基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとセンサ部とを含む素子形成層と、
   前記素子形成層上に設けられた記憶素子と、
   アンテナとして機能する導電層とを有し、
   前記記憶素子は、第１の導電層と有機化合物層と第２の導電層との積層構造を有し、
   前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
   前記センサ部と前記第２のトランジスタが電気的に接続され、
   前記アンテナとして機能する導電層と前記第３のトランジスタが電気的に接続していることを特徴とする半導体装置。
7. 請求項６において、
   前記アンテナとして機能する導電層は、前記第１の導電層と同一の層に設けられていることを特徴とする半導体装置。
8. 請求項５乃至請求項７のいずれか一項において、
   前記センサ部は、フォトダイオードまたはフォトトランジスタを有することを特徴とする半導体装置。
9. 基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、
   前記素子形成層上に設けられた記憶素子およびセンサ部とを有し、
   前記記憶素子は、第１の導電層と第１の有機化合物層と第２の導電層との積層構造を有し、
   前記センサ部は、第３の導電層と第２の有機化合物層と第４の導電層との積層構造を有し、
   前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
   前記第３の導電層と前記第２のトランジスタとが電気的に接続されていることを特徴とする半導体装置。
10. 基板上に設けられた、第１のトランジスタと第２のトランジスタとを含む素子形成層と、
    前記素子形成層上に設けられた記憶素子およびセンサ部とを有し、
    前記記憶素子は、第１の導電層と第１の有機化合物層と第２の導電層との積層構造を有し、
    前記センサ部は、第３の導電層と第２の有機化合物層と第４の導電層との積層構造を有し、
    前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
    前記第３の導電層と前記第２のトランジスタとが電気的に接続され、
    前記第１の有機化合物層と前記第２の有機化合物層は、同一の材料を有することを特徴とする半導体装置。
11. 基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとを含む素子形成層と、
    前記素子形成層上に設けられた記憶素子およびセンサ部と、
    アンテナとして機能する導電層とを有し、
    前記記憶素子は、第１の導電層と第１の有機化合物層と第２の導電層との積層構造を有し、
    前記センサ部は、第３の導電層と第２の有機化合物層と第４の導電層との積層構造を有し、
    前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
    前記第３の導電層と前記第２のトランジスタとが電気的に接続され、
    前記アンテナとして機能する導電層と前記第３のトランジスタが電気的に接続していることを特徴とする半導体装置。
12. 基板上に設けられた、第１のトランジスタと第２のトランジスタと第３のトランジスタとを含む素子形成層と、
    前記素子形成層上に設けられた記憶素子およびセンサ部と、
    アンテナとして機能する導電層とを有し、
    前記記憶素子は、第１の導電層と第１の有機化合物層と第２の導電層との積層構造を有し、
    前記センサ部は、第３の導電層と第２の有機化合物層と第４の導電層との積層構造を有し、
    前記第１の導電層と前記第１のトランジスタとが電気的に接続され、
    前記第３の導電層と前記第２のトランジスタとが電気的に接続され、
    前記アンテナとして機能する導電層と前記第３のトランジスタが電気的に接続され、
    前記第１の有機化合物層と前記第２の有機化合物層は、同一の材料を有することを特徴とする半導体装置。
13. 請求項１１または請求項１２において、
    前記アンテナとして機能する導電層は、前記第１の導電層および前記第３の導電層と同一の層に設けられていることを特徴とする半導体装置。
14. 請求項９乃至請求項１３のいずれか一項において、
    前記第１の導電層と前記第３の導電層は、同一の層に設けられていることを特徴とする半導体装置。
15. 請求項１乃至請求項１４のいずれか一項において、
    前記記憶素子は、書き込みにより前記第１の導電層と前記第２の導電層との距離が変化することを特徴とする半導体装置。
16. 請求項１乃至請求項１５のいずれか一項において、
    前記トランジスタは、有機トランジスタであることを特徴とする半導体装置。
17. 請求項１乃至請求項１６のいずれか一項において、
    前記トランジスタは、ガラス基板または可撓性基板上に設けられていることを特徴とする半導体装置。
18. 請求項１乃至請求項１７のいずれか一項において、
    前記有機化合物層は、高分子化合物を有していることを特徴とする半導体装置。
19. 請求項１８において、
    前記高分子化合物は、［メトキシ−５−（２−エチル）ヘキシロキシ］−ｐ−フェニレンビニレン（ＭＥＨ−ＰＰＶ）またはポリ（９−ビニルカルバゾール）（ＰＶＫ）であることを特徴とする半導体装置。
20. 請求項１乃至請求項１９のいずれか一項において、
    前記記憶素子は、書き込みにより不可逆的に抵抗が変化することを特徴とする半導体装置。
21. 基板上に第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタを形成し、
    前記第１のトランジスタに電気的に接続する第１の導電層と前記第２のトランジスタに電気的に接続する第２の導電層とを形成し、
    前記第１の導電層および前記第２の導電層の端部を覆うように選択的に絶縁層を形成し、
    前記第１の導電層と電気的に接続するようにアンテナとして機能する導電層を形成し、
    前記アンテナとして機能する導電層を形成した後に前記第２の導電層を覆うようにスピンコート法、スクリーン印刷法または液滴吐出法を用いて高分子化合物を有する層を形成し、
    前記有機化合物層を覆うように第３の導電層を形成することを特徴とする半導体装置の作製方法。
22. 請求項２１において、
    前記アンテナとして機能する導電層は、スクリーン印刷法または液滴吐出法により設けられた導電性のペーストに熱処理を行うことによって形成されることを特徴とする半導体装置の作製方法。
23. 基板上に第１のトランジスタおよび第２のトランジスタを有する複数のトランジスタを形成し、
    前記第１のトランジスタに電気的に接続するアンテナとして機能する第１の導電層と前記第２のトランジスタに電気的に接続する第２の導電層とを形成し、
    前記第２の導電層の端部および前記第１の導電層を覆うように選択的に絶縁層を形成し、
    前記第２の導電層を覆うようにスピンコート法、スクリーン印刷法または液滴吐出法を用いて高分子化合物を有する層を形成し、
    前記有機化合物層を覆うように第３の導電層を形成することを特徴とする半導体装置の作製方法。
24. 請求項２３において、
    前記第１の導電層と第２の導電層は、スパッタリング法またはＣＶＤ法により形成されることを特徴とする半導体装置の作製方法。
25. 請求項２１乃至請求項２４のいずれか一項において、
    前記高分子化合物を有する層は、［メトキシ−５−（２−エチル）ヘキシロキシ］−ｐ−フェニレンビニレン（ＭＥＨ−ＰＰＶ）またはポリ（９−ビニルカルバゾール）（ＰＶＫ）を用いて形成されることを特徴とする半導体装置の作製方法。

Images