JP2006332609A - 記憶装置および半導体装置 - Google Patents

Abstract

【課題】製造時以外にデータの書き込み及び消去が可能である不揮発性の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、小型で安価な不揮発性の記憶装置及びそれを有する半導体装置の提供を課題とする。
【解決手段】一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録する記憶装置である。
【選択図】図１

Description

本発明は、記憶装置および当該記憶装置を備えた半導体装置に関する。

近年、絶縁表面上に複数の回路が集積され、様々な機能を有する半導体装置の開発が進められている。また、アンテナを設けることにより、無線によるデータの送受信が可能な半導体装置の開発が進められている。このような半導体装置は、無線チップ（ＩＤタグ、ＩＣタグ、ＩＣチップ、ＲＦ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ）タグ、無線タグ、電子タグ、ＲＦＩＤ（Ｒａｄｉｏ Ｆｒｅｑｕｅｎｃｙ Ｉｄｅｎｔｉｆｉｃａｔｉｏｎ）タグともよばれる）とよばれ、既に一部の市場で導入されている。

現在実用化されているこれらの半導体装置の多くは、Ｓｉ等の半導体基板を用いた回路（ＩＣ（Ｉｎｔｅｇｒａｔｅｄ Ｃｉｒｃｕｉｔ）チップとも呼ばれる）とアンテナとを有し、当該ＩＣチップは記憶回路（メモリとも呼ぶ）や制御回路等から構成されている。特に多くのデータを記憶可能な記憶回路を備えることによって、より高機能で付加価値が高い半導体装置の提供が可能となる。また、これらの半導体装置は低コストで作製することが要求されており、近年、制御回路や記憶回路等に有機化合物を用いた有機ＴＦＴや有機メモリ等の開発が盛んに行われている（例えば特許文献１）。
特開２００２−２６２７７号公報

記憶回路としては、ＤＲＡＭ（Ｄｙｎａｍｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＳＲＡＭ（Ｓｔａｔｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、ＦｅＲＡＭ（Ｆｅｒｒｏｅｌｅｃｔｒｉｃ Ｒａｎｄｏｍ Ａｃｃｅｓｓ Ｍｅｍｏｒｙ）、マスクＲＯＭ（Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、ＥＥＰＲＯＭ（Ｅｌｅｃｔｒｉｃａｌｌｙ Ｅｒａｓａｂｌｅ ａｎｄ Ｐｒｏｇｒａｍｍａｂｌｅ Ｒｅａｄ Ｏｎｌｙ Ｍｅｍｏｒｙ）、フラッシュメモリなどが挙げられる。このうち、ＤＲＡＭ、ＳＲＡＭは揮発性の記憶回路であり、電源をオフするとデータが消去されてしまうため、電源をオンする度にデータを書き込む必要がある。ＦｅＲＡＭは不揮発性の記憶回路であるが、強誘電体層を含む容量素子を用いているため、作製工程が増加してしまう。マスクＲＯＭは、簡単な構造であるが、製造工程でデータを書き込む必要があり、追記することはできない。ＥＰＲＯＭ、ＥＥＰＲＯＭ、フラッシュメモリは、不揮発性の記憶回路ではあるが、２つのゲート電極を含む素子を用いているため、作製工程が増加してしまう。

上記問題を鑑み、本発明は、製造時以外にデータの書き込み及び消去が可能である不揮発性の記憶装置及びそれを有する半導体装置を提供することを目的とする。また、小型で安価な不揮発性の記憶装置及びそれを有する半導体装置の提供を課題とする。

本発明の一は、一対の導電層と、一対の導電層に挟持される有機化合物とを有する記憶素子を有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録することを特徴とする記憶装置である。

また、本発明の一は、記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、記憶素子は一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録することを特徴とする記憶装置である。

また、本発明の一は、メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録することを特徴とする記憶装置である。

また、本発明の一は、記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、記憶素子は一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、一対の導電層に第２の電圧を印加し有機化合物を加熱して、有機化合物を前記第２の相から前記第１の相へ相転移させることでデータを消去することを特徴とする記憶装置である。

また、本発明の一は、メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、一対の導電層に第２の電圧を印加し有機化合物を加熱して、有機化合物を前記第２の相から前記第１の相へ相転移させることでデータを消去することを特徴とする記憶装置である。

有機化合物は、第１の温度範囲でアイソトロピック相であり、第２の温度範囲でスメクチック相であり、第３の温度範囲で結晶相であり、第１の温度範囲は第２の温度範囲より高く、第２の温度範囲は第３の温度範囲より高い。

なお、有機化合物を加熱して第１の相とし有機化合物を急冷した後、一対の導電層に第１の電圧を印加する場合、第１の相はアイソトロピック相であり、第２の相はスメクチック相である。または、第１の相はアイソトロピック相であり、第２の相は結晶相である。又は、第１の相はスメクチック相であり、第２の相は結晶相である。

また、本発明の一は、記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、記憶素子は一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、有機化合物を加熱した後、加熱を止め、前記有機化合物を冷却して前記第２の相から前記第１の相へ相転移させることでデータを消去することを特徴とする記憶装置である。

また、本発明の一は、メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、メモリセルはトランジスタと記憶素子とを有し、記憶素子は一対の導電層と、一対の導電層に挟持される有機化合物とを有し、有機化合物は、液晶性を有し、一対の導電層に第１の電圧を印加し有機化合物を加熱して、有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、有機化合物を加熱した後、加熱を止めて、前記有機化合物を冷却して前記第２の相から前記第１の相へ相転移させることでデータを消去することを特徴とする記憶装置である。

なお、第１の相は結晶相であり、第２の相はスメクチック相である。また、第１の相は結晶相であり、第２の相はアイソトロピック相である。また、第１の相はスメクチック相であり、第２の相はアイソトロピック相である。

また、本発明の一は、上記記憶素子と、アンテナとして機能する導電層と、記憶素子の第１の導電層又は第２の導電層に接続する第１のトランジスタと、アンテナとして機能する導電層に接続する第２のトランジスタとを有することを特徴とする半導体装置である。

上記記憶素子の有機化合物は、加熱時において液晶性を示す有機半導体で形成される。液晶性を示す有機半導体の代表例としては、下記一般式（１）〜（１３）があげられる。

一般式（１）〜（１３）の式中のｍ及びｎはそれぞれ０〜５までの整数を表す。また、Ｒ_１又はＲ_２は、直鎖状又は分岐状のアルキル基、アルコキシ基、フェニル基、シクロヘキシル基、シアノ基、フルオロ基、又は下記の一般式（１４）（式中、Ｒ_３は水素原子又はメチル基、Ｂは−（ＣＨ_２）_ｌ−、−（ＣＨ_２）_ｌ−Ｏ−、−ＣＯ−Ｏ−（ＣＨ_２）_ｌ−、−ＣＯ−Ｏ−（ＣＨ_２）_ｌ−Ｏ−、Ｃ_６Ｈ_１４−ＣＨ_２−Ｏ−、−ＣＯ−、）を表す。

なお、Ｒ_１及びＲ_２は同一の基であっても良く、異なる基であっても良い。また、Ｂ中のｌは０〜５までの整数を表す。また、Ａ_１乃至Ａ_３は、下記一般式（１５）〜（２４）、のいずれか一つ又は複数を示す。なお、Ａ_１乃至Ａ_３は同一の基であっても良く、異なる基であっても良い。

本発明の記憶装置は、一対の導電層に電圧を印加することで選択的にデータを記録及び消去することが可能である。このため、製造時以外に任意の記憶素子を選択的に加熱し、データの書き込み及び消去をすることが可能である。また、データの書き込みや消去のために別途装置を設ける必要がないため、記憶装置の小型化及び簡易化が可能である。また、本発明を用いることによって、半導体装置を小型で安価に作製することが可能となる。

以下に、本発明の実施の形態を図面に基づいて説明する。
但し、本発明は多くの異なる態様で実施することが可能であり、本発明の趣旨及びその範囲から逸脱することなくその形態及び詳細を様々に変更し得ることは当業者であれば容易に理解される。従って、本実施の形態の記載内容に限定して解釈されるものではない。なお、実施の形態を説明するための全図において、同一部分又は同様な機能を有する部分には同一の符号を付し、その繰り返しの説明は省略する。

（実施の形態１）
本実施の形態では、本発明の記憶装置が有する記憶素子の一構成例に関して図面を用いて説明する。

図１には本発明の記憶装置が有する記憶素子のデータの読み込み、書き込み、及び消去の動作方法を示しており、図２〜４には本発明の記憶装置が有する記憶素子の断面構造を示す。

図２（Ａ）に示すように、記憶素子３０は、第１の基板３１上に形成される第１の導電層３２と、第２の基板３３上に形成される第２の導電層３４と、第１の基板３１及び第１の導電層３２、並びに第２の基板３３及び第２の導電層３４に挟持される有機化合物層３５とを有する。また、図２（Ｂ）に示すように、第１の基板３１及び第１の導電層３２の表面、第２の基板３３及び第２の導電層３４表面それぞれに有機化合物層を配向させる配向膜３６、３７を設けてもよい。配向膜３６、３７を設けることにより、有機化合物層の相変化を容易に行うことができる。

本発明の記憶素子は、有機化合物層の相転移による有機化合物層の移動度の変化によりデータの記録、読み取り、及び消去を行う。有機化合物層３５は、温度により相転移が生じる液晶性の有機半導体を用いる。特に、スメクチック相を有するスメクチック液晶である有機半導体であることが好ましい。このため、図１（Ｂ）に示すように、Ｔ１＞Ｔ２＞Ｔ３＞Ｔ０の場合、Ｔ１以上では、有機化合物層３５はアイソトロピック相（以下、Ｉｓｏ相と示す。）、Ｔ２以上Ｔ１未満ではスメクチック相（以下、Ｓｍ相と示す。）、Ｔ３以上Ｔ２未満では結晶相のように、温度により相転移が生じ、異なる相を示す。また、Ｓｍ相においては、ＳｍＡ相、ＳｍＢ相、ＳｍＣ相、ＳｍＤ相、ＳｍＥ相、ＳｍＦ相、ＳｍＧ相、ＳｍＨ相等の複数のＳｍ相を有してもよい。

また、本発明の記憶素子の有機化合物層は有機半導体で形成されているため、Ｉｓｏ相ではμ１の移動度を有し、Ｓｍ相ではμ２の移動度を有し、結晶相ではμ３の移動度を有する。結晶相は結晶性が高いため移動度が高く、Ｉｓｏ相では分子が等方的なため、移動度が低い。このため、μ１＜μ２＜μ３である。

また、Ｓｍ相がＳｍＡ相乃至ＳｍＨ相の複数の相を有する場合、それぞれ異なる移動度を有する。

次に、データの書き込みを行う際の動作について、図１及び図３を用いて説明する。なお、図１（Ｃ）〜（Ｅ）において書き込みを行う動作は、移動度の低い有機化合物層を移動度の高い有機化合物層に相転移させてデータを書き込む場合を示す。以下、このような書込み動作を、第１の書き込み動作と示す。また右矢印は書き込みを示し、左矢印は消去を示す。また、図３においては、第１の導電層３２、有機化合物層３５、及び第２の導電層３４で形成される記憶素子３０を示す。また、第１の導電層３２ｂ、有機化合物層３５、及び第２の導電層３４で形成される記憶素子３０ｂを示す。また、第１の導電層３２ｃ、有機化合物層３５、及び第２の導電層３４で形成される記憶素子３０ｃを示す。

図１（Ｃ）に示すように、Ｉｓｏ相（移動度μ１）から結晶相（移動度μ３）への相転移を利用して、第１の書き込み動作を行う場合について説明する。書込みを行う記憶素子の第１の導電層３２及び第２の導電層３４にＶ２以上の電圧を印加しジュール熱を発生させて、有機化合物層３５をＴ１以上まで加熱しＩｓｏ相にした後、有機化合物層３５をＴ０まで急冷する。このときの有機化合物層はＩｓｏ相であり、移動度はμ１である。また、Ｖ２は消去電圧である（図３（Ａ）参照）。

なお、ここでは有機化合物層３５をＴ１以上まで加熱しＩｓｏ相にした後、有機化合物層３５をＴ０まで急冷することにより、有機化合物層３５をＩｓｏ相に保つ（固定する）ことが可能である。記憶素子を急冷する冷却手段としては、冷却液体や冷却気体を用いればよく、冷却液体としては液体窒素等、冷却気体としては希ガス等がある。

次に、第１の導電層３２及び第２の導電層３４にＶ１以上Ｖ２未満の電圧を印加しジュール熱を発生させて、有機化合物層３５ａをＴ３以上Ｔ２未満とする。なお、Ｖ１は書き込み電圧である。この結果、相転移１が生じ、有機化合物層３５ａは結晶相になり、有機化合物層３５ａの移動度はμ３に変化する（図１（Ｃ）、図３（Ｂ）参照）。有機化合物層３５ａがＩｓｏ相から結晶相へ転移した記憶素子３０は、他の記憶素子３０ｂ、３０ｃと比較すると電気抵抗が大幅に小さくなり、電流値が大きくなる。このように、一対の導電層に電圧を印加し、記憶素子の電気抵抗や電流値の変化を利用してデータの書き込みを行う。

次に、図１（Ｃ）において、第１の読み出し動作について説明する。第１の導電層３２、３２ｂ、３２ｃ及び第２の導電層３４にＶ１未満の電圧を印加し記憶素子３０、３０ｂ、３０ｃに電流を流す。このときの各記憶素子の電流値や電気抵抗によって、データの読み取りを行う。例えば、書き込みを行っていない記憶素子３０ｂ、３０ｃの有機化合物層はＩｓｏ相である。このため、有機化合物層３５の移動度は低く、記憶素子３０ｂ、３０ｃの電気抵抗が高く電流値が低い。このような記憶素子３０ｂ、３０ｃを「０」のデータとする。一方、記憶素子３０は書き込みが行われ、有機化合物層３５ａは結晶相のため、有機化合物層３５ａの移動度が高く、記憶素子３０の電気抵抗が低く電流値が高い。このような記憶素子３０を「１」のデータとすることができる。このように記憶素子の電気抵抗や電流値の相違を電気的に読み取ることにより、データの読み出しを行う。

次に、図１（Ｃ）において、第１の消去を行う動作について説明する。書き込みを行った記憶素子３０の第１の導電層３２及び第２の導電層３４にＶ２以上の電圧を印加し、それにより発生するジュール熱により有機化合物層３５ａをＴ１以上まで加熱する。この結果、相転移２が生じ有機化合物層はＩｓｏ相になる。次に、有機化合物層をＴ０まで急冷する（図３（Ｃ）参照）。この結果、記憶素子３０の有機化合物層の移動度はμ１となり、データを消去することが可能である。

なお、ここでは有機化合物層３５ａをＴ１以上まで加熱しＩｓｏ相にした後、急冷することにより、有機化合物層３５ａをＩｓｏ相に保つ（固定する）ことが可能である。

また、図１（Ｄ）に示すように、Ｉｓｏ相（移動度μ１）からＳｍ相（移動度μ２）への相転移を利用して書き込みを行ってもよい。上記第１の書き込み動作と同様に、有機化合物層３５をＩｓｏ相とする。次に、選択した記憶素子の第１の導電層３２及び第２の導電層３４に書き込み電圧Ｖ１以上消去電圧Ｖ２未満の電圧を印加しジュール熱を発生させて、有機化合物層３５ａをＴ２以上Ｔ１未満とする。この結果、相転移３が生じ、有機化合物層３５ａはＳｍ相になり、有機化合物層３５ａの移動度はμ２に変化する。有機化合物層３５ａがＩｓｏ相からＳｍ相へ転移した記憶素子は電気抵抗が大幅に小さくなり、電流値が大きくなる。このように、一対の導電層に電圧を印加し、記憶素子の電気抵抗や電流値の変化を利用してデータの書き込みを行う。

次に、図１（Ｄ）において、読み出しを行う動作について説明する。第１の導電層３２及び第２の導電層３４に書き込み電圧Ｖ１未満の電圧を印加し記憶素子３０に電流を流す。このときの記憶素子に電圧を印加して電流を流す前後における電流値や電気抵抗の相違を電気的に読み取ることにより、データの読み出しを行う。

次に、図１（Ｄ）において、消去を行う動作について説明する。書き込みを行った第１の導電層３２及び第２の導電層３４に消去電圧Ｖ２以上の電圧を印加し、それにより発生するジュール熱により有機化合物層３５ａをＴ１以上まで加熱する。この結果、相転移４が生じ有機化合物層３５ａはＩｓｏ相になる。次に、有機化合物層３５ａをＴ０まで急冷してＩｓｏ相に固定する。この結果、有機化合物層の移動度はμ１となり、データを消去することが可能である。

また、図１（Ｅ）に示すように、Ｓｍ相（移動度μ２）から結晶相（移動度μ３）への相転移を利用して書き込みを行ってもよい。上記第１の書き込み動作と同様に、すべての記憶素子の第１の導電層３２及び第２の導電層３４に電圧を印加しジュール熱を発生させ、有機化合物層３５をＴ２以上Ｔ１未満まで加熱しＳｍ相にした後、Ｔ０まで急冷しＳｍ相に固定する。このときの有機化合物層３５はＳｍ相であり、移動度はμ２である。次に、選択した記憶素子の第１の導電層３２及び第２の導電層３４に電圧を印加しジュール熱を発生させ、有機化合物層３５ａをＴ３以上Ｔ２未満とする。この結果、相転移５が生じ、有機化合物層３５ａは結晶相になり、移動度はμ３に変化する。有機化合物層３５ａがＳｍ相から結晶相へ転移した記憶素子は電気抵抗が大幅に小さくなり、電流値が大きくなる。このように、一対の導電層に電圧を印加し、記憶素子の電気抵抗や電流値の変化を利用してデータの書き込みを行う。

次に、図１（Ｅ）において、読み出しを行う動作について説明する。第１の導電層３２及び第２の導電層３４に書き込み電圧Ｖ１未満の電圧を印加し記憶素子３０に電流を流す。このときの電流値や抵抗値によって、データの読み取りを行う。

次に、図１（Ｅ）において、消去を行う動作について説明する。書込みを行った記憶素子の第１の導電層３２及び第２の導電層３４に消去電圧Ｖ２以上の電圧を印加し、それにより発生するジュール熱により有機化合物層３５ａをＴ２以上Ｔ１未満まで加熱する。この結果、相転移６が生じ有機化合物層はＳｍ相になる（図１（Ｅ）参照）。次に、有機化合物層をＴ０まで急冷してＳｍ相を固定する。この結果、記憶素子３０の移動度はμ２となり、データを消去することが可能である。

次に、第１の書き込み動作とは異なる第２の書き込み動作について図１（Ｂ）、（Ｆ）〜（Ｈ）を用いて説明する。なお、図１（Ｆ）〜（Ｈ）において、移動度の高い有機化合物層を移動度の低い有機化合物層に相転移させてデータを書き込む場合を示す。また右矢印は書き込みを示し、左矢印は消去を示す。

図１（Ｆ）に示すように、結晶相（移動度μ３）からＳｍ相（移動度μ２）への相転移を利用して、書き込みを行う場合について説明する。選択した記憶素子の第１の導電層３２及び第２の導電層３４に電圧を印加し電流を流し、結晶相の有機化合物層３５をＴ２以上Ｔ１未満まで加熱した後、急冷してＳｍ相を固定する。この結果、相転移７が生じ、有機化合物層３５ａはＳｍ相になり、移動度はμ２に変化する。即ち、書込みを行わなかった記憶素子と比較して、書込みを行った記憶素子の電気抵抗が上がり電流値が下がる。このように、一対の導電層に電圧を印加し、記憶素子の電気抵抗や電流値の変化を利用してデータの書き込みを行う。

また、図１（Ｆ）において、読み出しを行う動作について説明する。第１の導電層３２及び第２の導電層３４に書き込み電圧Ｖ１未満の電圧を印加し記憶素子３０に電流を流す。このときの記憶素子の電流値や電気抵抗の相違を電気的に読み取ることにより、データの読み出しを行う。

また、図１（Ｆ）において、第１の消去動作とは異なる第２の消去を行う動作について説明する。第２の消去を行う動作は、書込みを行った記憶素子のＳｍ相である有機化合物層３５ａをＴ２以上Ｔ１未満まで加熱して有機化合物層３５ａの流動性を高めた後、Ｔ３以上Ｔ２未満まで徐冷して結晶相を固定する。具体的には、記憶素子の加熱をやめて有機化合物層３５ａを冷却して、有機化合物層３５ａをＳｍ相から結晶相へ変化させる。この結果、相転移８が生じ、有機化合物層３５は結晶相になり、記憶素子３０の移動度はμ３となる。即ち、有機化合物層３５ａは書き込みを行っていない記憶素子の有機化合物層と同様の相となり、データを消去することが可能である。

また、図１（Ｇ）に示すように、結晶相（移動度μ３）からＩｓｏ相（移動度μ１）への相転移を利用して書き込みを行ってもよい。選択した記憶素子の第１の導電層３２及び第２の導電層３４に電圧を印加し電流を流し、結晶相の有機化合物層３５をＴ１以上まで加熱した後、急冷してＩｓｏ相を固定する。この結果、相転移９が生じ、有機化合物層３５ａはＩｓｏ相になり、記憶素子３０の移動度はμ１に変化する。即ち、書込みを行わなかった記憶素子と比較して、書込みを行った記憶素子の電気抵抗が上がり電流値が下がる。このように、一対の導電層に電圧を印加し、記憶素子の電気抵抗や電流値の変化を利用してデータの書き込みを行う。

また、図１（Ｇ）において、読み出しを行う動作について説明する。第１の導電層３２及び第２の導電層３４に書き込み電圧Ｖ１未満の電圧を印加し記憶素子に電流を流す。このときの記憶素子の電流値や電気抵抗の相違を電気的に読み取ることにより、データの読み出しを行う。

また、図１（Ｇ）において、消去を行う動作は、書込みを行った記憶素子のＩｓｏ相である有機化合物層３５ａをＴ１以上で加熱して有機化合物層の３５ａ流動性を高めた後、Ｔ３以上Ｔ２未満まで徐冷して結晶相を固定する。具体的には、記憶素子の加熱をやめて有機化合物層３５ａを冷却して、有機化合物層３５ａをＩｓｏ相から結晶相へ変化させる。この結果、相転移１０が生じ、有機化合物層３５は結晶相になり、記憶素子３０の移動度はμ３となる。即ち、有機化合物層３５ａは書き込みを行っていない記憶素子の有機化合物層と同様の相となり、データを消去することが可能である。

また、図１（Ｈ）に示すように、Ｓｍ相（移動度μ２）からＩｓｏ相（移動度μ１）への相転移を利用して書き込みを行ってもよい。選択した記憶素子の第１の導電層３２及び第２の導電層３４に電圧を印加し電流を流し、Ｓｍ相の有機化合物層３５をＴ１以上まで加熱した後、急冷してＩｓｏ相を固定する。この結果、相転移１１が生じ、有機化合物層３５ａはＩｓｏ相になり、記憶素子３０の移動度はμ１に変化する。即ち、書込みを行わなかった記憶素子と比較して、書込みを行った記憶素子の電気抵抗が上がり電流値が下がる。このように、一対の導電層に電圧を印加し、記憶素子の電気抵抗や電流値の変化を利用してデータの書き込みを行う。

また、図１（Ｈ）において、読み出しを行う動作について説明する。第１の導電層３２及び第２の導電層３４に書き込み電圧Ｖ１未満の電圧を印加し記憶素子に電流を流す。このときの記憶素子の電流値や電気抵抗の相違を電気的に読み取ることにより、データの読み出しを行う。

また、図１（Ｈ）において、消去を行う動作は、書込みを行った記憶素子のＩｓｏ相である有機化合物層３５ａをＴ１以上で加熱して有機化合物層の流動性を高めた後、Ｔ２以上Ｔ１未満まで徐冷してＳｍ相を固定する。具体的には、記憶素子の加熱をやめて有機化合物層３５ａを冷却して、有機化合物層３５ａをＩｓｏ相からＳｍ相へ変化させる。この結果、相転移１２が生じ、有機化合物層３５はＳｍ相になり、記憶素子３０の移動度はμ２となり、即ち、有機化合物層３５は書き込み行っていない記憶素子の有機化合物層と同様の相となり、データを消去することが可能である。

さらには、ＳｍＡ乃至ＳｍＨの異なるスメクチック相で相転移させその移動度の変化を用いて、記憶素子の書き込み及び消去を行ってもよい。

以上の構成により、選択された記憶素子の一対の導電層に電圧を印加し、有機化合物層を相転移させることで、データの書き込み及び消去を行うことができる。このため、書き込み及び消去用の装置を別途有する必要がないため、記憶装置の小型化及び簡易化が可能である。

次に、記憶素子の構成について図２及び図３を用いて説明する。第１の基板３１及び第２の基板３３は、ガラス基板や可撓性基板の他、石英基板、シリコン基板、金属基板、ステンレス基板等を用いることができる。可撓性基板とは、折り曲げることができる（フレキシブル）基板のことであり、例えば、ポリカーボネート、ポリアリレート、ポリエーテルスルフォン等からなるプラスチック基板等が挙げられる。また、熱可塑性を示す樹脂層を有するフィルム（ポリプロピレン、ポリエステル、ビニル、ポリフッ化ビニル、塩化ビニルなどからなる）を用いることもできる。また、この他にも、Ｓｉ等の半導体基板上に形成された電界効果トランジスタ（ＦＥＴ）の上部や、ガラス等の基板上に形成された薄膜トランジスタ（ＴＦＴ）の上部に記憶素子３０を設けることができる。また、第１の基板３１及び第２の基板３３は、透光性でも遮光性でもよいため、基板の選択幅が広がる。

また、第１の導電層３２と第２の導電層３４には、導電性の高い金属、合金、化合物等からなる単層または積層構造を用いることができる。代表的には、インジウム錫酸化物（以下、ＩＴＯと示す）、または珪素を含有したインジウム錫酸化物、２〜２０％の酸化亜鉛（ＺｎＯ）を含む酸化インジウム等の透光性酸化導電膜が挙げられる。また、チタン（Ｔｉ）、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、クロム（Ｃｒ）、モリブデン（Ｍｏ）、鉄（Ｆｅ）、コバルト（Ｃｏ）、銅（Ｃｕ）、パラジウム（Ｐｄ）、または当該金属材料の窒化物（例えば、窒化チタン（ＴｉＮ）、窒化タングステン（ＷＮ）、窒化モリブデン（ＭｏＮ））等が挙げられる。また、リチウム（Ｌｉ）やセシウム（Ｃｓ）等のアルカリ金属、およびマグネシウム（Ｍｇ）、カルシウム（Ｃａ）、ストロンチウム（Ｓｒ）等のアルカリ土類金属、およびこれらのいずれかを含む合金（ＭｇＡｇ、ＡｌＬｉ）、ユーロピウム（Ｅｒ）、イッテルビウム（Ｙｂ）等の希土類金属およびこれらを含む合金等が挙げられる。

有機化合物層３５は、半導体の挙動を示す有機化合物（有機半導体）で有り、且つ液晶性を示す化合物を用いる。代表的には、前記一般式（１）〜（１３）で表される化合物である。いずれの場合も、ｍ及びｎは１〜５までの整数である。また、Ｒ_１又はＲ_２は、直鎖状又は分岐状アルキル基、アルコキシ基、又は前記一般式（１４）で表される不飽和結合を有する基を示す。アルキル基としては、炭素数１〜１８であり、具体的にはメチル基、エチル基、ブチル基、ペンチル基、ヘキシル基、オクチル基、ドデシル基、ペンタデシル基、オクタデシル基等があげられる。

なお、Ｒ_１及びＲ_２は同一の基であっても良く、異なる基であっても良い。

また、前記一般式（１）〜（１３）で表される化合物の式中Ａ_１乃至Ａ_３は、前記一般式（１５）〜（２４）のいずれか一つ又は複数を示す。なお、Ａ_１乃至Ａ_３は同一の基であっても良く、異なる基であっても良い。

また、有機化合物層３５に用いることが可能な化合物の好ましい代表例としては、下記一般式（２５）〜（２９）が挙げられる。

有機化合物層３５は、公知の液晶注入法や液晶滴下法等により形成することができる。このときの有機化合物層の厚さ、即ち第１の導電層及び第２の導電層の距離は０．５〜６μｍ、好ましくは１〜２μｍが望ましい。

また、図４（Ａ）に示すように、記憶素子３０は、図２と比較して第２の基板上に形成される第２の導電層を有さず、第１の基板３１上に、第１の導電層３２と、第１の導電層３２を覆う有機化合物層３５と、有機化合物層３５を覆う第２の導電層３４とを有してもよい。また、ここでは、第２の導電層３４を覆うように、保護膜として機能する絶縁層３８を設ける。このような構造の記憶素子は、複数の基板を必要とせず、コスト削減が可能である。また、第１の基板及び第２の基板の貼りあわせを行わなくとも記憶素子を形成することが可能であるため、作製工程を簡略化することが可能である。

この様な構造の記憶素子において、有機化合物層３５及び第２の導電層３４は、蒸着法、電子ビーム蒸着法等により形成することが可能である。このため、有機化合物層の厚さは、１０〜３００ｎｍ、望ましくは５０〜２００ｎｍであることが好ましい。有機化合物層の厚さが、上記範囲より薄い場合、有機化合物層の均一性が低下し、記憶素子の書き込み・消去特性のばらつきが生じやすい。

蒸着法、電子ビーム蒸着法等により形成する有機化合物層３５は、上記した液晶性を有する有機半導体で有り、且つ液晶性を示す化合物において、分子量２０００以下、好ましくは分子量１０００以下の有機化合物を用いることができる。

保護膜として機能する絶縁層３８は、窒化珪素、酸化珪素、窒化酸化珪素、酸化窒化珪素、ＤＬＣ（ダイヤモンドライクカーボン）等で形成されることが好ましい。

また、図４（Ａ）に示す記憶素子３０において、第１の導電層３２を介して有機化合物層３５と反対側に、整流性を有する素子を設けてもよい（図４（Ｂ））。整流性を有する素子とは、ゲート電極とドレイン電極が接続されたトランジスタ、またはダイオードである。ここでは、第３の導電層４１及び半導体層４２で構成されるダイオード４４を第１の導電層３２に接して設ける。なお、第２の導電層３４を介して有機化合物層３５と反対側に整流性を有する素子を設けてもよい。さらには、整流性を有する素子は、有機化合物層３５と第１の導電層３２との間に設けてもよい。また、有機化合物層３５と第２の導電層３４との間に整流性を有する素子を設けてもよい。ダイオードの代表例としては、ＰＮ接合ダイオード、ＰＩＮ接合を有するダイオードやアバランシェダイオード等が挙げられる。また、他の構成のダイオードを用いてもよい。このように、整流性がある素子を設けることにより、１つの方向にしか電流が流れないために、読み出し誤差が減少し、読み出しマージンが向上する。

また、隣接する各々の記憶素子間において横方向への電界の影響が懸念される場合は、各記憶素子に設けられた各有機化合物層を分離するため、各記憶素子に設けられた各有機化合物層の間に隔壁（絶縁層）を設けてもよい。つまり、各記憶素子ごとに有機化合物層を選択的に設けた構成としてもよい。

また、図４（Ｃ）に示すように、第１の導電層３２を覆う有機化合物層３５を設ける際に、第１の導電層３２の段差により生じる有機化合物層３５の段切れや各メモリセル間における横方向への電界の影響を防止するために、各記憶素子の第１の導電層３２間に隔壁（絶縁層）３９を設けてもよい。なお、隔壁（絶縁層）３９の断面において、隔壁（絶縁層）３９の側面は、第１の導電層３２の表面に対して１０度以上６０度未満、より好ましくは２５度以上４５度以下の傾斜角度を有することが好ましい。さらには、隔壁（絶縁層）３９表面が湾曲していることが好ましい。その後、第１の導電層３２および隔壁（絶縁層）３９を覆うように、有機化合物層３５及び第２の導電層３４を形成する。

また、図４（Ｄ）に示すように、隔壁（絶縁層）３９の代わりに、第１の基板３１上の第１の導電層３２上に、第１の導電層３２の一部を覆う層間絶縁層４０ａと、層間絶縁層上に設けられた隔壁（絶縁層）４０ｂを設けてもよい。このような層間絶縁層４０ａ及び隔壁（絶縁層）４０ｂを有する記憶素子は、第１の導電層３２が第１の方向に延び、第２の導電層３４が第１の方向と垂直な第２の方向に延びた構造の場合、特に好ましい。

第１の導電層３２の一部を覆う層間絶縁層４０ａは、各記憶素子３０ごとに開口部を有する。また、隔壁（絶縁層）４０ｂは層間絶縁層上で開口部が形成されない領域に設けられる。また、隔壁（絶縁層）４０ｂは、第２の導電層３４と同様に第２の方向に伸びる。また、隔壁（絶縁層）４０ｂは、層間絶縁層表面に対して隔壁（絶縁層）４０ｂの側壁の断面が、９５度以上１３５度以下の傾斜角度を有する。

隔壁（絶縁層）４０ｂはフォトリソグラフィ法に従い、未露光部分が残存するポジ型感光性樹脂を用い、パターンの下部がより多くエッチングされるように露光量または現像時間を調節することによって形成する。また、隔壁（絶縁層）４０ｂの高さは、有機化合物層３５及び第２の導電層３４の厚さより大きく設定する。この結果、第１の基板３１全面に有機化合物層３５及び第２の導電層３４を第１の基板３１上に蒸着する工程のみで、有機化合物層３５及び第２の導電層３４が電気的に独立した複数の領域に分離され、且つ第１の方向と交差する方向に伸長するストライプ状の有機化合物層３５及び第２の導電層３４を形成することができる。このため、工程数を削減することが可能である。なお、隔壁（絶縁層）４０ｂ上にも有機化合物層３５ａ及び導電層３４ａが形成されるが、有機化合物層３５及び第２の導電層３４とは分断される。

本実施の形態の記憶装置は、選択された一対の導電層に電圧を印加することでデータを記録及び消去することが可能である。このため、製造時以外に任意の記憶素子を選択的に加熱しデータを書き込み及び消去することが可能である。また、データの書き込みや消去のために別途装置を設ける必要がないため、記憶装置の小型化及び簡易化が可能である。さらには、可撓性を有する基板を用いて記憶素子を形成することで、可撓性を有する記憶装置を作製することが可能である。

（実施の形態２）
本実施の形態では、本発明の記憶装置が有する記憶素子の構成例に関して図面を用いて説明する。より具体的には、パッシブマトリクス型の記憶装置の場合に関して示す。

図５（Ａ）に示したのは本実施の形態の記憶装置１６の一構成例であり、メモリセル２１がマトリクス状に設けられたメモリセルアレイ２２、カラムデコーダ２６ａと読み出し回路２６ｂとセレクタ２６ｃを有するビット線駆動回路２６、ロウデコーダ２４ａとレベルシフタ２４ｂを有するワード線駆動回路２４、書き込み回路２５、消去回路２７等を有し外部とのやりとりを行うインターフェース２３を有している。書き込み回路２５及び消去回路２７は、それぞれ昇圧回路及び制御回路等で構成される。なお、ここで示す記憶装置１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の導電層と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の導電層と、有機化合物層とを有する。有機化合物層は、第１の導電層と第２の導電層の間に設けられている。

メモリセルアレイ２２の上面構造と断面構造の一例に関して図６に示す。なお、図６（Ａ）はメモリセルアレイ２２の上面構造を示しており、図６（Ａ）におけるＡ−Ｂ間の断面構造が図６（Ｂ）に対応している。なお、図６（Ａ）において有機化合物層３５、第２の基板３３は省略している。

メモリセルアレイ２２には、メモリセル２１がマトリクス状に設けられている（図６（Ａ）参照）。メモリセル２１は、記憶素子３０を有する（図６（Ｂ）参照。）。記憶素子３０は、第１の基板３１上において第１の方向に延びた第１の導電層３２と、第２の基板上において第１の方向と垂直な第２の方向に延びた第２の導電層３４と、第１の導電層３２及び第２の導電層３４に挟持される有機化合物層３５とを有する。

記憶素子３０は、実施の形態１で示す記憶素子３０を適宜適用することができる。

次に、有機メモリにデータの書き込みを行う際の動作について説明する（図５、図６参照）。なお、書き込みはメモリセルの電気特性を変化させることで行うが、メモリセルの初期状態（電気的作用を加えていない状態）をデータ「０」、電気特性を変化させた状態を「１」とする。

データの書き込みを行う場合、メモリセル２１にデータ「１」を書き込む場合、カラムデコーダ２６ａ、セレクタ２６ｃ、ロウデコーダ２４ａ、レベルシフタ２４ｂによりメモリセル２１を選択する。具体的には、ロウデコーダ２４ａ、レベルシフタ２４ｂによって、メモリセル２１に接続されるワード線Ｗ３に所定の電圧Ｖ２を印加する。また、カラムデコーダ２６ａ、セレクタ２６ｃによって、メモリセル２１に接続されるビット線Ｂ３を書き込み回路２５に接続する。そして、書き込み回路２５からビット線Ｂ３へ書き込み電圧Ｖ１を出力する。こうして、当該メモリセル２１を構成する第１の導電層と第２の導電層の間には電圧Ｖｗ＝Ｖ１−Ｖ２を印加する。メモリセルの第１の導電層３２と第２の導電層３４との間に第１の電圧を印加すると、第１の導電層３２及び第２の導電層３４の間の有機化合物層がジュール熱で加熱される。この結果、有機化合物層が第１の相から第２の相へ相転移が起こり、有機化合物層の移動度が変化する。この結果、記憶素子を電気的変化させ、データ「１」の書き込みを行う。（図５（Ａ）参照）。

実施の形態１の第１の書き込み動作方法を用いる場合、有機化合物層が移動度の低い第１の相から移動度の高い第２の相へ相転移した記憶素子は他の記憶素子と比較すると電気抵抗が大幅に小さくなり電流値が大きくなる。このように、電圧印加により、記憶素子の電気抵抗の変化を利用してデータの書き込みを行う。例えば、第１の電圧を印加していない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の記憶素子の一対の導電層に電圧を印加し、有機化合物層の相転移を生じさせ、記憶素子の電気抵抗を小さくし電流値を大きくする。

なお、実施の形態１の第２の書き込み動作を用いる場合、有機化合物層が、移動度の高い第１の相から移動度の低い第２の相へ相転移した記憶素子は他の記憶素子と比較すると電気抵抗が大きくなり電流値が小さくなる。これを応用してデータの書き込みを行ってもよい。

なお、非選択のワード線および非選択のビット線には、接続されるメモリセルにデータ「１」が書き込まれないよう制御する。例えば、非選択のワード線および非選択のビット線を浮遊状態とすればよい。メモリセルを構成する第１の導電層と第２の導電層の間は、ダイオード特性など、選択性を確保できる特性を有する必要がある。

一方、メモリセル２１にデータ「０」を書き込む場合は、メモリセル２１には電気的作用を加えなければよい。回路動作上は、例えば、「１」を書き込む場合と同様に、カラムデコーダ２６ａ、セレクタ２６ｃ、ロウデコーダ２４ａ、レベルシフタ２４ｂによってメモリセル２１を選択するが、書き込み回路２６ｂからビット線Ｂ３への出力電位を、選択されたワード線Ｗ３の電位あるいは非選択ワード線の電位と同程度とし、メモリセル２１を構成する第１の導電層と第２の導電層の間に、メモリセル２１の電気特性を変化させない程度の電圧を印加すればよい。

次に、有機メモリのデータの消去を行う際の動作について説明する。実施の形態１の第１の消去動作方法を用いてデータの消去を行う場合、ロウデコーダ２４ａ、カラムデコーダ２６ａ、セレクタ２６ｃにより、１つの記憶素子３０を選択し、その後、消去回路を用いて、当該メモリセル２１のデータを消去する。メモリセルの第１の導電層３２と第２の導電層３４との間に第２の電圧を印加すると、第１の導電層３２及び第２の導電層３４の間の有機化合物層がジュール熱で加熱される。この結果、有機化合物層が移動度の高い第２の相から移動度の低い第１の相へ相転移が起こり、有機化合物層の移動度が変化する。この結果、記憶素子の電気抵抗が変化する。

なお、実施の形態１の第１の消去動作方法を用いてデータの消去を行う場合、有機化合物層が、書き込みにより移動度の低い第１の相から移動度の高い第２の相へ相転移した記憶素子は、一度加熱した後徐冷することで有機化合物層が移動度の低い第２の相から移動度の高い第１の相へ相転移が起こり、有機化合物層の移動度が変化する。これを応用してデータの消去を行ってもよい。

有機化合物層が第２の相から第１の相へ相転移した記憶素子は、書き込む前の記憶素子と同様の電気抵抗となる。このように、電圧印加により、記憶素子の電気抵抗の変化を利用してデータの消去を行う。

続いて、有機メモリからデータの読み出しを行う際の動作について説明する。ここでは、読み出し回路２６ｂは、抵抗素子４６とセンスアンプ４７を含む構成とする。但し、読み出し回路２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。

データの読み出しは、第１の導電層３２と第２の導電層３４の間に電圧を印加して、有機化合物層３５の電気抵抗を読み取ることにより行う。例えば、上述したように、電圧印加によりデータの書き込みを行う場合、電圧印加していないときの抵抗値Ｒａ１と、電圧印加して有機化合物が相転移したときの抵抗値Ｒｂ１とは、Ｒａ１＞Ｒｂ１を満たす。このような抵抗値の相違を電気的に読み取ることにより、データの読み出しを行う。

例えば、メモリセルアレイ２２が含む複数のメモリセル２１から、ｘ列目ｙ行目に配置されたメモリセル２１のデータの読み出しを行う場合、まず、ロウデコーダ２４ａ、カラムデコーダ２６ａ、セレクタ２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、メモリセル２１が含む有機化合物層と、抵抗素子４６とは、直列に接続された状態となる。このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードＰの電位は、有機化合物層３５の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードＰの電位は、センスアンプ４７に供給され、当該センスアンプ４７において、「０」と「１」のどちらのデータを有しているかを判別される。その後、センスアンプ４７において判別された「０」と「１」のデータを含む信号が外部に供給され、データを読み取ることができる。

上記の方法によると、有機化合物層３５の電気抵抗の状態は、抵抗値の相違と抵抗分割を利用して、電圧値で読み取っている。しかしながら、電流値を比較する方法でもよい。これは、例えば、有機化合物層に電圧印加していないときの電流値Ｉａ１と、電圧印加して有機化合物層を相転移させたときの電流値Ｉｂ１は、Ｉａ１＜Ｉｂ１を満たすことを利用するものである。

本実施の形態の記憶装置は、一対の導電層に電圧を印加することでデータを記録及び消去することが可能である。このため、製造時以外に任意の記憶素子を選択的に加熱しデータを書き込み及び消去することが可能である。また、データの書き込みや消去のために別途装置を設ける必要がないため、記憶装置の小型化及び簡易化が可能である。さらには、可撓性を有する基板を用いて記憶素子を形成することで、可撓性を有する記憶装置を作製することが可能である。

（実施の形態３）
本実施の形態では、上記実施の形態２とは異なる構成を有する記憶装置について説明する。具体的には、アクティブマトリクス型の記憶装置の場合に関して示す。

図７（Ａ）に示したのは本実施の形態で示す記憶装置の一構成例であり、メモリセル２２１がマトリクス状に設けられたメモリセルアレイ２２２、カラムデコーダ２２６ａと読み出し回路２２６ｂとセレクタ２２６ｃを有するビット線駆動回路２２６、ロウデコーダ２２４ａとレベルシフタ２２４ｂを有するワード線駆動回路２２４、書き込み回路２２７、消去回路２２８等を有し外部とのやりとりを行うインターフェース２２３を有している。書き込み回路２２７及び消去回路２２８は、それぞれ昇圧回路及び制御回路等で構成される。なお、ここで示す記憶装置２１６の構成はあくまで一例であり、センスアンプ、出力回路、バッファ等の他の回路を有していてもよいし、書き込み回路をビット線駆動回路に設けてもよい。

メモリセル２２１は、ビット線Ｂｘ（１≦ｘ≦ｍ）に接続する第１の配線と、ワード線Ｗｙ（１≦ｙ≦ｎ）に接続する第２の配線と、トランジスタ２４０と、記憶素子２４１とを有する。記憶素子２４１は、一対の導電層の間に、有機化合物層が挟まれた構造を有する。

次に、上記構成を有するメモリセルアレイ２２２の上面図と断面図の一例に関して図８を用いて説明する。なお、図８（Ａ）はメモリセルアレイ２２２の上面図の一例を示しており、図８（Ｂ）は図８（Ａ）におけるＡ−Ｂ間の断面図を示している。なお、図８（Ａ）においては、第２の基板及びその上に形成される第２の導電層を省略している。また、トランジスタ２４０のソース配線又はドレイン配線に接続される第１の導電層の一部を省略している。

メモリセルアレイ２２２は、複数のメモリセル２２１がマトリクス状に設けられている。又、メモリセル２２１は、第１の基板２３０上にスイッチング素子として機能するトランジスタ２４０および当該トランジスタ２４０に接続された記憶素子２４１とを有している。記憶素子２４１は、トランジスタ２４０を覆う絶縁層２４９上に形成されると共にトランジスタ２４０のソース配線又はドレイン配線に接続する第１の導電層２４３と、第２の基板２４２上に形成される第２の導電層２４５と、第１の導電層２４３及び第２の導電層２４５に挟持される有機化合物層２４４とで形成される。また、トランジスタ及び第１の導電層が形成される第１の基板２３０と、第２の基板２４２との距離（セルギャップ）を一定にするため、絶縁層２４９と第２の導電層２４５との間にスペーサ２５０を設けてもよい。なお、ここでは、絶縁層１０５、トランジスタ２４０、トランジスタ２４０を覆う絶縁層２４９、及び第１の導電層２４３を素子形成層２５３と示す（図８（Ａ）、図８（Ｂ）参照。）。

第１の導電層２４３及び第２の導電層２４５は、実施の形態１に示す第１の導電層３２及び第２の導電層３４の材料及び形成方法を適宜用いることができる。また、トランジスタ２４０として、薄膜トランジスタを用いている。

トランジスタ２４０に用いることが可能な薄膜トランジスタの一態様について、図１５を参照して説明する。図１５（Ａ）はトップゲート型の薄膜トランジスタを適用する一例を示している。第１の基板２３０上に絶縁層１０５が設けられ、絶縁層１０５上に薄膜トランジスタが設けられている。薄膜トランジスタは、絶縁層１０５上に半導体層１３０２、ゲート絶縁層として機能することができる絶縁層１３０３が設けられている。絶縁層１３０３の上には、半導体層１３０２に対応してゲート電極１３０４が形成され、その上層に保護層として機能する絶縁層１３０５、層間絶縁層として機能する絶縁層２４８が設けられている。また、半導体層のソース領域及びドレイン領域それぞれに接続するソース配線又はドレイン配線１３０６が形成される。さらにその上層に、保護層として機能する絶縁層を形成しても良い。

半導体層１３０２は、結晶構造を有する半導体で形成される層であり、非単結晶半導体若しくは単結晶半導体を用いることができる。特に、非晶質若しくは微結晶質の半導体を、レーザ光の照射により結晶化させた結晶質半導体、加熱処理により結晶化させた結晶性半導体、加熱処理とレーザ光の照射を組み合わせて結晶化させた結晶性半導体を適用することが好ましい。加熱処理においては、シリコン半導体の結晶化を助長する作用のあるニッケルなどの金属元素を用いた結晶化法を適用することができる。

レーザ光を照射して結晶化する場合には、連続発振レーザ光の照射若しくは繰り返し周波数が１０ＭＨｚ以上であって、パルス幅が１ナノ秒以下、好ましくは１乃至１００ピコ秒である高繰返周波数超短パルス光を照射することによって、結晶性半導体が溶融した溶融帯を、当該レーザ光の照射方向に連続的に移動させながら結晶化を行うことができる。このような結晶化法により、大粒径であって、結晶粒界が一方向に延びる結晶性半導体を得ることができる。キャリアのドリフト方向を、この結晶粒界が延びる方向に合わせることで、トランジスタにおける電界効果移動度を高めることができる。例えば、４００ｃｍ^２／Ｖ・ｓｅｃ以上の移動度を実現することができる。

上記結晶化工程を、ガラス基板の耐熱温度（約６００℃）以下の結晶化プロセスを用いる場合、大面積ガラス基板を用いることが可能である。このため、基板あたり大量の半導体装置を作製することが可能であり、低コスト化が可能である。

また、ガラス基板の耐熱温度以上の加熱により、結晶化工程を行い、半導体層１３０２を形成してもよい。代表的には、絶縁性基板に石英基板を用い、非晶質若しくは微結晶質の半導体を７００度以上で加熱して半導体層１３０２を形成する。この結果、結晶性の高い半導体を形成することが可能である。このため、応答速度や移動度などの特性が良好で、高速な動作が可能な薄膜トランジスタを提供することができる。

ゲート電極１３０４は金属又は一導電型の不純物を添加した多結晶半導体で形成することができる。金属を用いる場合は、タングステン（Ｗ）、モリブデン（Ｍｏ）、チタン（Ｔｉ）、タンタル（Ｔａ）、アルミニウム（Ａｌ）などを用いることができる。また、上記した金属を窒化させた金属窒化物を用いることができる。或いは、当該金属窒化物からなる第１層と当該金属から成る第２層とを積層させた構造としても良い。積層構造とする場合には、第１層の端部が第２層の端部より外側に突き出した形状としても良い。このとき第１層を金属窒化物とすることで、バリアメタルとすることができる。すなわち、第２層の金属が、絶縁層１３０３やその下層の半導体層１３０２に拡散することを防ぐことができる。

ゲート電極１３０４の側面には、サイドウォール（側壁スペーサ）１３０８が形成される。各サイドウォールは、基板上にＣＶＤ法により酸化珪素で形成される絶縁層を形成し、該絶縁層をＲＩＥ（Ｒｅａｃｔｉｖｅ ｉｏｎ ｅｔｃｈｉｎｇ：反応性イオンエッチング）法により異方性エッチングすることで形成できる。

半導体層１３０２、絶縁層１３０３、ゲート電極１３０４などを組み合わせて構成されるトランジスタは、シングルドレイン構造、ＬＤＤ（低濃度ドレイン）構造、ゲートオーバーラップドレイン構造など各種構造を適用することができる。ここでは、サイドウォールが重畳する半導体層において、低濃度不純物領域１３１０が形成されるＬＤＤ構造の薄膜トランジスタを示す。また、シングルゲート構造、等価的には同電位のゲート電圧が印加されるトランジスタが直列に接続された形となるマルチゲート構造、半導体層を上下にゲート電極で挟むデュアルゲート構造を適用することができる。

絶縁層２４８は、酸化シリコン及び酸化窒化シリコンなどの無機絶縁材料、又はアクリル樹脂及びポリイミド樹脂などの有機絶縁材料で形成する。スピン塗布やロールコーターなど塗布法を用いて絶縁層を形成する場合には、有機溶媒中に溶かされた絶縁膜材料を塗布した後、熱処理により酸化シリコンで絶縁層を形成することもできる。例えば、シロキサン結合を含む膜を塗布法により形成しておいて、２００乃至４００度での熱処理により酸化シリコンで絶縁層を形成することができる。絶縁層２４８を、塗布法で形成される絶縁層やリフローにより平坦化した絶縁層を用いることで、その層上に形成する配線の断線を防止することができる。また、多層配線を形成する際にも有効に利用することができる。

絶縁層２４８の上に形成されるソース配線又はドレイン配線１３０６は、ゲート電極１３０４と同じ層で形成される配線と交差して設けることが可能であり、多層配線構造を形成している。絶縁層２４８と同様に機能を有する絶縁層を複数積層して、その層上に配線を形成することで多層配線構造を形成することができる。ソース配線又はドレイン配線１３０６はチタン（Ｔｉ）とアルミニウム（Ａｌ）の積層構造、モリブデン（Ｍｏ）とアルミニウム（Ａｌ）との積層構造など、アルミニウム（Ａｌ）のような低抵抗材料と、チタン（Ｔｉ）やモリブデン（Ｍｏ）などの高融点金属材料を用いたバリアメタルとの組み合わせで形成することが好ましい。

図１５（Ｂ）は、ボトムゲート型の薄膜トランジスタを適用する一例を示している。第１の基板２３０上に絶縁層１０５が形成され、その上に薄膜トランジスタが設けられている。薄膜トランジスタには、ゲート電極１３０４、ゲート絶縁層として機能する絶縁層１３０３、半導体層１３０２、チャネル保護層１３０９、保護層として機能する絶縁層１３０５、層間絶縁層として機能する絶縁層２４８が設けられている。さらにその上層には、保護層として機能する絶縁層を形成しても良い。ソース配線又はドレイン配線１３０６は、絶縁層１３０５の層上若しくは絶縁層２４８の層上に形成することができる。なお、ボトムゲート型の薄膜トランジスタの場合は、絶縁層１０５が形成されなくともよい。

また、第１の基板２３０が可撓性を有する基板である場合、基板の耐熱温度がガラス基板等の非可撓性基板と比較して低い。このため、薄膜トランジスタは、有機半導体を用いて形成することが好ましい。

ここで、有機半導体を用いる薄膜トランジスタの構造について、図１５（Ｃ）、（Ｄ）を参照して説明する。図１５（Ｃ）は、スタガ型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板１４０１上に有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極１４０２、ゲート絶縁膜として機能する絶縁層１４０３、ゲート電極及びゲート絶縁膜として機能する絶縁層と重畳する半導体層１４０４、半導体層１４０４に接続するソース配線又はドレイン配線１３０６が形成されている。なお、半導体層は、ゲート絶縁膜として機能する絶縁層１４０３とソース配線およびドレイン配線１３０６とに一部挟持されている。

ゲート電極１４０２は、ゲート電極１３０４と同様の材料及び手法により、形成することができる。また、液滴吐出法を用い、乾燥・焼成してゲート電極１４０２を形成することができる。また、可撓性を有する基板上に、微粒子を含むペーストを印刷法により印刷し、乾燥・焼成してゲート電極１４０２を形成することができる。微粒子の代表例としては、金、銅、金と銀の合金、金と銅の合金、銀と銅の合金、金と銀と銅の合金のいずれかを主成分とする微粒子でもよい。また、インジウム錫酸化物（ＩＴＯ）などの導電性酸化物を主成分とする微粒子でもよい。

ゲート絶縁膜として機能する絶縁層１４０３は、絶縁層１３０３と同様の材料及び手法により形成することができる。但し、有機溶媒中に溶解する絶縁膜材料を塗布した後、熱処理により絶縁層を形成する場合、熱処理温度が可撓性を有する基板の耐熱温度より低い温度で行う。

有機半導体トランジスタの半導体層１４０４の材料としては、多環芳香族化合物、共役二重結合系化合物、フタロシアニン、電荷移動型錯体等が挙げられる。例えばアントラセン、テトラセン、ペンタセン、６Ｔ（ヘキサチオフェン）、ＴＣＮＱ（テトラシアノキノジメタン）、ＰＴＣＤＡ（ペリレンカルボン酸無水化物）、ＮＴＣＤＡ（ナフタレンカルボン酸無水化物）などを用いることができる。また、有機半導体トランジスタの半導体層１４０４の材料としては、有機高分子化合物等のπ共役系高分子、カーボンナノチューブ、ポリビニルピリジン、フタロシアニン金属錯体等が挙げられる。特に骨格が共役二重結合から構成されるπ共役系高分子である、ポリアセチレン、ポリアニリン、ポリピロール、ポリチエニレン、ポリチオフェン誘導体、ポリ（３−アルキルチオフェン）、ポリパラフェニレン誘導体又はポリパラフェニレンビニレン誘導体を用いると好ましい。

また、有機半導体トランジスタの半導体層の形成方法としては、基板上に膜厚の均一な膜が形成できる方法を用いればよい。厚さは１ｎｍ以上１０００ｎｍ以下、好ましくは１０ｎｍ以上１００ｎｍ以下が望ましい。具体的な方法としては、蒸着法、塗布法、スピンコーティング法、バーコート法、溶液キャスト法、ディップ法、スクリーン印刷法、ロールコーター法又は液滴吐出法を用いることができる。

図１５（Ｄ）は、コプレナー型の有機半導体トランジスタを適用する一例を示している。可撓性を有する基板１４０１上に有機半導体トランジスタが設けられている。有機半導体トランジスタは、ゲート電極１４０２、ゲート絶縁膜として機能する絶縁層１４０３、ソース配線又はドレイン配線１３０６、ゲート電極及びゲート絶縁層として機能する絶縁層に重畳する半導体層１４０４が形成されている。また、ソース配線又はドレイン配線１３０６は、ゲート絶縁層として機能する絶縁層及び半導体層に一部挟持されている。

さらには、薄膜トランジスタや有機半導体トランジスタはスイッチング素子として機能し得るものであれば、どのような構成で設けてもよい。

また、単結晶基板やＳＯＩ基板を用いて、トランジスタ２４０を形成し、その上に記憶素子を設けてもよい。ＳＯＩ基板はウェハの貼り合わせによる方法や酸素イオンをＳｉ基板内に打ち込むことにより内部に絶縁層を形成するＳＩＭＯＸと呼ばれる方法を用いて形成すればよい。このような単結晶半導体で形成されるトランジスタは、応答速度や移動度などの特性が良好なために、高速な動作が可能なトランジスタを提供することができる。また、トランジスタは、その特性のバラツキが少ないために、高い信頼性を実現した半導体装置を提供することができる。

絶縁層２４９は、有機溶媒中に溶かされた絶縁膜材料をスピン塗布やロールコーターなど塗布法を用いて塗布した後、熱処理して形成することが好ましい。この結果、絶縁層２４９の表面の平坦性を向上させることが可能である。また、トランジスタのソース配線又はドレイン配線１３０６の位置に関わらず、第１の導電層２４３を自由に配置することができる。この結果、記憶素子及びトランジスタをより高集積化することが可能となる。

第１の導電層２４３と第２の導電層２４５の材料および形成方法は、上記実施の形態１で示した材料および形成方法のいずれかを用いて同様に行うことができる。

また、有機化合物層２４４は、上記実施の形態１で示した有機化合物層３５と同様の材料および形成方法を用いて設けることができる。

また、第１の導電層２４３と有機化合物層２４４との間に、整流性を有する素子を設けてもよい。整流性を有する素子とは、ゲート電極とドレイン電極を接続したトランジスタ、又はダイオードである。なお、整流性を有する素子は、有機化合物層２４４と第２の導電層２４５との間に設けてもよい。

スペーサ２５０は、球状、柱状等のスペーサを適宜用いることができる。ここでは、球状スペーサが散布されているが、有機樹脂等を用いて柱状スペーサを絶縁層２４９又は第２の導電層２４５上に形成してもよい。

さらには、記憶素子２４１の代わりに、実施の形態１の図４で示すような、記憶素子の第２の導電層が第２の基板上に形成されず、第１の導電層上に有機化合物層及び第２の導電層が積層された記憶素子を適宜用いることができる。

また、第１の基板２３０上に剥離層を設け、剥離層上に素子形成層２５３を形成した後、素子形成層２５３を剥離層から剥離し、第３の基板４６１上に接着層４６２を介して素子形成層２５３を貼り合わせても良い（図１０参照）。なお剥離方法としては、（１）耐熱性の高い第１の基板と素子形成層２５３の間に剥離層として金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化して、当該素子形成層２５３を剥離する方法、（２）耐熱性の高い第１の基板と素子形成層２５３の間に剥離層として水素を含む非晶質珪素膜を設け、レーザ光の照射により非晶質珪素膜の水素ガスを放出させて耐熱性の高い基板を剥離する方法、または剥離層に非晶質珪素膜を設け、エッチングにより当該非晶質珪素膜を除去することで、当該素子形成層２５３を剥離する方法、（３）素子形成層２５３が形成された耐熱性の高い第１の基板を機械的に削除する、又は溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによるエッチングで除去する方法、（４）耐熱性の高い第１の基板と素子形成層２５３の間に剥離層として金属層及び金属酸化物層を設け、当該金属酸化物層を結晶化により脆弱化し、金属層の一部を溶液やＮＦ_３、ＢｒＦ_３、ＣｌＦ_３等のフッ化ハロゲンガスによりエッチングで除去した後、脆弱化された金属酸化物層を物理的に剥離する方法等を用いればよい。

また、第３の基板４６１としては、実施の形態１で示した第１の基板３１で示した可撓性基板、熱可塑性を示す樹脂層を有するフィルム等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。

次に、記憶装置２１６にデータの書き込みを行うときの動作について説明する（図７、図８参照）。

まず、電圧印加によりデータの書き込みを行うときの動作について説明する。ここでは、ｘ列目ｙ行目のメモリセル２２１にデータの書き込みを行う場合について説明する。この場合、ロウデコーダ２２４ａ、カラムデコーダ２２６ａ、セレクタ２２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙが選択され、ｘ列目ｙ行目のメモリセル２２１が含むトランジスタ２４０がオン状態となる。続いて、書き込み回路により、ｘ列目のビット線Ｂｘに、所定の電圧が印加される。ｘ列目のビット線Ｂｘに印加された電圧は、選択された記憶素子の第１の導電層２４３と接続されており、第１の導電層２４３と第２の導電層２４５の間には電位差が生じる。そうすると、有機化合物層２４４がジュール熱で加熱される。この結果、有機化合物層の相転移が起こり、有機化合物層の移動度が変化する。この結果、記憶素子の電気抵抗が変化する。

実施の形態１の第１の書き込み動作方法を用いる場合、有機化合物層が移動度の低い第１の相から移動度の高い第２の相へ相転移した記憶素子は、他の記憶素子と比較すると電気抵抗が大幅に小さくなり電流値が大きくなる。このように、電圧印加により、記憶素子の電気抵抗の変化を利用してデータの書き込みを行う。例えば、第１の電圧を印加していない有機化合物層を「０」のデータとする場合、「１」のデータを書き込む際は、所望の記憶素子の一対の導電層に電圧を印加し、有機化合物層の相転移を生じさせ、記憶素子の電気抵抗を小さくし電流値を大きくする。

なお、実施の形態１の第２の書き込み動作を用いる場合、有機化合物層が移動度の高い第１の相から移動度の低い第２の相へ相転移した記憶素子は、他の記憶素子と比較すると電気抵抗が大きくなり電流値が小さくなる。これを応用してデータの書き込みを行ってもよい。

次に、電圧印加によりデータの消去を行うときの動作について説明する。実施の形態１の第１の消去動作方法を用いてデータの消去を行う場合、ロウデコーダ２２４ａ、カラムデコーダ２２６ａ、セレクタ２２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙが選択され、ｘ列目ｙ行目のメモリセル２２１が含むトランジスタ２４０がオン状態となる。続いて、消去回路により、ｘ列目のビット線Ｂｘに、所定の電圧が印加される。ｘ列目のビット線Ｂｘに印加された電圧は、選択された記憶素子の第１の導電層２４３と接続されており、第１の導電層２４３と第２の導電層２４５の間には電位差が生じる。そうすると、有機化合物層２４４がジュール熱で加熱される。この結果、有機化合物層が移動度の高い第２の相から移動度の低い第１の相へ相転移が起こり、有機化合物層の移動度が変化する。この結果、記憶素子の電気抵抗が変化する。

なお、実施の形態１の第２の消去動作方法を用いてデータの消去を行う場合、有機化合物層が、書き込みにより移動度の高い第１の相から移動度の低い第２の相へ相転移した記憶素子は、加熱後徐冷することで有機化合物層が移動度の低い第２の相から移動度の高い第１の相へ相転移が起こり、有機化合物層の移動度が変化する。これを応用してデータの消去を行ってもよい。

有機化合物層が第２の相から第１の相へ相転移した記憶素子は、書き込む前の記憶素子と同様の電気抵抗となる。このように、電圧印加により、記憶素子の電気抵抗の変化を利用してデータの消去を行う。

次に、電圧印加により、データの読み出しを行う際の動作について説明する。ここでは、読み出し回路２２６ｂは、抵抗素子２４６とセンスアンプ２４７を含む構成とする。但し、読み出し回路２２６ｂの構成は上記構成に制約されず、どのような構成を有していてもよい。

データの読み出しは、第１の導電層２４３と第２の導電層２４５の間に電圧を印加して、有機化合物層２４４の相の状態を読み取ることにより行う。具体的には、有機化合物層２４４の抵抗値を電気的に読み取ることにより、データの読み出しを行う。例えば、メモリセルアレイ２２２が含む複数のメモリセル２２１から、ｘ列目ｙ行目のメモリセル２２１のデータの読み出しを行う場合、まず、ロウデコーダ２２４ａ、カラムデコーダ２２６ａ、セレクタ２２６ｃにより、ｘ列目のビット線Ｂｘと、ｙ行目のワード線Ｗｙを選択する。そうすると、ｘ列目ｙ行目に配置されたメモリセル２２１が含むトランジスタ２４０がオン状態になる。

その後、メモリセル２２１が含む記憶素子２４１と、抵抗素子２４６とは、直列に接続された状態となる。このとき、記憶素子２４１は１つの抵抗素子として見なすことができ、このように、直列に接続された２つの抵抗素子の両端に電圧が印加されると、ノードＰの電位は、記憶素子２４１の抵抗値Ｒａ又はＲｂに従って、抵抗分割された電位となる。そして、ノードＰの電位は、センスアンプ２４７に供給され、当該センスアンプ２４７において、「０」と「１」のどちらのデータを有しているかを判別される。その後、センスアンプ２４７において判別された「０」と「１」のデータを含む信号が外部に供給される。

次に、抵抗素子としてトランジスタを用いた場合において、電圧印加により記憶素子のデータの読み出しを行う際の動作について、図１１に具体例を挙げて説明する。

図１１は、書き込みを行っていない記憶素子、即ち「０」のデータの記憶素子の電流電圧特性９５１と、「１」のデータの書き込みを行った記憶素子の電流電圧特性９５２と、抵抗素子２４６の電流電圧特性９５３を示しており、ここでは抵抗素子２４６としてトランジスタを用いた場合を示す。

図１１において、「０」のデータの記憶素子を有するメモリセルでは、記憶素子の電流電圧特性９５１とトランジスタの電流電圧特性９５３との交点９５４が動作点となり、このときのノードＰの電位はＶ２（Ｖ）となる。ノードＰの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「０」と判別される。

一方、「１」のデータの書き込みが行われた記憶素子を有するメモリセルでは、記憶素子の電流電圧特性９５２とトランジスタの電流電圧特性９５３との交点９５５が動作点となり、このときのノードＰの電位はＶ１（Ｖ）（Ｖ１＜Ｖ２）となる。ノードＰの電位はセンスアンプ２４７に供給され、当該センスアンプ２４７において、上記メモリセルが記憶するデータは、「１」と判別される。

このように、記憶素子２４１の抵抗値に従って、抵抗分割された電位を読み取ることによって、メモリセルに記憶されたデータを判別することができる。

上記の方法によると、記憶素子２４１の抵抗値の相違と抵抗分割を利用して、データを電圧値で読み取っている。しかしながら、記憶素子２４１が有するデータを、電流値により読み取ってもよい。

なお、本実施の形態は上記実施の形態と自由に組み合わせて行うことができる。

本実施の形態の記憶装置は、一対の導電層に電圧を印加することでデータを記録及び消去することが可能である。このため、製造時以外に任意の記憶素子を選択的に加熱しデータを書き込み及び消去することが可能である。また、データの書き込みや消去のために別途装置を設ける必要がないため、記憶装置の小型化及び簡易化が可能である。さらには、可撓性を有する基板を用いて記憶素子を形成することで、可撓性を有する記憶装置を作製することが可能である。

（実施の形態４）
本実施の形態では、上記実施の形態で示す記憶装置を有する半導体装置の一例に関して図面を用いて説明する。

本実施の形態で示す半導体装置は、非接触でデータの読み出しと書き込みが可能であることを特徴としており、データの伝送形式は、一対のコイルを対向に配置して相互誘導によって交信を行う電磁結合方式、誘導電磁界によって交信する電磁誘導方式、電波を利用して交信する電波方式の３つに大別されるが、いずれの方式を用いてもよい。

複数の素子および記憶素子が設けられた基板上にアンテナを設ける場合の半導体装置の一構成例を図９を用いて説明する。

図９（Ａ）はパッシブマトリクス型で構成される記憶回路を有する半導体装置を示している。半導体装置は、第１の基板２３０上に形成されたトランジスタ４５１、４５２、トランジスタを覆う絶縁層２４９、絶縁層２４９上に形成されトランジスタ４５２に接続する記憶素子の第１の導電層３７１ａ〜３７１ｃ、及びアンテナとして機能する導電層３５３を有する素子形成層３５１と、第２の基板２４２に形成された第２の導電層３６３と、第１の導電層３７１ａ〜３７１ｃ及び第２の導電層３６３に挟持される有機化合物層３６４で形成される。また、記憶素子は、第１の導電層３７１ａ〜３７１ｃ、第２の導電層３６３、及び第１の導電層３７１ａ〜３７１ｃと第２の導電層３６３に挟持される有機化合物層３６４で形成される。また、絶縁層２４９と第２の導電層３６３との間にスペーサ２５０を設けてもよい。

なおトランジスタ４５１は、半導体装置の電源回路、クロック発生回路、データ復調／変調回路、制御回路、インターフェース回路のいずれかを構成し、トランジスタ４５２は記憶素子の第１の導電層３７１ａ〜３７１ｃの電位を制御する。

アンテナとして機能する導電層３５３は、トランジスタのソース配線およびドレイン配線と同じ層で形成される。なお、この構成に限られずアンテナとして機能する導電層３５３を、トランジスタの下方や上方の層に形成してもよい。この場合、アンテナとして機能する導電層３５３の材料としては、金（Ａｕ）、白金（Ｐｔ）、ニッケル（Ｎｉ）、タングステン（Ｗ）、モリブデン（Ｍｏ）、コバルト（Ｃｏ）、銅（Ｃｕ）、アルミニウム（Ａｌ）、マンガン（Ｍｎ）、チタン（Ｔｉ）等から選ばれた一種の元素または当該元素を複数含む合金等を用いることができる。また、アンテナとして機能する導電層３５３の形成方法は、蒸着、スパッタ、ＣＶＤ法、スクリーン印刷やグラビア印刷等の各種印刷法または液滴吐出法等を用いることができる。

記憶素子部３５２は複数の記憶素子３５２ａ〜３５２ｃを有する。また、記憶素子３５２ａは、絶縁層２４９上に形成される第１の導電層３７１ａと、有機化合物層３６４と、第２の基板２４２上に形成される第２の導電層３６３とを有する。また、記憶素子３５２ｂは、絶縁層２４９上に形成される第１の導電層３７１ｂと、有機化合物層３６４と、第２の基板２４２上に形成される第２の導電層３６３とを有する。また、記憶素子３５２ｃは、絶縁層２４９上に形成される第１の導電層３７１ｃと、有機化合物層３６４と、第２の基板２４２上に形成される第２の導電層３６３とを有する。第１の導電層３７１ａ〜３７１ｃは、トランジスタ４５２のソース配線又はドレイン配線に接続されている。

また、記憶素子部３５２は上記実施の形態で示した記憶素子と同様の構造、材料及び作製方法を適宜用いて形成することができる。

また、記憶素子部３５２において、上記実施の形態で示したように、第１の導電層３７１ａ〜３７１ｃと有機化合物層３６４との間、または有機化合物層３６４と第２の導電層３６３との間に整流性を有する素子を設けてもよい。整流性を有する素子は、実施の形態１で上述したものを用いることが可能である。

素子形成層３５１に含まれるトランジスタ４５１、４５２は、実施の形態３で示すトランジスタ２４０を適宜用いることができる。

また、第１の基板２３０上に剥離層、素子形成層３５１を形成し、実施の形態３に示す剥離方法を適宜用いて素子形成層３５１を剥離し、基板上に接着層を用いて貼り付けてもよい。第１の基板としては、実施の形態１の第１の基板３１で示した可撓性基板、熱可塑性樹脂層を有するフィルム等を用いることで、記憶装置の小型、薄型、軽量化を図ることが可能である。

また、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、または加速度を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。

図９（Ｂ）にアクティブマトリクス型の記憶回路を有する半導体装置の一例を示す。なお、図９（Ｂ）については、図９（Ａ）と異なる部分に関して説明する。

図９（Ｂ）に示す半導体装置は、第１の基板２３０上に形成されたトランジスタ４５１〜４５３、トランジスタを覆う絶縁層２４９、絶縁層２４９上に形成されトランジスタ４５２に接続する記憶素子３５６ａの第１の導電層３７１ａ、トランジスタ４５３に接続する記憶素子３５６ｂの第１の導電層３７１ｂ、トランジスタ４５１〜４５３を覆う絶縁層２４９、及びアンテナとして機能する導電層３５３を有する素子形成層３５１と、第２の基板２４２に形成された第２の導電層３６３と、第１の導電層３７１ａ、３７１ｂ及び第２の導電層３６３に挟持される有機化合物層３６４とで形成される。また、記憶素子部３５６は、記憶素子３５６ａ、３５６ｂで構成される。記憶素子３５６ａは、第１の導電層３７１ａと、第２の導電層３６３と、第１の導電層３７１ａ及び第２の導電層３６３に挟持される有機化合物層３６４とで形成される。記憶素子３５６ｂは、第１の導電層３７１ｂ、第２の導電層３６３と、第１の導電層３７１ｂ及び第２の導電層３６３に挟持される有機化合物層３６４とで形成される。また、絶縁層２４９と第２の導電層３６３との間にスペーサ２５０を設けてもよい。

なお、第１の導電層３７１ａ、第１の導電層３７１ｂは、それぞれトランジスタのソース配線またはドレイン配線に接続されている。すなわち、記憶素子毎にトランジスタが設けられている。

また、記憶素子３５６ａ、３５６ｂは上記実施の形態で示した構造、材料及び作製方法を適宜用いて形成することができる。また、記憶素子３５６ａ、３５６ｂにおいても、上述したように、第１の導電層３７１ａ、３７１ｂと有機化合物層３６４との間、または有機化合物層３６４と第２の導電層３６３との間に整流性を有する素子を設けてもよい。

第１の基板２３０上に剥離層、素子形成層３５１を形成し、実施の形態３に示す剥離方法を適宜用いて素子形成層３５１を剥離し、可撓性を有する基板上に接着層を用いて貼り付けてもよい。

なお、トランジスタに接続するセンサを設けてもよい。センサとしては、温度、湿度、照度、ガス（気体）、重力、圧力、音（振動）、加速度、その他の特性を物理的又は化学的手段により検出する素子が挙げられる。センサは、代表的には抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオードなどの半導体素子で形成される。

なお、本実施の形態は、上記実施の形態と自由に組み合わせて行うことができる。

本実施の形態により安価な半導体装置を提供することが可能となる。また、可撓性を有する基板を用いて記憶素子を形成することで、可撓性を有する半導体装置を作製することが可能である。

ここで、本発明の半導体装置の構成について、図１２を参照して説明する。図１２（Ａ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８を有する。

また、図１２（Ｂ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８の他、中央処理ユニット１を有しても良い。

また、図１２（Ｃ）に示すように、本発明の半導体装置２０は、非接触でデータを交信する機能を有し、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８、中央処理ユニット１の他、検出素子３、検出制御回路４からなる検出部２を有しても良い。

本実施の形態の半導体装置は、素子形成層のトランジスタにより、電源回路１１、クロック発生回路１２、データ復調／変調回路１３、他の回路を制御する制御回路１４、インターフェース回路１５、記憶装置１６、バス１７、アンテナ１８、中央処理ユニット１の他、検出素子３、検出制御回路４からなる検出部２等を構成することで、小型でセンシング機能を有すると共に、電波を送受信することが可能な半導体装置を形成することが可能である。

電源回路１１は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する電力を生成する回路である。クロック発生回路１２は、アンテナ１８から入力された交流信号を基に、半導体装置２０の内部の各回路に供給する各種クロック信号を生成する回路である。データ復調／変調回路１３は、リーダライタ１９と交信するデータを復調／変調する機能を有する。制御回路１４は、記憶装置１６を制御する機能を有する。アンテナ１８は、電磁波の送受信を行う機能を有する。リーダライタ１９は、半導体装置との交信、及びそのデータに関する処理を制御する。なお、半導体装置は上記構成に制約されず、例えば、電源電圧のリミッタ回路や暗号処理専用ハードウエアといった他の要素を追加した構成であってもよい。

記憶装置１６は、実施の形態１〜３に示す記憶素子から選択される１つ又は複数を有する。有機化合物層を有する記憶素子は、小型化、薄膜化および大容量化を同時に実現することができるため、記憶装置１６を有機化合物層を有する記憶素子で設けることにより、半導体装置の小型化、軽量化を達成することができる。

検出部２は、温度、圧力、流量、光、磁気、音（振動）、加速度、湿度、照度、気体成分、液体成分、その他の特性を物理的又は化学的手段により検出することができる。また、検出部２は、物理量または化学量を検出する検出素子３と当該検出素子３で検出された物理量または化学量を電気信号等の適切な信号に変換する検出制御回路４とを有している。検出素子３としては、抵抗素子、容量結合素子、誘導結合素子、光起電力素子、光電変換素子、熱起電力素子、トランジスタ、サーミスタ、ダイオード、静電容量型素子、圧電素子などの素子等で形成することができる。なお、検出部２は複数設けてもよく、この場合、複数の物理量または化学量を同時に検出することが可能である。

また、ここでいう物理量とは、温度、圧力、流量、光、磁気、音（振動）、加速度、湿度、照度等を指し、化学量とは、ガス等の気体成分やイオン等の液体成分等の化学物質等を指す。化学量としては、他にも、血液、汗、尿等に含まれる特定の生体物質（例えば、血液中に含まれる血糖値等）等の有機化合物も含まれる。特に、化学量を検出しようとする場合には、必然的にある特定の物質を選択的に検出することになるため、あらかじめ検出素子３に検出したい物質と選択的に反応する物質を設けておく。例えば、生体物質の検出を行う場合には、検出素子３に検出させたい生体物質と選択的に反応する酵素、抗体分子または微生物細胞等を高分子化合物等に固定化して設けておくことが好ましい。

本発明により無線チップとして機能する半導体装置９２１０を形成することができる。無線チップの用途は広範にわたるが、例えば、半導体装置９２１０を紙幣、硬貨、有価証券類、無記名債券類、証書類（運転免許証や住民票等、図１３（Ａ）参照）、記録媒体（ＤＶＤソフトやビデオテープ等、図１３（Ｂ）参照）、包装用容器類（包装紙やボトル等、図１３（Ｃ）参照）、乗物類（自転車等、図１３（Ｄ）参照）、身の回り品（鞄や眼鏡等）、食品類、植物類、衣類、生活用品類、電子機器等の商品や荷物の荷札（図１３（Ｅ）、図１３（Ｆ）参照）等の物品に設けて使用することができる。また、半導体装置９２１０を動物類や人体に設けることができる。電子機器とは、液晶表示装置、ＥＬ表示装置、テレビジョン装置（単にテレビ、テレビ受像機、テレビジョン受像機とも呼ぶ）及び携帯電話等を指す。

本発明の半導体装置９２１０は、プリント基板に実装したり、表面に貼ったり、埋め込んだりして、物品に固定される。例えば、本なら紙に埋め込んだり、有機樹脂からなるパッケージなら当該有機樹脂に埋め込んだりして、半導体装置９２１０は各物品に固定される。本発明の半導体装置９２１０は、小型、薄型、軽量を実現するため、物品に固定した後も、その物品自体のデザイン性を損なうことがない。また、紙幣、硬貨、有価証券類、無記名債券類、証書類等に本発明の半導体装置９２１０を設けることにより、認証機能を設けることができ、この認証機能を活用すれば、偽造を防止することができる。また、包装用容器類、記録媒体、身の回り品、食品類、衣類、生活用品類、電子機器等に本発明の半導体装置を設けることにより、検品システム等のシステムの効率化を図ることができる。

次に、本発明の半導体装置９２１０を実装した電子機器の一態様について図面を参照して説明する。ここで例示する電子機器は携帯電話機であり、筐体２７００、２７０６、パネル２７０１、ハウジング２７０２、プリント配線基板２７０３、操作ボタン２７０４、バッテリ２７０５を有する（図１４参照）。パネル２７０１はハウジング２７０２に脱着自在に組み込まれ、ハウジング２７０２はプリント配線基板２７０３に嵌着される。ハウジング２７０２はパネル２７０１が組み込まれる電子機器に合わせて、形状や寸法が適宜変更される。プリント配線基板２７０３には、パッケージングされた複数の半導体装置が実装されており、このうちの１つとして、本発明の半導体装置９２１０を用いることができる。プリント配線基板２７０３に実装される本発明の半導体装置は、コントローラ、中央処理ユニット（ＣＰＵ、Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）、メモリ、電源回路、音声処理回路、送受信回路等の複数の機能を有する。

パネル２７０１は、接続フィルム２７０８を介して、プリント配線基板２７０３と接続される。上記のパネル２７０１、ハウジング２７０２、プリント配線基板２７０３は、操作ボタン２７０４やバッテリ２７０５と共に、筐体２７００、２７０６の内部に収納される。パネル２７０１が含む画素領域２７０９は、筐体２７００に設けられた開口窓から視認できるように配置されている。

なお、筐体２７００、２７０６は、携帯電話機の外観形状を一例として示したものであり、本実施例に係る電子機器は、その機能や用途に応じて様々な態様に変容しうる。

上記の通り、本発明の半導体装置は、小型、薄型、軽量であることを特徴としており、上記特徴により、電子機器の筐体２７００、２７０６内部の限られた空間を有効に利用することができる。さらには、電子機器を小型化することが可能である。

本実施例では、本発明の記憶素子に電圧を印加してデータを書き込んだときの電圧電流特性を図１６に示す。

本実施例で作製した試料は、基板上に絶縁層を形成し、絶縁層上に形成された第１の導電層、第１の導電層上に形成された有機化合物層、有機化合物層上に形成された第２の導電層で構成される記憶素子を有する。

本実施例では、基板にガラス基板を用い、第１の導電層にスパッタリング法により形成された厚さ１００ｎｍのチタン層を用い、有機化合物層に蒸着法により形成された厚さ１００ｎｍの４−ｃｙａｎｏ−４’−ｎ−ｏｃｔｙｌｏｘｙｂｉｐｈｅｎｙｌを用い、第２の導電層に蒸着法により形成された厚さ２００ｎｍのアルミニウム層を用いた。また、記憶素子の第１の導電層及び第２の導電層が重複する上面形状を正方形とし、この一辺の長さを１０μｍとした。このときの書込み方法としては、０Ｖから０．０１Ｖごとに電圧を上昇させながら各電圧での試料の電流値を測定するスイープ測定を行った。また、各電圧の印加時間を１００ｍｓｅｃとした。

図１６に、本実施例で用いた試料の書込み特性を示す。横軸は書き込み電圧であり、縦軸は書き込み電流値を表す。破線９０で囲んだプロットは、書込み前の記憶素子の印加電圧に対する電流値を示し、破線９１で囲んだプロットは書込み後の記憶素子の印加電圧に対する電流値を示す。約１．５Ｖで書込みが可能であることが分かる。即ち、低電圧で書込み可能であるため、本実施例で示される記憶素子を有する半導体装置は、消費電力を低減することが可能である。また、低電圧で書き込むことが可能であるため、ＲＦＩＤタグ等の無線で情報を送受信することが可能な半導体装置において、アンテナから入力された交流信号を基に生成される電力であっても、データの書込み、消去、及び書き換えを行うことが可能である。

本実施例では、本発明の記憶素子に電圧を印加してデータを書き込んだときの電圧電流特性を図１７に示す。

本実施例で作製した試料は、基板上に絶縁層を形成し、絶縁層上に形成された第１の導電層、第１の導電層上に形成された有機化合物層、有機化合物層上に形成された第２の導電層で構成される記憶素子を有する。

本実施例では、基板にガラス基板を用い、第１の導電層にスパッタリング法により形成された厚さ１００ｎｍのチタン層を用い、有機化合物層に蒸着法により形成された厚さ１００ｎｍの４−ｃｙａｎｏｐｈｅｎｙｌ−４’−ｎ−ｏｃｔｙｌｏｘｙｐｈｅｎｙｌｂｅｎｚｏａｔｅを用い、第２の導電層に蒸着法により形成された厚さ２００ｎｍのアルミニウム層用いた。また、記憶素子の第１の導電層及び第２の導電層が重複する上面形状を正方形とし、この一辺の長さを１０μｍとした。このときの書込み方法としては、０Ｖから０．０１Ｖごとに電圧を上昇させながら各電圧での試料の電流値を測定するスイープ測定を行った。また、各電圧の印加時間を１００ｍｓｅｃとした。

図１７に、本実施例で用いた試料の書込み特性を示す。横軸は書き込み電圧であり、縦軸は書き込み電流値を表す。破線９２で囲んだプロットは、書込み前の記憶素子の印加電圧に対する電流値を示し、破線９３で囲んだプロットは書込み後の記憶素子の印加電圧に対する電流値を示す。約２Ｖで書込みが可能であることが分かる。即ち、低電圧で書込み可能であるため、本実施例で示される記憶素子を有する半導体装置は、消費電力を低減することが可能である。また、低電圧で書き込むことが可能であるため、無線チップに代表される無線で情報を送受信することが可能な半導体装置において、アンテナから入力された交流信号を基に生成される電力であっても、データの書込み、消去、及び書き換えを行うことが可能である。

本発明の記憶装置の読み込み動作、書き込み動作、及び消去動作を説明する図である。 本発明の記憶素子を説明する断面図である。 本発明の記憶素子を説明する断面図である。 本発明の記憶素子を説明する断面図である。 本発明の記憶装置を説明する図である。 本発明の記憶装置を説明する上面図及び断面である。 本発明の半導体装置を説明する図である。 本発明の記憶装置を説明する上面図及び断面である。 本発明の半導体装置を説明する断面図である。 本発明の半導体装置を説明する断面図である。 本発明に適用可能な記憶素子、抵抗素子の電流電圧特性を説明する図である。 本発明の半導体装置の構成例を説明する図である。 本発明の半導体装置の使用形態を説明する図である。 本発明の半導体装置を有する電子機器について説明する図である。 本発明に適用可能なトランジスタを説明する断面図である。 本発明の記憶素子に書き込みを行ったときの電流電圧特性を説明する図である。 本発明の記憶素子に書き込みを行ったときの電流電圧特性を説明する図である。

Claims (16)

1. 一対の導電層と、前記一対の導電層に挟持される有機化合物とを有する記憶素子を有し、
   前記有機化合物は液晶性を有し、
   前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録することを特徴とする記憶装置。
2. 記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、前記記憶素子は一対の導電層と、前記一対の導電層に挟持される有機化合物とを有し、
   前記有機化合物は、液晶性を有し、
   前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録することを特徴とする記憶装置。
3. メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路とを有し、
   前記メモリセルはトランジスタと記憶素子とを有し、
   前記記憶素子は一対の導電層と、前記一対の導電層に挟持される有機化合物とを有し、
   前記有機化合物は液晶性を有し、
   前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録することを特徴とする記憶装置。
4. 記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、前記記憶素子は一対の導電層と、前記一対の導電層に挟持される有機化合物とを有し、
   前記有機化合物は液晶性を有し、
   前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、
   前記一対の導電層に第２の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第２の相から第１の相へ相転移させることでデータを消去することを特徴とする記憶装置。
5. メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、前記メモリセルはトランジスタと記憶素子とを有し、
   前記記憶素子は一対の導電層と、前記一対の導電層に挟持される有機化合物とを有し、
   前記有機化合物は液晶性を有し、
   前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、
   前記一対の導電層に第２の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第２の相から第１の相へ相転移させることでデータを消去することを特徴とする記憶装置。
6. 請求項１乃至請求項５のいずれか一項において、前記有機化合物は、第１の温度範囲でアイソトロピック相であり、第２の温度範囲でスメクチック相であり、第３の温度範囲で結晶相であり、第１の温度範囲は第２の温度範囲より高く、第２の温度範囲は第３の温度範囲より高いことを特徴とする記憶装置。
7. 請求項１乃至請求項６のいずれか一項において、前記有機化合物を加熱して第１の相とし前記有機化合物を急冷した後、前記一対の導電層に第１の電圧を印加することを特徴とする記憶装置。
8. 請求項１乃至請求項７のいずれか一項において、前記第１の相はアイソトロピック相であり、前記第２の相はスメクチック相であることを特徴とする記憶装置。
9. 請求項１乃至請求項７のいずれか一項において、前記第１の相はアイソトロピック相であり、前記第２の相は結晶相であることを特徴とする記憶装置。
10. 請求項１乃至請求項７のいずれか一項において、前記第１の相はスメクチック相であり、前記第２の相は結晶相であることを特徴とする記憶装置。
11. 記憶素子がマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、前記記憶素子は一対の導電層と、前記一対の導電層に挟持される有機化合物とを有し、
    前記有機化合物は液晶性を有し、
    前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、
    前記一対の導電層に第２の電圧を印加し前記有機化合物を加熱した後加熱を止め、前記有機化合物を冷却して前記有機化合物を第２の相から第１の相へ相転移させることでデータを消去することを特徴とする記憶装置。
12. メモリセルがマトリクス状に配置されたメモリセルアレイと、書き込み回路と、消去回路とを有し、前記メモリセルはトランジスタと記憶素子とを有し、
    前記記憶素子は一対の導電層と、前記一対の導電層に挟持される有機化合物とを有し、
    前記有機化合物は液晶性を有し、
    前記一対の導電層に第１の電圧を印加し前記有機化合物を加熱して、前記有機化合物を第１の相から第２の相へ相転移させることでデータを記録し、
    前記一対の導電層に第２の電圧を印加し前記有機化合物を加熱した後加熱を止め、前記有機化合物を冷却して前記有機化合物を第２の相から第１の相へ相転移させることでデータを消去することを特徴とする記憶装置。
13. 請求項１、請求項２、請求項１１、及び請求項１２のいずれか一項において、前記第１の相は結晶相であり、前記第２の相はスメクチック相であることを特徴とする記憶装置。
14. 請求項１、請求項２、請求項１１、及び請求項１２のいずれか一項において、前記第１の相は結晶相であり、前記第２の相はアイソトロピック相であることを特徴とする記憶装置。
15. 請求項１、請求項２、請求項１１、及び請求項１２のいずれか一項において、前記第１の相はスメクチック相であり、前記第２の相はアイソトロピック相であることを特徴とする記憶装置。
16. 請求項１乃至請求項１５のいずれか一項に示す記憶素子と、アンテナとして機能する導電層と、
    前記記憶素子の第１の導電層又は第２の導電層に接続する第１のトランジスタと、前記アンテナとして機能する導電層に接続する第２のトランジスタとを有することを特徴とする半導体装置。

Images