WO2007138883A1 - メモリ素子、データ記録方法及びicタグ - Google Patents

メモリ素子、データ記録方法及びicタグ Download PDF

Info

Publication number
WO2007138883A1
WO2007138883A1 PCT/JP2007/060199 JP2007060199W WO2007138883A1 WO 2007138883 A1 WO2007138883 A1 WO 2007138883A1 JP 2007060199 W JP2007060199 W JP 2007060199W WO 2007138883 A1 WO2007138883 A1 WO 2007138883A1
Authority
WO
WIPO (PCT)
Prior art keywords
liquid crystal
semiconductor material
material layer
memory element
spot
Prior art date
Application number
PCT/JP2007/060199
Other languages
English (en)
French (fr)
Inventor
Yuichiro Haramoto
Takamasa Kato
Kohki Hiroshima
Original Assignee
Yamanashi University
Nippon Chemical Industrial Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yamanashi University, Nippon Chemical Industrial Co., Ltd. filed Critical Yamanashi University
Priority to CN2007800200218A priority Critical patent/CN101454902B/zh
Priority to US12/301,699 priority patent/US7965534B2/en
Publication of WO2007138883A1 publication Critical patent/WO2007138883A1/ja

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B82NANOTECHNOLOGY
    • B82YSPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/0002Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using resistive RAM [RRAM] elements
    • G11C13/0009RRAM elements whose operation depends upon chemical change
    • G11C13/0014RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material
    • G11C13/0016RRAM elements whose operation depends upon chemical change comprising cells based on organic memory material comprising polymers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/10Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration
    • H01L27/105Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including a plurality of individual components in a repetitive configuration including field-effect components
    • GPHYSICS
    • G11INFORMATION STORAGE
    • G11CSTATIC STORES
    • G11C13/00Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00
    • G11C13/04Digital stores characterised by the use of storage elements not covered by groups G11C11/00, G11C23/00, or G11C25/00 using optical elements ; using other beam accessed elements, e.g. electron or ion beam
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/40Thermal treatment, e.g. annealing in the presence of a solvent vapour
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/10Organic polymers or oligomers
    • H10K85/111Organic polymers or oligomers comprising aromatic, heteroaromatic, or aryl chains, e.g. polyaniline, polyphenylene or polyphenylene vinylene
    • H10K85/113Heteroaromatic compounds comprising sulfur or selene, e.g. polythiophene
    • H10K85/1135Polyethylene dioxythiophene [PEDOT]; Derivatives thereof
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/731Liquid crystalline materials

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Theoretical Computer Science (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Mathematical Physics (AREA)
  • Heterocyclic Compounds Containing Sulfur Atoms (AREA)
  • Organic Low-Molecular-Weight Compounds And Preparation Thereof (AREA)
  • Thin Film Transistor (AREA)
  • Semiconductor Memories (AREA)
  • Liquid Crystal Substances (AREA)
  • Liquid Crystal (AREA)

Abstract

 本発明のメモリ素子は、液晶化合物を含む導電性液晶半導体材料層にレーザー光をスポット照射して選択的に加熱処理を行い該液晶化合物の液晶状態の分子配向を利用して情報を記憶するメモリ素子であって、互いに平行な複数本の線状の電極から形成された第1の電極群と、前記第1の電極群を覆うように形成された、長い直線的共役構造部分を持ち液晶相としてスメクチック相を有する液晶化合物を含む導電性液晶半導体材料層と、前記導電性液晶半導体材料層上に前記第1の電極群の電極と交差する方向に延びる互いに平行な複数本の線状の透明電極から形成された第2の電極群と、を有することを特徴とする。

Description

明 細 書
メモリ素子、データ記録方法及び ICタグ
技術分野
[0001] 本発明は、導電性液晶半導体を用いたメモリ素子、データ記録方法及び ICタグに 関するものである。
背景技術
[0002] シリコンや化合物半導体に替わる半導体素材として有機半導体が注目されている。
従来の半導体による半導体素子は高真空下、高温下の製造プロセスが不可欠であ るため製造コストの低減が困難である。これに対して、有機物が半導体素材として使 用できれば、半導体塗液の塗布や室温域での真空蒸着等の単純なプロセスによつ て半導体素子が形成可能になる。
[0003] 本発明者らは、先に長い直線的共役構造部分を持ち液晶相としてスメクチック相を 有する液晶化合物は、スメクチック相の液晶状態で電圧を印加する力、又はスメクチ ック相からの相転移で生じる固体状態で電圧を印加することにより、光励起なしで優 れた電荷輸送能を有することから、該液晶化合物を、例えば有機エレクト口ルミネッセ ンス材料や薄膜トランジスタ一等の有機半導体素子に用いることを提案した (例えば 、特許文献 1〜5参照。)。
[0004] 特許文献 1 :特開 2004— 6271号公報
特許文献 2:国際公開第 2004Z85360号パンフレット
特許文献 3:国際公開第 2004Z85359号パンフレット
特許文献 4:特開 2004— 311182号公報
特許文献 5 :特開 2005— 142233号公報
発明の開示
[0005] 本発明者らは、更に導電性液晶半導体の用途について鋭意研究を進める中で、メ モリ素子の情報記録部を、該導電性液晶半導体を用いて半導体塗液の塗布や室温 域での真空蒸着等の単純なプロセスにより提供することができることを見出し、本発 明を完成するに到った。 [0006] 即ち、本発明は、導電性液晶半導体を用いて半導体塗液の塗布や室温域での真 空蒸着等の単純なプロセスにより情報記録部を作製することができる新規なメモリ素 子、これを用いたデータ記録方法及び ICタグを提供することを目的とする。
[0007] 本発明が提供する第 1の発明は、液晶化合物を含む導電性液晶半導体材料層に レーザー光をスポット照射して選択的に加熱処理を行い該液晶化合物の液晶状態 の分子配向を利用して情報を記憶するメモリ素子であって、互いに平行な複数本の 線状の電極から形成された第 1の電極群と、前記第 1の電極群を覆うように形成され た、長 、直線的共役構造部分を持ち液晶相としてスメクチック相を有する液晶化合 物を含む導電性液晶半導体材料層と、前記導電性液晶半導体材料層上に前記第 1 の電極群の電極と交差する方向に延びる互いに平行な複数本の線状の透明電極か ら形成された第 2の電極群と、を有することを特徴とするメモリ素子である。
[0008] また、本発明が提供する第 2の発明は、前記液晶化合物を含む導電性液晶半導体 材料層に前記透明電極を透過させたレーザー光をスポット照射して加熱処理するこ とを特徴とする前記第 1の発明のメモリ素子のデータ記録方法である。
[0009] また、本発明が提供する第 3の発明は、前記第 1の発明のメモリ素子を用いてなるこ とを特徴とする ICタグである。
図面の簡単な説明
[0010] [図 1]本発明のメモリ素子の実施形態の一つの断面構造を示す模式図である。
[図 2]本発明のメモリ素子の実施形態の一つの上面構造を示す模式図である。
[図 3]本発明のメモリ素子の実施形態の一つの製造例を説明する模式図である。
[図 4]本発明のメモリ素子の実施形態の一つにおいてレーザー光をスポット照射する 位置を示す模式的斜視図である。
[図 5]本発明のメモリ素子の実施形態の一つにレーザー光をスポット照射した後の該 メモリ素子内の状態を示す模式的断面図である。
[図 6]本発明のメモリ素子の実施形態の一つにレーザー光をスポット照射した後の該 メモリ素子内の導電性液晶半導体材料層の [0]、[1]の書込み状態を示す模式図で ある。
[図 7]本発明の ICタグの実施形態の一つの上面構造を示す模式図である。 [図 8]実施例で調製した導電性液晶半導体材料層を 150°Cで 3分間加熱処理し、室 温(25°C)まで自然冷却して得られた固体状態のものが基板に対して分子配向として 水平配向をとっていることが観察された偏光顕微鏡写真である。
[図 9]実施例で調製した導電性液晶半導体材料層の導電性 (電圧と電流量との関係 )を評価するために使用した素子の概略構成図である。
[図 10]実施例で調製した導電性液晶半導体材料層を加熱してスメクチック液晶状態 とした後、自然冷却し固体状態にしたときの電圧と電流量との関係、及び加熱処理を 行わなかった該導電性液晶半導体材料層につ!/ヽての電圧と電流量との関係を示す 図である。
[図 11]実施例で調製した導電性液晶半導体材料層をレーザー光でスポット照射して 加熱処理したもの力 スポット的に基板に対して分子配向として水平配向をとつてい ることが観察された偏光顕微鏡写真である。
[図 12]実施例で調製した導電性液晶半導体材料層を 150°Cで 3分間加熱処理し、 室温 (25°C)まで自然冷却して得られた固体状態の液晶化合物が分子長軸方向に 偏光した蛍光を発光することが観察された偏光顕微鏡写真である。
[図 13]本発明のメモリ素子の実施形態の一つにおいて、液晶分子の分子長軸方向と 読み取る偏光板の透過軸の方向の関係を示す図である。
発明を実施するための最良の形態
[0011] 本発明のメモリ素子は、液晶化合物を含む導電性液晶半導体材料層にレーザー 光をスポット照射して選択的に加熱処理を行!、該液晶化合物の液晶状態の分子配 向を利用して情報を記憶するメモリ素子であって、互いに平行な複数本の線状の電 極から形成された第 1の電極群と、前記第 1の電極群を覆うように形成された、長い直 線的共役構造部分を持ち液晶相としてスメクチック相を有する液晶化合物を含む導 電性液晶半導体材料層と、前記導電性液晶半導体材料層上に前記第 1の電極群の 電極と交差する方向に延びる互いに平行な複数本の線状の透明電極から形成され た第 2の電極群と、を有することを特徴とする。
[0012] 本発明のメモリ素子において情報記録部となる前記導電性液晶半導体材料層は、 通常、液晶分子配列を持っていない状態の液晶化合物を含み、レーザー光による選 択的な加熱処理により、選択的に加熱処理されたスポットのみがスメクチック相の分 子配列を形成し、このスポット (スメタチック液晶状態のスポット)は室温下においても 導電性を持つと同時に光学的異方性を持つ。従って本発明のメモリ素子によれば、 電気的方法で情報の読み出しができると同時に光学的方法でも情報の読み出しが 出来ることも特徴の一つである。このため本発明のメモリ素子は、電気的な読み出し に不具合が生じた場合においても光学的方法により情報の読み出しが出来るので、 ノックアップ機能に優れたものである。
[0013] 以下、本発明のメモリ素子の実施形態を、図面を用いて説明する。図 1〜図 2は、 本発明のメモリ素子の一実施形態を示す模式図である。
[0014] 図 1に示すように、本実施形態のメモリ素子(1)は、下部基板 (6)上に、第 1の電極 群(5)、長い共役結合を持ち液晶相としてスメクチック相を有する液晶化合物を含む 導電性液晶半導体材料層 (4)、第 2の電極群 (3)、透明基板 (2)が順次設けられて なる。
[0015] 下部基板 (6)の材質は、特に制限されるものではなぐ例えば合成樹脂類、天然榭 脂類等が単体または混合体、共重合体或いは複合体として用いられ、具体的には、 ポリエステル榭脂、アクリロニトリルスチレン榭脂、アクリル榭脂、ポリエチレン榭脂、ポ リプロピレン榭脂、ポリアミド榭脂、ポリアセタール榭脂、ポリカーボネート榭脂、 ABS 榭脂、ポリエチレンテレフタレート (PET)榭脂、ポリ塩化ビュル榭脂、酢酸ビュル榭 脂、ポリ乳酸、ポリビュルアルコール榭脂、ポリウレタン榭脂、変性 PPO榭脂、ポリブ チレンテレフタレート榭脂、ポリフエ-レンサルファルド榭脂等の熱可塑性榭脂、もしく はそれらの材料の複合による樹脂の混合体、共重合体等を用いることができ、さらに はガラス繊維または顔料、充填剤の添カ卩による強化榭脂等が挙げられる。またポリ乳 酸、ポリ力プロラタトン、ポリ(3ヒドロキシブチレ一トーヒドロキシヴァリレート)、ポリビ- ルアルコール榭脂などの生分解性榭脂を用いることができ、さらにはそれら榭脂単体 また榭脂混合体、共重合体を用いることができる。
[0016] 下部基板上(6)上に設けられた第 1の電極群(5)は、図 2に示すように、互いに平 行な複数本の線状の電極カゝら構成される。第 1の電極群で使用する電極の材料は、 例えば白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン鉛、タンタル、インジゥ ム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ルテニウム、ゲルマニウム 、モリブデン、タングステン、酸化スズ 'アンチモン、酸化インジウム'スズ (ITO)、フッ 素ドープ酸ィ匕亜鉛、亜鉛、炭素、グラフアイト、グラッシ一カーボン、銀ペースト及び力 一ボンペースト、リチウム、ベリリウム、ナトリウム、マグネシウム、カリウム、カノレシゥム、 スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、ニオブ、ナトリウム、ナトリウム カリウム合金、マグネシウム、リチウム、アルミニウム、マグネシウム Z銅混合物、マ グネシゥム Z銀混合物、マグネシウム Zアルミニウム混合物、マグネシウム Zインジゥ ム混合物、アルミニウム Z酸ィ匕アルミニウム混合物、リチウム Zアルミニウム混合物等 が用いられる。あるいはドーピング等で導電率を向上させた公知の導電性ポリマー、 例えば、導電性ポリア-リン、導電性ポリピロール、導電性ポリチォフェン、ポリエチレ ンジォキシチォフェンとポリスチレンスルホン酸の錯体等も好適に用いられる。中でも 半導体層との接触面にぉ 、て電気抵抗が少な 、ものが好まし 、。
[0017] 導電性液晶半導体材料層 (4)は、第 1の電極群 (5)を覆うように形成される。本発 明に係る導電性液晶半導体材料層は、長 、直線的共役構造部分を持ち液晶相とし てスメクチック相を有する液晶化合物を、好ましくは 70重量%以上、特に好ましくは 9 0重量%以上含む。該導電性液晶半導体材料層中の該液晶化合物の含有率が 70 重量%未満では、スメクチック相の分子配列を保持させることが難しくなり、レーザー 光を照射したスポットも導電性が低 、ものが得られ、レーザー光により情報の記録が できなくなるおそれがある。
[0018] 前記長 、直線的共役構造部分を持ち液晶相としてスメクチック相を有する液晶化 合物 (以下、「本発明に係る液晶化合物」ともいう)としては、好ましくは下記一般式 (3 a)〜(3g)の液晶化合物を挙げることができる。
[0019] [化 1]
Figure imgf000008_0001
R1 •A—— C≡C- -A一 R (3b)
n
R1 A一 N=N A—— R2 (3c)
R1 -A一 CH=N- -A—— R2 (3d)
R -A—— CH=CH- -A—— R' (3e)
R1一 A一 CH= —— A—— N=CH—— A—— R2 ( 3f )
R1—— A—— N=CH— A—— CH=N—— A—— R2 ( 3g ) 式 (3 a:) 〜 (3 g) 中、 R1及び R2は、 同一の又は異なる直鎖状若しくは分岐状のァ ルキル基、 アルコキシ基、 シァノ基、 ニトロ基、 F、 一 C (O) O (CH2) m—CH3、 一 C (O) - (CH2) m— CH3、 又は下記一般式 (2) を示す。
R3
CH2=C—— B (2 )
式 (2) 中、 R 3は水素原子又はメチル基、 Bは— (CH2) m―、 一 (CH2) m— O—、 — CO— 0— (CH2) m―、 — C6H4— CH2— O—又は— CO—を示す。 mは 1~18 の整数を示す。 nは 1~3の整数を示す。 前記一般式(3a)〜(3g)中の R1又は R2の前記アルキル基としては、炭素数 3〜20 のものが好ましく用いられる。アルキル基の具体例としては、例えば、ブチル基、へキ シル基、ヘプチル基、ォクチル基、ノ-ル基、デシル基、ドデシル基、ペンタデシル 基、ォクタデシル基等が挙げられる。特に、アルキル基が一般式 CH - (CH ) ― C
3 2
H(CH ) - (CH ) -CH一(式中、 Xは 0〜7の整数、 yは 0〜7の整数を示す)で表 される分岐状のアルキル基の場合は、各種溶媒への溶解性を向上させることができ るので好ましい。
[0021] 前記一般式(3a)〜(3g)中の R1又は R2の前記アルコキシ基としては、一般式 C H n 2:
O で表される式中の nが 3〜20の整数であることが好ましい。特に、アルコキシ基
+1
が一般式 CH— (CH ) -CH (CH ) (CH ) —CH—O (式中、 xは 0〜7の整
3 2 3 2 2
数、 yは 0〜7の整数を示す)で表される分岐状のアルコキシ基の場合は、各種溶媒 への溶解性を向上させることができるので好ましい。
また、 R1と R2の基の組合せがアルキル基とアルコキシ基の場合にぉ 、て特に各種 溶媒への溶解性を更に向上させることができる。
[0022] また、前記一般式(3a)〜(3g)中の Aとしては、下記式 (4a)〜(4e)の基が挙げら れる。
[0023] [化 2]
Figure imgf000009_0001
[0024] 本発明に係る液晶化合物 (長 、直線的共役構造部分を持ち液晶相としてスメクチッ ク相を有する液晶化合物)は、シス体、トランス体あるいはその混合物であってもよい
[0025] 本発明に係る液晶化合物は、下記一般式(1)で表されるスチリル誘導体が好まし い。
[化 3]
Figure imgf000010_0001
式 (1 ) 中、 R 1及び R 2は前記と同義。 nは 2〜 3の整数を示す。
[0026] 前記一般式(1)で表わされるスチリル誘導体は、下記反応式(1)、下記反応式(2) 又は下記反応式(3)に従って容易に製造することができる。
即ち、前記反応式(1)によれば、前記一般式(1)中の R1と R2が同一の基を有し、 n 力 S 2のスチリル誘導体を得ることができる。
また、前記反応式(2)によれば、前記一般式(1)中の R1と R2が異なる基を有し、 nが 2のスチリル誘導体を得ることができる。
また、前記反応式(3)によれば、前記一般式(1)中の nが 3のスチリル誘導体を製 造することができる。
[0027] [化 4]
反応式(1 )
Figure imgf000011_0001
卜ランス体
反応式 (1 ) 中、 R = R〗 = R 2を示し、
[0028] 前記反応式(1)の反応は、具体的には、 p キシレンビス (トリフエニルホスホ-ゥ ムブロマイド)(化合物(6) )に対して、ベンズアルデヒド誘導体 (化合物(5) )を好まし くは 2〜4倍モル、更に好ましくは 2〜2. 5倍モル及びアルコキシド等の塩基を好まし くは 1〜5倍モル、更に好ましくは 3. 5〜4. 5倍モル用い、メタノール、エタノール等 のアルコール等の溶媒中で好ましくは 0〜100°C、更に好ましくは 20〜50°Cで 0. 5 〜50時間、一層好ましくは 5〜30時間反応を行うことによりなされ、 目的とする前記 一般式(1)で表わされるスチリル誘導体 (化合物(1 1) )を得ることができる (特開 2 004— 6271号公報及び国際公開第2004 085360号公報参照)。
[0029] [化 5] 反応式(2)
Figure imgf000012_0001
( 1-2 )
Figure imgf000012_0002
卜ランス体 反応式 (2 ) 中、 R 1と R 2は前記と同義。 Bはメチル基、 ェチル基、 フエニル基等の一 価の有機基、 Xは塩素、 臭素等のハロゲン原子を示す。
[0030] 前記反応式(2)の反応は、具体的には、ベンズアルデヒド誘導体 (化合物(7) )に 対して、ホスホ-ゥム塩 (ィ匕合物(8) )を好ましくは 1〜3倍モル、更に好ましくは 1〜1 . 5倍モル及びアルコキシド等の塩基を好ましくは 1〜4倍モル、更に好ましくは 2〜3 倍モル用い、メタノール、エタノール等のアルコール等の溶媒中で好ましくは 20〜 50°C、更に好ましくは— 5〜25°Cで 1〜20時間、一層好ましくは 5〜15時間反応を 行うことによりなされ、 目的とする前記一般式(1)で表わされるスチリル誘導体 (ィ匕合 物(1 2) )を得ることができる(国際公開第 2004Z085359号公報参照。 )。
[0031] [化 6]
Figure imgf000013_0001
Figure imgf000013_0002
Figure imgf000013_0003
卜ランス体
反応式 (3 ) 中、 R 1及び R 2は前記と同義。
[0032] 前記反応式(3)の反応は、具体的には、前記べンズアルデヒド誘導体 (化合物(7) )に対して、ホスホ-ゥム塩 (ィ匕合物(9) )を好ましくは 0. 9〜1. 1倍モル、更に好まし くは 1倍モル程度及びアルコキシド等の塩基を好ましくは 0. 8〜5倍モル、更に好ま しくは 1倍モル程度用い、メタノール、エタノール等のアルコール等の溶媒中で好まし くは 0〜150°C、更に好ましくは 30〜80°Cで 5時間以上、一層好ましくは 10〜30時 間反応を行うことによりなされ、 目的とする前記一般式(1)で表わされるスチリル誘導 体 (化合物( 1— 3) )を得ることができる(特願 2006 - 37149号参照。)。
[0033] 更に、前記反応式(1)、反応式(2)又は反応式(3)の反応において、得られたスチ リル誘導体 (化合物(1 1、 1 2、 1 3) )をヨウ素の存在下に溶媒中で加熱処理す ることにより、該スチリル誘導体 (化合物(1 1、 1 2、 1 3) )に相当するトランス体 を選択的に得ることができる。この場合、ヨウ素の添加量はスチリル誘導体 (ィ匕合物(
1— 1、 1— 2、 1— 3) )に対して 0. 001〜0. 1倍モル、好ましくは 0. 005〜0. 01倍 モルであり、加熱処理温度は 100〜180°C、好ましくは 130〜150°Cである。また、こ の際、用いることができる溶媒は、例えばベンゼン、トルエン、 o—キシレン、 m—キシ レン、 p—キシレン、クロ口ベンゼン、 o—ジクロロベンゼン、 m—ジクロロベンゼン、 p— ジクロロベンゼン等が挙げられ、これは 1種又は 2種以上で用いることができる。
[0034] 本発明に係る導電性液晶半導体材料層は、アルキル鎖の長さが異なる前記一般 式(1)で表されるスチリル誘導体から選ばれた化合物を 2成分以上含有するものが 好ましい。斯カる導電性液晶半導体材料層を用いることにより、液晶分子のスメクチッ ク相の分子配列の記憶が向上し室温域に戻った状態でもスメクチック相の分子配列 をほぼ完全に記憶させることができ、また、特に導電性が高いものが得られる。
この場合、アルキル鎖の長さが異なる前記一般式(1)で表わされるスチリル誘導体 同士の組み合わせが好ましぐアルキル鎖の長さが異なる炭素数 3〜18の任意の 2 成分以上の化合物の組合せが特に好ま 、。
尚、本発明において、前記アルキル鎖とは、 R1と R2がアルコキシ基の場合は、一般 式; C H O—のアルコキシ基の式中の「C H 」のアルキル基の部分を示す。また n 2n+l n 2n+l
、本発明において、前記アルキル鎖の長さとは、アルキル鎖を構成する炭素の数 (C 数)を意味する。
[0035] 本発明に係る導電性液晶半導体材料層に使用する液晶化合物の特に好ま ヽ組 合せは、前記一般式(1)中の R1と R2が炭素数 12〜18のアルキル基又は一般式; C H O—(式中、 nは 12〜18の整数を示す)で表わされるアルコキシ基力も選ばれる
2n+l
基であるスチリル誘導体 (A)と、前記一般式(1)中の R1と R2が炭素数 6〜11のアル キル基又は一般式; C H O—(式中、 nは 6〜: L 1の整数を示す)で表わされるアル
n 2n+l
コキシ基力も選ばれる基であるスチリル誘導体 (B)とを含有するものである。
[0036] 本発明に係る導電性液晶半導体材料層にお ヽて、前記のように 2成分以上の液晶 化合物 (スチリル誘導体)の混合物とする場合、その各成分の配合割合は、スメクチッ ク相の液晶相を示す温度範囲が 100〜250°C、特に 130〜250°Cとなるように任意 の配合割合で調製されることが好ま ヽ。スメクチック相の液晶相を示す温度範囲が 100〜250°C、特に 130〜250°Cであると、少なくとち 100°C程度、特に 130°C程度 の実用的な温度での耐熱性を有し、更に、特に室温域での導電性が高い導電性液 晶半導体材料層が得られる点で特に好ましい。
[0037] 前記各成分の配合割合は、用いるスチリル誘導体によって大きく異なる力 例えば 、本発明にお ヽて好ま 、組み合わせの一つである前記スチリル誘導体 (A)として 前記一般式(1)中の R1と R2が C H O—のアルコキシ基であるスチリル誘導体を用
15 31
い、前記スチリル誘導体 (B)として前記一般式(1)中の R1と R2が C H O—のアルコ
10 21
キシ基であるスチリル誘導体を用いる場合には、前記スチリル誘導体 (A)に対するモ ル比で前記スチリル誘導体 (B)が 0. 90〜: L 10、好ましくは 1である。
[0038] 図 2に示すように、本実施形態のメモリ素子(1)は、前記導電性液晶半導体材料層
(4)上に、前記第 1の電極群 (5)の電極と交差する方向に延びる互!ヽに平行な複数 本の線状の透明電極から形成された第 2の電極群 (3)を有する。使用できる透明電 極の種類は、特に制限されるものではないが、例えば ITO、 ZnO、 PEDOT-PSS 等を使用することができる。
[0039] 前記第 2の電極群 (3)上には透明基板 (2)が設置される。使用できる透明基板の 材質は特に制限されるものでなぐ例えばガラス、ポリエチレンテレフタレート (PET) 、ポリエチレンナフタレートなどのポリエステル類、ポリエチレン、ポリプロピレン、ポリス チレン、 EVAなどのポリオレフイン類、ポリ塩化ビニル、ポリ塩化ビ-リデンなどのビ- ル系榭脂、ポリサルホン、ポリエーテルサルホン、ポリカーボネート、ポリアミド、ポリイ ミド、アクリル榭脂、メタタリレート、トリアセテートセルロースなどを使用することができ る。
[0040] このような構成を持つ本実施形態のメモリ素子(1)は、例えば下記製造例 1又は製 造例 2によって製造することができる。
[0041] 製造例 1:下部基板 (6)上に第 1の電極群 (5)を、透明基板 (2)上に透明電極から 形成された第 2の電極群 (3)をそれぞれ形成し、次に電極群 (5)を形成した下部基 板 (6)に前記液晶相としてスメクチック相を有する液晶化合物を含む層を、該電極群
(5)を覆うように形成させてこの層を導電性液晶半導体材料層(4)とし、該導電性液 晶半導体材料層 (4)を形成した下部基板 (6)と電極群 (3)を形成した透明基材 (2) とを圧着する方法 (図 3の製造例 1参照。 )0
[0042] 製造例 2 :下部基板 (6)上に第 1の電極群(5)を、透明基板 (2)上に透明電極から 形成された第 2の電極群 (3)をそれぞれ形成し、次に該透明電極上に前記液晶相と してスメクチック相を有する液晶化合物を含む導電性液晶半導体材料層(4)を形成 させる。一方、電極群(5)を形成した下部基板 (6)上にも該電極群(5)を覆うように前 記液晶相としてスメクチック相を有する液晶化合物を含む導電性液晶半導体材料層 (4)を形成させ、こうして得られた下部基板 (6)と透明基板 (2)とを導電性液晶半導 体材料層 (4)で圧着する方法 (図 3の製造例 2参照。 )
[0043] 尚、電極の形成方法としては、前記の電極原料を蒸着やスパッタリング等の方法を 用いて形成した導電性薄膜を、公知のフォトリソグラフ法やリフトオフ法を用いて電極 形成する方法、アルミニウムや銅等の金属箔上に熱転写、インクジェット等によるレジ ストを用いてエッチングする方法等がある。また導電性ポリマーの溶液あるいは分散 液、導電性微粒子分散液を直接インクジェットによりパターユングしてもよいし、塗工 膜からリソグラフやレーザーアブレーシヨン等により形成してもよい。さらに導電性ポリ マーや導電性微粒子を含むインク、導電性ペースト等を凸版、凹版、平版、スクリー ン印刷等の印刷法でパターユングする方法も用いることができる。
[0044] また、導電性液晶半導体材料層を形成する方法としては、例えば、真空蒸着、斜方 真空蒸着、或いは液晶化合物を溶媒に溶解し、印刷法、ディップコート法、或いはス ピンコーティング法による塗布方法により層形成させる方法等がある。また、前記印刷 法としては、スクリーン印刷法、インクジェット印刷法等が挙げられる力 これらに限定 されるものではない。
[0045] 以下に、図 1に示すメモリ素子(1)の製造方法の具体例を示す。尚、本具体例で使 用するスチリル誘導体 (液晶化合物)は、後述する〔実施例〕の項に示した手順 (合成 例 1、合成例 2)に従って調製することができるものである。
[0046] <メモリ素子(1)の製造方法の具体例 >
ポリエチレンテレフタレートの下部基板(6)上(寸法 2 X 2mm、厚さ 0. 7mm)に巿 販の銀分 75重量%、バインダ榭脂 15重量%、溶剤 10重量%を含む導電性ペースト を用い、スクリーン印刷し、 50°C20分の予備乾燥を経て、 150°Cで 30分の焼成を行 うことで平行な複数本の線状の銀電極カゝらなる第 1の電極群 (5)を製造する。
次に、合成例 1及び合成例 2 (後述する〔実施例〕の項の記載参照)で得られたスチ リル誘導体 (A)及び (B)の等モル比の混合試料 40mgをサンプルボードに入れ、蒸 着装置に取り付ける。基板と試料との距離を 12cmとして真空計を見て気化状態を確 認しながら真空蒸着を行い、蒸着終了後、窒素ガスを、乾燥剤を通して導入し大気 圧に戻して膜厚が例えば 300nmの導電性液晶半導体材料層(4)を製造する。 一方、スパッタリング法で形成した ITO薄膜を、フォトリソグラフ法を用いてポリカー ボネートの透明基板 (2)上(寸法 2 X 2mm、厚さ 0. 7mm)に平行な複数本の線状の ITO電極カゝらなる第 2の電極群 (3)を製造する。 そして、この電極群 (3)を形成した 透明基板 (2)に前記で形成した導電性液晶半導体材料層 (4)を有する下部基板 (6 )を圧着してメモリ素子(1)を製造する。
[0047] 本発明のメモリ素子は、前記液晶化合物を含む導電性液晶半導体材料層に前記 透明電極を透過させたレーザー光をスポット照射して加熱処理することにより、デー タ記録を行う。
本実施形態のメモリ素子(1)は、液晶分子配列を持っていない状態の前記液晶化 合物を含む前記導電性液晶半導体材料層(4)にレーザー光をスポット照射して選択 的に加熱処理を行!、、該液晶化合物の液晶状態の分子配列の生成を行って導電性 及び光学異方性の 2つの性質を同時に持つスポットを形成させ、該導電性を持つス ポットと非導電性のスポット及び光学異方性の相違により情報を記憶することができ、 電気的方法及び光学的方法の異なる 2つの方法のいずれでも情報の読み出しが可 能なものであり、斯カるメモリ素子(1)を用いたデータ記録は、例えば次のようにして 行うことができる。
[0048] 即ち、本実施形態のメモリ素子(1)を用いたデータ記録は、図 4及び図 5に示すよう に、導電性液晶半導体材料層(4)に第 2電極群 (3)の透明電極を透過させたレーザ 一光(7)を、第 1の電極群 (5)の電極と第 2の電極群 (3)の透明電極との交差地点に スポット照射して選択的に加熱処理を行うことにより、行うことができる。該導電性液晶 半導体材料層 (液晶分子配列を持って 1ヽな 1ヽ状態の液晶化合物を含む導電性液晶 半導体材料層)はレーザー光で処理しないものは絶縁性であるのに対して、レーザ 一光で処理したスポット (導電性スポット(8) )だけ、スメクチック相の液晶状態となり、 レーザー光の照射後、室温下においてもスメクチック相の分子配列のほぼ完全に保 持された固体状態で極めて高い導電性と光学異方性を示す。このため、例えば絶縁 状態で光学的異方性も示さない状態の導電性液晶半導体材料層 (4)にレーザー光 をスポット照射して選択的にスメクチック液晶状態のスポットを形成させることにより、こ のスポットは極めて高い導電性と光学異方性を示すことから非導電性部分と導電性 部分或いは光学異方性の相違により同時にデータの記録を行うことができる。
また、照射するレーザー光はエネルギー密度が特に 10 X 103WZcm2以上、好ま しくは 15 X 103WZcm2以上、特に好ましくは 15 X 103〜35 X lo Zcm2で鮮明に データの記録を行うことができる。尚、波長等のその他の条件は特に制限されるもの ではない。
[0049] 尚、本発明のメモリ素子おいて、データ記録前(レーザー光照射前)における、前記 導電性液晶半導体材料層に含まれる全ての前記液晶化合物に占める前記「液晶分 子配列を持っていない状態の液晶化合物」の割合は、好ましくは 95重量%以上、特 に好ましくは 99重量%以上である。該割合が 95重量%未満では、記録されたデータ の信頼性が低くなるおそれがある。
[0050] 前記加熱処理により、図 6に示すように、導電性液晶半導体材料層(4)に高導電性 •高光学的異方性を示すスメクチック液晶状態のスポット [1]と、低導電性'高光学的 異方性を示すスポット [0]とによる [0] [1]記載によりデータが記録される。
[0051] 更に本発明のメモリ素子においては、導電性液晶半導体材料層をレーザー光でス ポット照射して選択的に加熱処理を行ったスポットは、液晶化合物の分子長軸方向 に偏光した蛍光を発光するスポットを形成する。このため、該液晶化合物の分子長軸 方向を制御することにより、 1スポットに光学的に多重記録することができる。即ち、本 発明のメモリ素子のデータ記録方法は、前記液晶化合物を含む前記導電性液晶半 導体材料層にレーザー光をスポット照射して選択的に加熱処理を行 ヽ、該液晶化合 物の液晶状態の分子配列の生成を行って、該液晶化合物の分子長軸方向に偏光し た蛍光を発光するスポットを形成させ、 1スポットに光学的に多重記録することを特徴 とする形態を含む。 [0052] また、前記メモリ素子のデータ記録方法により記録されたデータの読み出し (多重 記録されたデータの読み出し)は、前記液晶化合物の分子長軸方向に偏光した蛍光 を発光するスポットに励起光を照射し、生じた蛍光偏光の振動方向に、偏光板の透 過軸の方向を合わせることにより行うことができる。
[0053] 本発明の [0] [1]記載のメモリ素子は、既存の読み取り回路に接続して [0] [1]を読 み込むことができる。
[0054] また、前記導電性液晶半導体材料層のスメクチック液晶状態は可逆的であり、液体 状態からの冷却時に超音波による振動などを与えて超音波等による振動を与えて分 子配向を乱すことにより、スメクチック液晶状態力 低導電性,高光学的異方性を示 すアモルファス状態にすることができる。
[0055] 次に、本発明の ICタグについて説明する。
本発明の ICタグは、前述した本発明のメモリ素子を用いてなることを特徴とする。以 下、本発明の ICタグを、図 7を用いて説明する。図 7は、本発明の ICタグの一実施形 態を示す上面図である。
[0056] 図 7に示すように、 ICタグ(9)は、フィルム状のプラスチック基板(11)と、プラスチッ ク基板 (11)上に設けられたアンテナ部(12)及び集積回路部(10)とを備え、また、 絶縁層 (13)力 アンテナ部(12)を構成するアンテナ線の始点と終点との間にあるァ ンテナ線を覆い、その上をジャンパー線で接続され、そして、集積回路部(10)には、 前述した本発明のメモリ素子が設けられている。尚、 ICタグ (9)は、表面に保護膜を 更に備えていてもよい。また、 ICタグ(9)は、裏面に粘着効果を持たせることで、菓子 袋や、ドリンク缶のような曲面形状を有するものにも貼り付けて使用することができる。
[0057] 前記フィルム状のプラスチック基板(11)の材質は特に限定されるものではなぐ一 般的に ICカード、 ICタグに用いられる榭脂が用いられる。例えば、合成樹脂類、天然 榭脂類等が単体または混合体、共重合体或いは複合体として用いられ、具体的には 、ポリエステル榭脂、アクリロニトリルスチレン榭脂、アクリル榭脂、ポリエチレン榭脂、 ポリプロピレン榭脂、ポリアミド榭脂、ポリアセタール榭脂、ポリカーボネート榭脂、 AB S榭脂、ポリエチレンテレフタレート(PET)榭脂、ポリ塩化ビュル榭脂、酢酸ビュル榭 脂、ポリ乳酸、ポリビュルアルコール榭脂、ポリウレタン榭脂、変性 PPO榭脂、ポリブ チレンテレフタレート榭脂、ポリフエ-レンサルファルド榭脂等の熱可塑性榭脂、もしく はそれらの材料の複合による樹脂の混合体、共重合体等を用いることができ、さらに はガラス繊維または顔料、充填剤の添カ卩による強化榭脂等が挙げられる。またポリ乳 酸、ポリ力プロラタトン、ポリ(3ヒドロキシブチレ一トーヒドロキシヴァリレート)、ポリビ- ルアルコール榭脂などの生分解性榭脂を用いることができ、さらにはそれら榭脂単体 また榭脂混合体、共重合体を用いることができる。
[0058] アンテナ部(12)は、例えば白金、金、銀、ニッケル、クロム、銅、鉄、錫、アンチモン 鉛、タンタル、インジウム、パラジウム、テルル、レニウム、イリジウム、アルミニウム、ル テ-ゥム、ゲルマニウム、モリブデン、タングステン、酸化スズ 'アンチモン、酸化イン ジゥム 'スズ (ITO)、フッ素ドープ酸ィ匕亜鉛、亜鉛、炭素、グラフアイト、グラッシ一力 一ボン、銀ペースト及びカーボンペースト、リチウム、ベリリウム、ナトリウム、マグネシ ゥム、カリウム、カルシウム、スカンジウム、チタン、マンガン、ジルコニウム、ガリウム、 ニオブ、ナトリウム、ナトリウム一カリウム合金、マグネシウム、リチウム、ァノレミ-ゥム、 マグネシウム Z銅混合物、マグネシウム Z銀混合物、マグネシウム Zアルミニウム混 合物、マグネシウム Zインジウム混合物、アルミニウム Z酸ィ匕アルミニウム混合物、リ チウム Zアルミニウム混合物等が用いられる。あるいはドーピング等で導電率を向上 させた公知の導電性ポリマー、例えば、導電性ポリア-リン、導電性ポリピロール、導 電性ポリチォフェン、ポリエチレンジォキシチォフェンとポリスチレンスルホン酸の錯 体等も好適に用いられる。
[0059] アンテナ部(12)の形成方法としては、公知の方法を用いることができる力 スクリー ン印刷法、オフセット印刷法、グラビア印刷法、インクジェット印刷法等の印刷法が好 ましい。また、印刷法を適用する場合、必要に応じて導電性ペーストにバインダ榭脂 を含有させ基板への接着性を向上させることができる。
[0060] 以上のようにしてアンテナ部(12)を形成した後、本発明のメモリ素子の集積回路部
(10)を実装して ICタグを製造する。集積回路部とアンテナ部を接続する接着材料と しては、公知の異方導電性フィルム、異方導電性ペースト、絶縁性ペースト等を用い てよぐ塗布方法としては、デイスペンス法、印刷法等が挙げられる。
[0061] 以下に、図 7に示す ICタグ(9)の製造方法の具体例を示す。尚、本具体例で使用 するメモリ素子は、前記くメモリ素子(1)の製造方法の具体例 >に従って製造するこ とがでさるちのである。
[0062] < ICタグ(9)の製造方法の具体例 >
ポリエチレンテレフタレート製のプラスチック基板(11)を用い、市販の銀分 75重量 %、バインダ榭脂 15重量%、溶剤 10重量%を含む導電性ペーストを用い、ループ 状アンテナをスクリーン印刷し、 50°C20分の予備乾燥を経て、 150°Cで 30分の焼成 を行うことでアンテナ部(12)を製造する。
また、ジャンパー部に市販の絶縁ペーストを 2回印刷し、更にアンテナを形成したも のと同じ導電性ペーストを使用してスクリーン印刷してジャンパー線を製造する。 そして、アンテナ両端に集積回路部(10)としてメモリ素子(1)と図示しない信号回 路 ICとを、 ACF (異方導電性フィルム (粘着テープ) )で圧着して実装することで ICタ グ (9)を製造する。
[0063] 以上、本発明の一実施形態に係るメモリ素子及び ICタグについて説明したが、本 発明はこれらに限定されない。例えば、 ICタグにおいては、アンテナ部、集積回路部 の配置や構成は任意に設定でき、また、信号処理 IC等の倫理回路部を更に組み込 むことも可能である。
実施例
[0064] 以下、本発明を、実施例を挙げて具体的に説明するが、本発明の範囲は斯力る実 施例に限定されるものでな 、。
[0065] (スチリル誘導体の調製)
<合成例 1;スチリル誘導体 ( A) >
1, 4 ビス(4 '—ペンタデカンォキシスチリル)ベンゼン一(E. E)の合成
(1)下記反応式に従って下記手順により P—ペンタデカンォキシベンズアルデヒドを 調製した。
[0066] [化 7]
Figure imgf000022_0001
Figure imgf000022_0002
[0067] 100mlの四つ口フラスコを使用して 85wt%苛性カリ 2. 79g (42. 3mM)をジメチ ルホルムアミド 30ml〖こ懸濁させ、ここにヒドロキシベンズアルデヒド 5. 28g (43. 2m M)を含むジメチルホルムアミド溶液 10mlを 20°C以下に保持しながら滴下した。その 後 30°Cで 1時間熟成した。次に 1 ブロモペンタデカン 9. 58g (32. 9mM)加え、 7 0°Cで 21時間熟成した。反応液を水に分散後、トルエンで抽出し、水で洗浄後、濃 縮して微着色粘ちよう液 11. 03gを得た。次いでへキサンで再結晶処理して p ペン タデカノキシベンズアルデヒド 8. 91g (純度 98. 3%)を得た。
[0068] (2)下記反応式に従って下記手順により 1, 4 ビス(4' ペンタデカンォキシスチリ ル)ベンゼン異性体混合物 (ィヒ合物(la) )を調製した。
[0069] [化 8]
OHC
Figure imgf000022_0003
NaOMe
CHaCCHa)!^-^^— CH=CH— CH-CH^ ~0(0¾)14
( la )
[0070] 30mlの四つ口フラスコを使用して前記で合成した p—ペンタデカンォキシベンズァ ルデヒド 7. 87g (23. 7mM)、 p キシリレンビス(トリフエ-ルホスホ-ゥムブロミド) 8 . 65g (l l. OmM)をメタノール 100mlに懸濁させ、ここに室温(25°C)で 28wt%メ チラート 6. 87g (35. 6mM)を滴下した。その後還流温度 65°Cで 3時間熟成した。メ タノールを留去し、残留物に水 200mlを加えて攪拌の後、沈澱物を濾過した。この沈
Figure imgf000023_0001
。 ¾コ ¾ ^;^ 目 コ 挲 ¾止 泰澳 ^ x^o)目 眢继 2τコ篛鎩菌 翳 ^ ^M^c^^ ^ ^z ^ ^m ^m o
( qi )
Figure imgf000023_0002
•(VH9)88
'(ω'Η82)3·ΐ-2·ΐ '(ω'Η ΖΖ·ΐ '(;'Η )86·ε '(Ρ'Η )Ζ8·9 '(P'H2)½"9 '(P'H2)90"Z '(Ρ'
)ZVL '(s'H^)uiddS^- 'H N-HI · ^ ¾ ^—^措 Ητ、ェつ; ^—
^,Μ。 (%6 ·66¾¾|)¾ Έ(Ή 'Ή)
→ Ί w^ ^ (qi) 2暴止ェっ :1^ « 稱 、 ¾ ? I rn -^
«Ι^η"¥¾^ ¾ΰ ι ベ ^べ rci i [ェ、 ^コ ^ 暴 H
ψ^α> (Ή · 一べ べ:^ /ίϊ·^ ^ ρ ベ ^ ' : ^ 一 "I
< ^ ^c^-z ^ [ oo]
•(VH9)Z8 服) S'l- S'l '(ω'Η
Wl '(VH )96'S '(Ρ'Η )88·9 '(Ρ'Η 6·9 '(P'H2)90"Z '{V' )ZVL '(s'H ) ds '
H N-HT · ^^ HT、ェつ; ^—^ ¾^ ° ¾¾(%6 ·66¾
Μ)Έ9 'Ζ(Ή '3)—べ べ: ^( /(ί·^ ^ ^^ベ ^) 一 Ί . ^
Figure imgf000023_0003
¾(Ή '3)—べ べ: ^( /(ί·^ ^ ^^ベ ^) 一 'ICiT^廳 ¾止(ε) [ΪΖ00]
•(VH9)Z8 '(ω'Η8 )3·ΐ ΐ '(ω'Η )8Γΐ '(VH )96'S '(Ρ'Η )88·9 '(P'HS
)f6'9 '(Ρ'Η 90· '{V' )ZVL ^ )^^W L^HH-^ · ^ ¾ ^—^措 0>
vm- ,、ェっ 一^
Figure imgf000023_0004
Figure imgf000023_0005
ベ 氺^
66T090/.00Zdf/X3d YZ C888Cl/.00Z OAV 相転移 CC)
合成例 1 C 138 SmG X70 SmF 226 SmC 3Q8 N 310 I
合成例 2 C 98 SmG 187 SmF 250 SmC 255 N 270 I 注) C :結晶、 SmG;スメクチック G相、 SmF ;スメクチック F相、 SmC ;スメク チック C相、 N ;ネマチック、 I ;等方性液体
[0076] <導電性液晶半導体材料層の評価〉
(1-1)
寸法 2X2mm、厚さ 0.7mmの ITO電極のパターンを持つガラス基板各 4枚にポリ (3,4 エチレンジォキシチォフェン) ポリスチレンスルホネート(以下、 PEDOT— PSSと呼ぶ)をスピンコーティングし、基板上の不要な部分を、イソプロパノールを用 いて除去し、次いで 200°Cで 30分間熱処理し、 PEDOT— PSSを硬化させて PED OT— PSS層(膜厚 0. Ιμ ί)を得た。
この基板を真空蒸着装置に取り付け、前記合成例 1と合成例 2で得られたスチリル 系誘導体の等モルの混合試料 40mgをサンプルボードに入れ、蒸着装置に取り付け た。基板と試料との距離を 12cmとして、真空計を見て気化状態を確認しながらサン プルボードに電流を流してゆき、真空蒸着を行った。蒸着終了後、窒素ガスを、乾燥 剤を通して導入し、大気圧に戻し、膜厚が 300nmのスチリル誘導体を含む導電性液 晶半導体材料層を形成した。
また、前記導電性液晶半導体 (合成例 1+合成例 2)を含む膜の相転移を表 2に示 す。
[0077] [表 2]
表 2
Figure imgf000024_0001
注) C;結晶、 SmG;スメクチック G相、 SmF;スメクチック F相、 SmC:スメク チック C相、 N ;ネマチック、 I ;等方性液体
[0078] 前記(1 1)で調製した 4枚の基板を偏光顕微鏡観察したところ暗視野であった。こ のうち 2枚の基板を真空蒸着装置に戻し、窒素雰囲気中に、 150°Cで 3分間加熱処 理してスメクチック液晶状態を発現させた。この基板を取り出し、室温下で偏光顕微 鏡観察したところ明視野が確認された (図 8参照)。
[0079] また、前記(1— 1)で調製した 4枚の基板を真空蒸着装置にもどし、膜厚が 300nm のスチリル誘導体を含む導電性液晶半導体材料層の上にアルミニウムを蒸着し電極 を形成して図 9に示す素子を作製し、この素子の ITO側に +をアルミ電極側にー電 圧を印加し、電圧毎に素子に流れる電流量を測定した。その結果、 150°Cで加熱処 理してスメクチック液晶状態を発現させた基板は電圧 6ボルトで加熱処理をしないも のに対して 1,000,000倍の高!ヽ導電性を示した(図 10参照)。
[0080] これらの結果から、加熱処理により形成された基板ではスメクチック液晶分子配列 が室温においても固定化され導電性及び光学異方性を示すものとなった。これに対 して加熱処理を行わな力 た基板では分子配列がバラバラであり絶縁体で光学異方 性も示さないものであった。これにより加熱処理の有無により導電性と絶縁性の状態 のもの或いは光学的異方性の相違があるものが得られることが確認された。
[0081] (1 - 2)
さらに、レーザー加熱による書込みができるかどうか、以下の実験を行った。
寸法 2 X 2mm、厚さ 0. 7mmの ITO電極のパターンを持つガラス基板各 4枚に PE DOT— PSSをスピンコーティングし、基板上の不要な部分を、イソプロパノールを用 いて除去し、次いで 200°Cで 30分間熱処理し、 PEDOT— PSSを硬化させて PED OT— PSS層(膜厚。. l ^ m)を得た。
この基板を真空蒸着装置に取り付け、前記合成例 1と合成例 2で得られたスチリル 系誘導体の等モルの混合試料 40mgをサンプルボードに入れ、蒸着装置に取り付け た。基板と試料との距離を 12cmとして、真空計を見て気化状態を確認しながらサン プルボードに電流を流してゆき、真空蒸着を行った。蒸着終了後、窒素ガスを、乾燥 剤を通して導入し、大気圧に戻し、膜厚が 300nmのスチリル誘導体を含む導電性液 晶半導体材料層を形成した。
[0082] 前記( 1 2)で調製した 4枚の基板を偏光顕微鏡観察したところ暗視野であった。こ の基板に炭酸ガスレーザー(最大出力 30W、波長 1050nm)を用いて 100 μ mの直 径でビームを照射した。その結果 18 X 103WZcm2程度の出力でレーザー加熱処理 された基板において室温で偏光顕微鏡観察したところレーザー照射部分に明視野 が確認された (図 11参照)。
これにより、レーザー加熱処理で形成されたスメクチック液晶分子配列が室温にお いても固定ィヒされ、尚且つレーザー加熱処理を行ったスポットのみが光学的異方性 を有していることが明らかになった。
[0083] また、前記(1— 2)で調製した基板を真空蒸着装置にもどし、膜厚が 300nmのスチ リル系誘導体の化合物層の上にアルミニウムを蒸着し電極を形成して前記と同様な 素子(図 9参照)を作製し、この素子の ITO側に +をアルミ電極側に―電圧を印加し 、素子に電圧毎に流れる電流を測定した。その結果、 150°Cで加熱処理したスメクチ ック液晶状態を発現させた基板は電圧 6ボルトで加熱処理をしないものに対して 1 ,0 00,000倍の高!、導電性を示した。
この結果よりレーザー光をスポット照射した基板ではスポット照射した部分だけスメク チック液晶分子配列が室温にぉ 、ても固定ィ匕された導電性スポットとなった。これに 対してレーザー光処理を行わな力つた基板では分子配列がバラバラであり絶縁体で あった。これによりレーザー光処理の有無により導電性スポットと絶縁性スポットの状 態のものが得られることが確認された。
[0084] (2- 1)
寸法 2 X 2mm、厚さ 0. 7mmの ITO電極のパターンを持つガラス基板各 4枚に PE DOT— PSSをスピンコーティングし、基板上の不要な部分を、イソプロパノールを用 いて除去し、次いで 200°Cで 30分間熱処理し、 PEDOT— PSSを硬化させて PED OT— PSS層(膜厚。. l ^ m)を得た。
この基板を真空蒸着装置に取り付け、前記合成例 1と合成例 2で得られたスチリル 系誘導体の等モルの混合試料 40mgをサンプルボードに入れ、蒸着角 45° で基板 と試料との距離を 12cmとして、真空計を見て気化状態を確認しながらサンプルボー ドに電流を流してゆき、真空蒸着を行った。蒸着終了後、窒素ガスを、乾燥剤を通し て導入し、大気圧に戻し、膜厚が 300nmのスチリル誘導体を含む導電性液晶半導 体材料層を形成した。 更に真空蒸着装置を用いて、窒素雰囲気中に、 150°Cで 3分間加熱処理してスメク チック液晶状態を発現させた。該液晶化合物の分子長軸方向を偏光顕微鏡により確 認し、その分子長軸方向に偏光板の透過軸をあわせ、非偏光紫外線を基板に照射 すると偏光板を通過する青色偏光が観察された(図 12 (a)参照)。次に、その偏光板 の透過軸を 90度回転させ非偏光紫外線を基板に照射すると偏光板を青色偏光は通 過しな力つた(図 12 (b)参照)。
基板からは、図 12 (a)の矢印方向の偏光がでていてこれをこの方向の透過軸を持 つ偏光板で読み取ることができる。
従って、液晶半導体材料の分子長軸の向きの違いにより、多重記録ができ、偏光 板の透過軸の角度をそれぞれ分子長軸の向きに合わせることにより、そのそれぞれ の読み出しが可能である(図 13参照)。
産業上の利用可能性
以上、詳述したとおり、本発明のメモリ素子は、半導体塗液の塗布や室温域での真 空蒸着等の単純なプロセスによりメモリ素子の情報記録部を作製することができ、ま た、その情報記録手段もレーザー光をスポット照射するという単純な作業で行うことが できる。このため、該メモリ素子を用いることによりメモリ素子の作製力も ICタグの調製 まで印刷法や単純なプロセスにより ICタグが製造可能になる。

Claims

請求の範囲
[1] 液晶化合物を含む導電性液晶半導体材料層にレーザー光をスポット照射して選択 的に加熱処理を行い該液晶化合物の液晶状態の分子配向を利用して情報を記憶 するメモリ素子であって、
互いに平行な複数本の線状の電極から形成された第 1の電極群と、
前記第 1の電極群を覆うように形成された、長い直線的共役構造部分を持ち液晶 相としてスメクチック相を有する液晶化合物を含む導電性液晶半導体材料層と、 前記導電性液晶半導体材料層上に前記第 1の電極群の電極と交差する方向に延 びる互いに平行な複数本の線状の透明電極から形成された第 2の電極群と、を有す ることを特徴とするメモリ素子。
[2] 液晶分子配列を持って!/、な 、状態の前記液晶化合物を含む前記導電性液晶半導 体材料層にレーザー光をスポット照射して選択的に加熱処理を行 1ヽ、該液晶化合物 の液晶状態の分子配列の生成を行って導電性及び光学異方性の 2つの性質を同時 に持つスポットを形成させ、該導電性を持つスポットと非導電性のスポット及び光学異 方性の相違により情報を記憶することができ、電気的方法及び光学的方法の異なる 2つの方法のいずれでも情報の読み出しが可能な請求の範囲第 1項記載のメモリ素 子。
[3] 前記液晶化合物が下記一般式(1)で表されるスチリル誘導体である請求の範囲第 1項記載のメモリ素子。
[化 1]
Figure imgf000029_0001
式 (1) 中、 R1及び R 2は同一の又は異なる直鎖状若しくは分岐状のアルキル基、 アル コキシ基、 シァノ基、 ニトロ基、 F、 — C (O) O (CII2) m— CH3、 一 C (O) 一 (C H2) m— CH3、 又は下記一般式 (2) を示す。
R3
CH,=C- -B- (2)
式 (2) 中、 R 3は水素原子又はメチル基、 Bは— (CH2) m―、 - (CH2) m— 0—、 — CO— O— (CH2) m—、 — C6H4— CH2— O—又は一 CO—を示す。 mは 1 ~ 18 の整数を示す。 nは 2 ~ 3の整数を示す。
[4] 前記導電性液晶半導体材料層はアルキル鎖の長さが異なる前記一般式 (1)で表 されるスチリル誘導体から選ばれた化合物を 2成分以上含有するものである請求の 範囲第 3項記載のメモリ素子。
[5] 請求の範囲第 1項記載のメモリ素子を用いたデータ記録方法であって、
前記液晶化合物を含む前記導電性液晶半導体材料層に前記透明電極を透過さ せたレーザー光をスポット照射して加熱処理することを特徴とするデータ記録方法。
[6] 前記第 1の電極群の前記電極と前記第 2の電極群の前記透明電極との交差地点 にレーザー光をスポット照射して加熱処理する請求の範囲第 5項記載のデータ記録 方法。
[7] 前記液晶化合物を含む前記導電性液晶半導体材料層にレーザー光をスポット照 射して選択的に加熱処理を行!、、該液晶化合物の液晶状態の分子配列の生成を行 つて、該液晶化合物の分子長軸方向に偏光した蛍光を発光するスポットを形成させ 、 1スポットに光学的に多重記録することを特徴とする請求の範囲第 5項記載のデー タ記録方法。
[8] 請求の範囲第 7項記載のメモリ素子のデータ記録方法により記録されたデータの読 み出し方法であって、前記液晶化合物の分子長軸方向に偏光した蛍光を発光する スポットに励起光を照射し、生じた蛍光偏光の振動方向に、偏光板の透過軸の方向 を合わせることを特徴とする多重記録されたデータの読み出し方法。
[9] 請求の範囲第 1項記載のメモリ素子を用 、てなることを特徴とする ICタグ。
PCT/JP2007/060199 2006-05-31 2007-05-18 メモリ素子、データ記録方法及びicタグ WO2007138883A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN2007800200218A CN101454902B (zh) 2006-05-31 2007-05-18 存储元件、数据记录方法、数据读取方法以及ic标签
US12/301,699 US7965534B2 (en) 2006-05-31 2007-05-18 Memory device, data recording method and IC tag

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2006151785A JP2007324314A (ja) 2006-05-31 2006-05-31 メモリ素子、データ記録方法及びicタグ
JP2006-151785 2006-05-31

Publications (1)

Publication Number Publication Date
WO2007138883A1 true WO2007138883A1 (ja) 2007-12-06

Family

ID=38778404

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2007/060199 WO2007138883A1 (ja) 2006-05-31 2007-05-18 メモリ素子、データ記録方法及びicタグ

Country Status (6)

Country Link
US (1) US7965534B2 (ja)
JP (1) JP2007324314A (ja)
KR (1) KR20090029719A (ja)
CN (1) CN101454902B (ja)
TW (1) TW200811862A (ja)
WO (1) WO2007138883A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100952031B1 (ko) * 2005-07-14 2010-04-08 고꾸리쯔다이가꾸호오징 야마나시다이가꾸 액정성 유기 반도체 재료 및 이것을 이용한 반도체 소자또는 정보 기록 매체
JP2009250817A (ja) * 2008-04-08 2009-10-29 Univ Of Yamanashi 偽造品検出方法、偽造品検出に用いられる識別タグ、偽造品検出装置、識別タグを備えるインクカートリッジ、および偽造品検出装置を用いる印刷装置
JP5105490B2 (ja) * 2009-06-18 2012-12-26 三智商事株式会社 無線icタグ、該無線icタグを用いた管理システム
US8558295B2 (en) * 2009-08-25 2013-10-15 Electronics And Telecommunications Research Institute Nonvolatile memory cell and method of manufacturing the same
JP5428985B2 (ja) * 2010-03-24 2014-02-26 セイコーエプソン株式会社 電子機器およびその方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554685A (ja) * 1991-06-10 1993-03-05 Sharp Corp 不揮発性記録装置
JP2004006271A (ja) * 2002-04-08 2004-01-08 Yuichiro Haramoto 長い直線的共役系構造部分を持つ液晶分子を用いた電荷輸送方法及び電荷輸送素子
WO2004085359A1 (ja) * 2003-03-24 2004-10-07 Nippon Chemical Industrial Co., Ltd. 長い直線的共役系構造部分を持つベンゼン誘導体、その製造方法及び液晶性材料
JP2005142233A (ja) * 2003-11-04 2005-06-02 Yamanashi Tlo:Kk 液晶化合物薄膜の配向制御方法及びこれを用いて形成された液晶化合物薄膜の膜構造、薄膜トランジスタ並びに有機エレクトロルミネッセンス素子
JP2005217402A (ja) * 2004-01-27 2005-08-11 Hewlett-Packard Development Co Lp 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法
JP2006332609A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5325324A (en) * 1989-04-25 1994-06-28 Regents Of The University Of California Three-dimensional optical memory
DE69223183T2 (de) * 1991-06-10 1998-07-23 Sharp Kk Nichtflüchtige Speicheranordnung
US5444651A (en) * 1991-10-30 1995-08-22 Sharp Kabushiki Kaisha Non-volatile memory device
DE4211502C2 (de) * 1992-04-07 1995-04-13 Nematel Dr Rudolf Eidenschink Selektiv veränderbarer optischer Datenspeicher
JP4252171B2 (ja) * 1999-09-30 2009-04-08 独立行政法人科学技術振興機構 不揮発性メモリ
JP4476933B2 (ja) * 2003-03-24 2010-06-09 日本化学工業株式会社 長い直線的共役系構造部分を持つベンゼン誘導体、その製造方法、液晶性材料及び電荷輸送材料
JP2004311182A (ja) 2003-04-04 2004-11-04 Yamanashi Tlo:Kk 導電性液晶材料を用いた有機エレクトロルミネッセンス素子、薄膜トランジスタおよびその製造方法
JP3808890B2 (ja) * 2004-11-08 2006-08-16 株式会社東芝 アンテナ装置及びこれを用いた無線機
EP1717862A3 (en) * 2005-04-28 2012-10-10 Semiconductor Energy Laboratory Co., Ltd. Memory device and semiconductor device
JP5291894B2 (ja) * 2007-05-23 2013-09-18 国立大学法人山梨大学 メモリ素子、データ記録方法及びicタグ

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0554685A (ja) * 1991-06-10 1993-03-05 Sharp Corp 不揮発性記録装置
JP2004006271A (ja) * 2002-04-08 2004-01-08 Yuichiro Haramoto 長い直線的共役系構造部分を持つ液晶分子を用いた電荷輸送方法及び電荷輸送素子
WO2004085359A1 (ja) * 2003-03-24 2004-10-07 Nippon Chemical Industrial Co., Ltd. 長い直線的共役系構造部分を持つベンゼン誘導体、その製造方法及び液晶性材料
JP2005142233A (ja) * 2003-11-04 2005-06-02 Yamanashi Tlo:Kk 液晶化合物薄膜の配向制御方法及びこれを用いて形成された液晶化合物薄膜の膜構造、薄膜トランジスタ並びに有機エレクトロルミネッセンス素子
JP2005217402A (ja) * 2004-01-27 2005-08-11 Hewlett-Packard Development Co Lp 自動位置合わせされた整流素子を用いるナノメートルスケールのメモリデバイスおよびその作成方法
JP2006332609A (ja) * 2005-04-28 2006-12-07 Semiconductor Energy Lab Co Ltd 記憶装置および半導体装置

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
HARAMOTO Y.: "Ekisho Handotai to Dodensei Spot Eikisho Memory", EXPECTED MATERIALS FOR THE FUTURE, vol. 6, no. 4, 10 April 2006 (2006-04-10), pages 22 - 26, XP003019717 *

Also Published As

Publication number Publication date
CN101454902A (zh) 2009-06-10
TWI352995B (ja) 2011-11-21
US20090116276A1 (en) 2009-05-07
KR20090029719A (ko) 2009-03-23
CN101454902B (zh) 2010-11-03
TW200811862A (en) 2008-03-01
US7965534B2 (en) 2011-06-21
JP2007324314A (ja) 2007-12-13

Similar Documents

Publication Publication Date Title
Kato et al. Functional liquid crystals towards the next generation of materials
JP5615459B2 (ja) ベンゾチエノベンゾチオフェン誘導体、有機半導体材料、及び有機トランジスタ
Li et al. Poly ((2, 5-dialkoxy-p-phenylene) ethynylene-p-phenyleneethynylene) s and their model compounds
TW589333B (en) Electrically conductive organic compound and electronic device
WO2007138883A1 (ja) メモリ素子、データ記録方法及びicタグ
WO2006062014A1 (ja) 導電性液晶材料、その製造方法、液晶組成物、液晶半導体素子及び情報記録媒体
JP2008103708A (ja) 電子素子用化合物及びこれを含む電子素子
JP5291894B2 (ja) メモリ素子、データ記録方法及びicタグ
WO2007094159A1 (ja) 液晶性スチリル誘導体、その製造方法及びそれを用いた液晶性半導体素子
Li et al. Structures and photophysical properties of silicon-containing phenyleneethynylene polymers
WO2015133471A1 (ja) 化合物、該化合物を重合してなるポリマー、有機半導体材料およびその用途
Shen et al. Effect of Fullerene Volume Fraction on Two‐Dimensional Crystal‐Constructed Supramolecular Liquid Crystals
JP3975278B2 (ja) ユーロピウムジケトンキレート化合物及びそれを用いた蛍光材料
US20080058544A1 (en) Liquid crystalline organic semiconductor material and organic semiconductor device using same
CN101223650A (zh) 液晶性有机半导体材料及使用其的半导体元件或信息记录介质
JP2007217443A (ja) コレステリック液晶化合物
TWI358447B (ja)
CN113646899B (zh) n型半导体元件、n型半导体元件的制造方法、无线通信装置和商品标签
JP4811814B2 (ja) 有機薄膜トランジスタ及びその製造方法
Hadjichristov et al. Photoluminescent Thin Films of Room-Temperature Glassy Tris (keto-hydrozone) Discotic Liquid Crystals and Their Nanocomposites with Single-Walled Carbon Nanotubes for Optoelectronics
JP5032781B2 (ja) 有機薄膜トランジスタ
JP2007273937A (ja) 有機薄膜トランジスタ
JP2005259520A (ja) 有機発光素子及びセンサー
JP2010219362A (ja) 有機薄膜トランジスタ

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200780020021.8

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 07743634

Country of ref document: EP

Kind code of ref document: A1

WWE Wipo information: entry into national phase

Ref document number: 12301699

Country of ref document: US

NENP Non-entry into the national phase

Ref country code: DE

WWE Wipo information: entry into national phase

Ref document number: 1020087030707

Country of ref document: KR

122 Ep: pct application non-entry in european phase

Ref document number: 07743634

Country of ref document: EP

Kind code of ref document: A1