JP2006189608A - 表示装置およびその検査方法、ならびにその表示装置の検査システム - Google Patents

表示装置およびその検査方法、ならびにその表示装置の検査システム Download PDF

Info

Publication number
JP2006189608A
JP2006189608A JP2005001345A JP2005001345A JP2006189608A JP 2006189608 A JP2006189608 A JP 2006189608A JP 2005001345 A JP2005001345 A JP 2005001345A JP 2005001345 A JP2005001345 A JP 2005001345A JP 2006189608 A JP2006189608 A JP 2006189608A
Authority
JP
Japan
Prior art keywords
pixel
video signal
signal line
voltage
amplified
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005001345A
Other languages
English (en)
Other versions
JP4761773B2 (ja
Inventor
Toshihiko Miyashita
敏彦 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2005001345A priority Critical patent/JP4761773B2/ja
Publication of JP2006189608A publication Critical patent/JP2006189608A/ja
Application granted granted Critical
Publication of JP4761773B2 publication Critical patent/JP4761773B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Liquid Crystal (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)

Abstract

【課題】画素欠陥検査についてコストの上昇を抑制しつつ良好な検査精度を得ることができる液晶表示装置を提供する。
【解決手段】ソースドライバ３００内に、画素形成部に含まれる画素容量を充電するためにアナログバッファＢＦから出力される駆動用映像信号の電圧と画素容量に蓄積された電荷の読み出しによって検出される電圧との差異電圧を出力する差異電圧出力バッファＣＭＰを備える。また、切替スイッチＳＡ１〜ＳＡｎによって、駆動用映像信号の伝達先を映像信号線ＳＬ１〜ＳＬｎと差異電圧出力バッファＣＭＰとの間で切り替える。画素欠陥検査の際には、まず、表示部内のすべての画素形成部に含まれる画素容量を順次に充電する。充電終了後、表示部内のすべての画素形成部に含まれる画素容量に蓄積された電荷を順次に読み出し、上述の差異電圧に基づいて、画素欠陥の有無を判別する。
【選択図】図２

Description

本発明は、表示装置に関し、更に詳しくは表示装置の画素欠陥の検査のための回路および表示装置の画素欠陥の検査方法に関する。
近年、ＣＧシリコン液晶（Ｃｏｎｔｉｎｕｏｕｓ Ｇｒａｉｎ Ｓｉｌｉｃｏｎ Ｌｉｑｕｉｄ Ｃｒｙｓｔａｌ：連続粒界結晶シリコン液晶）パネルを採用する液晶表示装置が開発されている。ＣＧシリコン液晶パネルとは、スイッチング素子としてＣＧシリコン膜で形成されたＴＦＴ（Ｔｈｉｎ Ｆｉｌｍ Ｔｒａｎｓｉｓｔｏｒ）を採用する液晶パネルのことである。ＣＧシリコンは、結晶境界面の配置が規則的で、原子レベルで連続的な構造となっている。このため、ＣＧシリコンでは電子が高速に移動することができるので、駆動用の集積回路を液晶パネルの基板上に実装することができる。これにより、必要な部品数の削減によるコストの低減や装置の小型化が進んでいる。
このような液晶表示装置の製造工程において、不良品の発生を完全に除去することは現実的なことではない。このため、個々の液晶表示装置の製造後、それらを製品として出荷するまでに、正常に動作するか否かを確認するために様々な検査が行われている。このような検査のうち、液晶パネル内の画素ＴＦＴの欠陥（以下、画素ＴＦＴの欠陥のことを「画素欠陥」という。）を調べる検査においては、従来より検査者の目視により画素欠陥の有無の確認が行われている。例えば、液晶パネルに検査用のテスト信号を入力すると、画素欠陥の存する部分は輝点となる。検査者は、この輝点の有無を目視によって確認し、これにより液晶パネルが良品であるか不良品であるかを判別していた。
しかし、上述のようにして検査が行われた場合には、検査者の作業経験等によって検査精度に相違が生じる。このため、検査終了後の製品の信頼性は充分なものとは言えない。そこで、画素容量を一旦充電させた後、画素容量に蓄積された電荷を読み出し、その読み出しによって検出される電圧（以下、便宜上「検出電荷電圧」という。）により定量的に画素欠陥の有無を調べることができる液晶パネルが提案されている。なお、以下、画素欠陥の有無を調べる検査のことを「画素欠陥検査」という。
特開平５−５８６６号公報 特開平９−１５６４５号公報
しかしながら、上述した液晶パネルにおいても、以下の理由により、画素欠陥検査についての検査結果の精度は充分なものではない。液晶パネルの画素欠陥検査の際、各映像信号線にはアナログバッファによって増幅されたテスト信号が印加される。ところが、それらアナログバッファには特性のばらつきがあるため、ソースドライバ毎にアナログバッファによるテスト信号の増幅率が異なるものとなっている。従って、ソースドライバ毎に、映像信号線に印加されるテスト信号の電圧が異なるものとなっている。その結果、検出電荷電圧についても、ソースドライバ毎に異なるものとなっている。ところが、上述した液晶パネルの画素欠陥検査に際しては、このようなアナログバッファの特性のばらつきは考慮されておらず、上述の検出電荷電圧と予め定められた基準電圧とを比較することにより画素欠陥の有無の判別が行われている。従って、高い精度の検査結果は得られておらず、検査精度の向上が望まれている。
そこで、本発明では、画素欠陥検査についてコストの上昇を抑制しつつ良好な検査精度を得ることができる液晶表示装置を提供することを目的とする。
第１の発明は、増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備え、当該表示部における画素欠陥を検出するための欠陥検出手段を有する表示装置であって、
前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする。
第２の発明は、第１の発明において、
前記増幅手段は、１個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する１個の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第２の入力端子に与えられるように前記増幅手段を前記第２の入力端子に接続する接続回路と
を含むことを特徴とする。
第３の発明は、第２の発明において、
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第２の入力端子との間で切り替えることを特徴とする。
第４の発明は、第１の発明において、
前記増幅手段は、１個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
を含むことを特徴とする。
第５の発明は、第４の発明において、
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする。
第６の発明は、第１の発明において、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記増幅手段は、前記複数の映像信号線と１対１で対応するように複数個設けられ、
前記欠陥検出手段は、
第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
を含むことを特徴とする。
第７の発明は、第６の発明において、
前記接続回路は、前記複数の映像信号線と１対１で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする。
第８の発明は、第１から第７の発明において、
前記欠陥検出手段は、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧を出力することを特徴とする。
第９の発明は、第８の発明において、
外部の欠陥判別手段により所定の判別処理が行われるように、前記差異電圧を外部に出力することを特徴とする。
第１０の発明は、第８の発明において、
前記差異電圧に基づく画像を表示する差異表示部を更に備えることを特徴とする。
第１１の発明は、第１から第１０の発明において、
前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする。
第１２の発明は、増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備え当該表示部における画素欠陥を検出するための欠陥検出手段を有する表示装置と、前記欠陥検出手段からの出力に基づいて前記表示部における画素欠陥の有無を判別する欠陥判別手段とからなる、表示装置の検査システムであって、
前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする。
第１３の発明は、第１２の発明において、
前記増幅手段は、１個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する１個の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第２の入力端子に与えられるように前記増幅手段を前記第２の入力端子に接続する接続回路と
を含むことを特徴とする。
第１４の発明は、第１３の発明において、
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第２の入力端子との間で切り替えることを特徴とする。
第１５の発明は、第１２の発明において、
前記増幅手段は、１個のみ設けられ、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記欠陥検出手段は、
第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
を含むことを特徴とする。
第１６の発明は、第１５の発明において、
前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする。
第１７の発明は、第１２の発明において、
前記表示部は、
前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
前記増幅手段は、前記複数の映像信号線と１対１で対応するように複数個設けられ、
前記欠陥検出手段は、
第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
を含むことを特徴とする。
第１８の発明は、第１７の発明において、
前記接続回路は、前記複数の映像信号線と１対１で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする。
第１９の発明は、第１２から第１８の発明において、
前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする。
第２０の発明は、増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備える表示装置の検査方法であって、
各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較する欠陥検出ステップを含むことを特徴とする。
第２１の発明は、第２０の発明において、
前記欠陥検出ステップでは、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧が出力されることを特徴とする。
上記第１の発明によれば、検査中の表示装置の画素形成部に含まれる画素容量を充電するために増幅手段から出力された映像信号の電圧と、画素容量に保持されている電圧（検出電荷電圧）とが比較される。このため、検出電荷電圧との比較対象となる電圧が検査中の表示装置の増幅手段に応じたものとなる。これにより、増幅手段毎の特性のばらつきの影響を受けることなく、各画素形成部について、画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧とが比較される。その結果、各画素形成部についての画素欠陥の有無の検査を精度良く行うことができる。
上記第２の発明によれば、２個の入力端子にそれぞれ与えられる２個の電圧を比較する比較器が設けられ、各画素形成部に含まれる画素容量に保持されている電圧を検出すべき期間には、当該画素形成部と接続している映像信号線と、当該画素形成部に含まれる画素容量の充電に供された電圧を出力した増幅手段とが、その比較器の２個の入力端子にそれぞれ接続される。これにより、第１の発明と同様、増幅手段毎の特性のばらつきの影響を受けることなく、各画素形成部について画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧とが比較され、画素欠陥の有無の検査を精度良く行うことができる。また、増幅手段は１個のみ設けられているので、駆動回路の外部に増幅手段がある場合にも効果良く適用することができる。
上記第３の発明によれば、各画素形成部に含まれる画素容量が充電されるべき期間であるか画素容量に保持されている電圧を検出すべき期間であるかによって、増幅手段から出力される映像信号の伝達先が、映像信号線と比較器との間で切り替えられる。このため、効果良く、同一の増幅手段によって増幅された映像信号を画素容量の充電もしくは比較器による比較のために供することができる。
上記第４の発明によれば、２個の入力端子にそれぞれ与えられる２個の電圧を比較する比較器が各映像信号線に対応して設けられ、各画素形成部に含まれる画素容量に保持されている電圧を検出すべき期間には、当該画素形成部と接続している映像信号線と、当該画素形成部に含まれる画素容量の充電に供された電圧を出力した増幅手段とが、当該画素形成部と接続している映像信号線に対応する比較器の２個の入力端子にそれぞれ接続される。これにより、第１の発明と同様、増幅手段毎の特性のばらつきの影響を受けることなく、各画素形成部について画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧とが比較され、画素欠陥の有無の検査を精度良く行うことができる。また、増幅手段は１個のみ設けられているので、駆動回路の外部に増幅手段がある場合にも効果良く適用することができ、比較器は各映像信号線に対応して設けられているので、点順次駆動のみならず線順次駆動が採用されている表示装置にも適用することができる。
上記第５の発明によれば、各画素形成部に含まれる画素容量が充電されるべき期間であるか画素容量に保持されている電圧を検出すべき期間であるかによって、増幅手段から出力される映像信号の伝達先が、映像信号線と比較器との間で切り替えられる。このため、効果良く、同一の増幅手段によって増幅された映像信号を画素容量の充電もしくは比較器による比較のために供することができる。
上記第６の発明によれば、２個の入力端子にそれぞれ与えられる２個の電圧を比較する比較器と各画素形成部に含まれる画素容量の充電のための電圧を増幅する増幅手段とが各映像信号線に対応して設けられ、各画素形成部に含まれる画素容量に保持されている電圧を検出すべき期間には、当該画素形成部と接続している映像信号線と、当該画素形成部に含まれる画素容量の充電に供された電圧を出力した増幅手段とが、当該画素形成部と接続している映像信号線に対応する比較器の２個の入力端子にそれぞれ接続される。これにより、第１の発明と同様、増幅手段毎の特性のばらつきの影響を受けることなく、各画素形成部について画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧とが比較され、画素欠陥の有無の検査を精度良く行うことができる。また、比較器と増幅手段とは各映像信号線に対応して設けられているので、点順次駆動のみならず線順次駆動が採用されている表示装置にも効果良く適用することができる。
上記第７の発明によれば、各画素形成部に含まれる画素容量が充電されるべき期間であるか画素容量に保持されている電圧を検出すべき期間であるかによって、増幅手段から出力される映像信号の伝達先が、映像信号線と比較器との間で切り替えられる。このため、効果良く、同一の増幅手段によって増幅された映像信号を画素容量の充電もしくは比較器による比較のために供することができる。
上記第８の発明によれば、各画素形成部について、画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧との差を示す差異電圧が比較器から出力される。また、第１の発明と同様、差異電圧は増幅手段毎の特性のばらつきの影響を受けることがない。このため、精度良く検出される差異電圧に基づいて、各画素形成部についての画素欠陥の有無を判別することができる。
上記第９の発明によれば、画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧との差を示す差異電圧に基づき、外部において、所定の判別処理によって、各画素形成部についての画素欠陥の有無の判別が行われる。このため、画素欠陥の有無について定量的な判別が可能となり、検査の精度が大幅に向上する。
上記第１０の発明によれば、画素容量の充電に供された映像信号の電圧と画素容量に保持されている電圧との差を示す差異電圧に基づく画像が差異表示部に表示される。これにより、精度良く行われた各画素形成部についての画素欠陥の検査についての結果を容易に確認することができる。
上記第１１の発明によれば、画素欠陥の検査のための回路と表示部とを一体的に作製することができる。
以下、添付図面を参照しつつ本発明の実施形態について説明する。
＜１．第１の実施形態＞
＜１．１ 全体の構成および動作＞
図１は、本発明の第１の実施形態に係るＣＧシリコン液晶パネルの全体構成を示すブロック図である。この液晶パネルは、表示部２００と、ソースドライバ（映像信号線駆動回路）３００と、ゲートドライバ（走査信号線駆動回路）４００とを備えている。表示部２００を構成する基板１００上にソースドライバ３００とゲートドライバ４００とが形成されており、モノリシック型と呼ばれる構成となっている。表示部２００の内部には、複数の走査信号線ＧＬ１〜ＧＬｍと複数の映像信号線ＳＬ１〜ＳＬｎとが互いに格子状に設けられており、その複数の走査信号線と映像信号線との交差点にそれぞれ対応して画素形成部が設けられている。走査信号線ＧＬ１〜ＧＬｍはゲートドライバ４００と接続され、映像信号線ＳＬ１〜ＳＬｎはソースドライバ３００と接続されている。各画素形成部は、スイッチ素子としてのＴＦＴ５１と、ＴＦＴ５１と接続された画素電極５２と、各画素形成部に共通的に設けられた共通電極５３と、画素電極５２と共通電極５３との間に挟持された液晶層と、画素電極５２と共通電極５３とによって形成される液晶容量５４と、液晶容量５４に並列に形成される電荷保持容量（不図示）とからなる。液晶容量５４と電荷保持容量とによって画素容量が構成され、画素容量には画素値を示す電圧が保持される。ソースドライバ３００には、画素欠陥検査回路（欠陥検出手段）３０と、シフトレジスタ３１と、外部から入力されるテスト用アナログビデオ信号（外部入力信号）ＡＶを増幅するためのアナログバッファ（増幅手段）ＢＦと、テスト用アナログビデオ信号ＡＶの増幅後の信号（以下、「駆動用映像信号」という）の各映像信号線ＳＬ１〜ＳＬｎへの印加を制御するための駆動用映像信号制御スイッチＳＷ１〜ＳＷｎとが含まれている。なお、画素欠陥検査回路３０の詳細な構成については後述する。
ソースドライバ３００には、テスト用アナログビデオ信号ＡＶと、表示部２００に画像を表示するタイミングを制御するためのソーススタートパルス信号ＳＳＰおよびソースクロック信号ＳＣＫと、画素欠陥検査回路３０の動作を制御するための画素欠陥検査回路制御信号ＳＧとが外部から入力される。これらの信号のうちシフトレジスタ３１には、ソーススタートパルス信号ＳＳＰとソースクロック信号ＳＣＫとが入力される。そして、ソースクロック信号ＳＣＫのパルスの立ち上がりに応じて、ソーススタートパルス信号ＳＳＰが順次に後段にシフトされる。これにより、サンプリングパルスＳＭ１〜ＳＭｎがシフトレジスタ３１から順次に出力される。これらサンプリングパルスＳＭ１〜ＳＭｎは、画素欠陥検査回路３０に入力される。また、外部から入力されたテスト用アナログビデオ信号ＡＶは、アナログバッファＢＦによって増幅され、駆動用映像信号として画素欠陥検査回路３０に入力される。画素欠陥検査回路３０は、駆動用映像信号、サンプリングパルスＳＭ１〜ＳＭｎ、および画素欠陥検査回路制御信号ＳＧとを受け取り、その受け取ったサンプリングパルスＳＭ１〜ＳＭｎを出力するとともに、各画素形成部に含まれる画素容量を充電すべき期間には、駆動用映像信号を出力し、各画素形成部に含まれる画素容量に蓄積された電荷を読み出すべき期間には、駆動用映像信号の電圧と画素容量の電荷の読み出しによって検出される電圧（検出電荷電圧）との差を示す差異電圧ＶＳを出力する。駆動用映像信号制御スイッチＳＷ１〜ＳＷｎは、画素欠陥検査回路３０からサンプリングパルスＳＭ１〜ＳＭｎが出力されている期間中、オン状態となる。そして、その駆動用映像信号制御スイッチＳＷ１〜ＳＷｎのオン／オフ状態に基づき、画素欠陥検査回路３０から出力される駆動用映像信号が各映像信号線ＳＬ１〜ＳＬｎに印加される。ゲートドライバ４００には、表示部２００に画像を表示するタイミングを制御するためのゲートスタートパルス信号ＧＳＰおよびゲートクロック信号ＧＣＫが外部から入力される。それらの信号に基づき、ゲートドライバ４００は、各走査信号線ＧＬ１〜ＧＬｍを１水平走査期間ずつ順次に選択するために、アクティブな走査信号（本実施形態においては、論理レベルがハイレベルであるものとする）の各走査信号線への印加を１垂直走査期間を周期として繰り返す。以上のようにして、映像信号線ＳＬ１〜ＳＬｎに駆動用映像信号が印加され、走査信号線ＧＬ１〜ＧＬｍに走査信号が印加されることにより、テスト用アナログビデオ信号ＡＶに基づく画像が表示部２００に表示される。
また、この液晶パネルの外部には、各画素形成部についての画素欠陥の有無を判定する画素欠陥判定部（欠陥判別手段）６００が設けられている。画素欠陥判定部６００は、Ａ／Ｄ変換器６１とデジタル処理装置６２とによって構成されている。Ａ／Ｄ変換器６１は、画素欠陥検査回路３０から出力されたアナログ信号である差異電圧ＶＳを受け取り、デジタル信号に変換する。デジタル処理装置６２は、デジタル信号に変換された差異電圧ＶＳを受け取り、所定のプログラムに基づいて画素欠陥の有無の判別を行い、その結果を例えば画面表示する。
＜１．２ 画素欠陥検査回路の構成および動作＞
図２は、本実施形態において、ソースドライバ３００内の画素欠陥検査回路３０の詳細な構成を示す回路図である。なお、図２には、１列目および２列目の映像信号線ＳＬ１、ＳＬ２に対応する部分のみを示している。画素欠陥検査回路３０は、差異電圧出力バッファ（比較器）ＣＭＰと、映像信号線ＳＬ１〜ＳＬｎそれぞれに対応する、論理積ゲートＡＮＤ１〜ＡＮＤｎと、第１の切替スイッチ（切替手段）ＳＡ１〜ＳＡｎと、第２の切替スイッチＳＢ１〜ＳＢｎとを備えている。なお、論理積ゲートＡＮＤ１〜ＡＮＤｎと、第１の切替スイッチＳＡ１〜ＳＡｎと、第２の切替スイッチＳＢ１〜ＳＢｎとによって、接続回路が実現されている。
論理積ゲートＡＮＤ１〜ＡＮＤｎは、シフトレジスタ３１から出力されるサンプリングパルスＳＭ１〜ＳＭｎと画素欠陥検査回路制御信号ＳＧとに基づいて切替スイッチ制御信号ＳＫ１〜ＳＫｎを出力する。ここで、論理積ゲートは、複数の入力信号の論理積を示す信号を出力する。本実施形態においては、画素欠陥検査回路制御信号ＳＧの論理レベルがハイレベルであって論理積ゲートＡＮＤ１〜ＡＮＤｎがシフトレジスタ３１からサンプリングパルスＳＭ１〜ＳＭｎを受け取っている期間中のみ、論理積ゲートＡＮＤ１〜ＡＮＤｎから出力される切替スイッチ制御信号ＳＫ１〜ＳＫｎの論理レベルがハイレベルになる。差異電圧出力バッファＣＭＰは、２個の入力端子にそれぞれ与えられる２個の入力信号の電圧の電圧差を算出し、その電圧差を増幅して差異電圧ＶＳとして出力端子から出力する。
図３は、本実施形態において、ｉ列目（１≦ｉ≦ｎ）の映像信号線ＳＬｉに対応して設けられている第１の切替スイッチＳＡｉと第２の切替スイッチＳＢｉの動作を説明するための回路図である。論理積ゲートＡＮＤｉから出力される切替スイッチ制御信号ＳＫｉの論理レベルがローレベルの時には、図３（ａ）に示すように、アナログバッファＢＦと映像信号線ＳＬｉとが接続される。一方、切替スイッチ制御信号ＳＫｉの論理レベルがハイレベルの時には、図３（ｂ）に示すように、差異電圧出力バッファＣＭＰの一方の入力端子（第２の入力端子）とアナログバッファＢＦとが接続され、差異電圧出力バッファＣＭＰの他方の入力端子（第１の入力端子）と映像信号線ＳＬとが接続される。なお、サンプリングパルスＳＭ１〜ＳＭｎはシフトレジスタ３１から順次に出力されるので、切替スイッチ制御信号ＳＫ１〜ＳＫｎのうち論理レベルがハイレベルになっているものは、いずれの期間においても多くとも１個である。従って、２個以上の第１の切替スイッチによって出力バッファＢＦと差異電圧出力バッファＣＭＰとが同時に接続されることはなく、２本以上の映像信号線と差異電圧出力バッファＣＭＰとが同時に接続されることもない。
＜１．３ 液晶パネルの検査時の動作＞
次に、図４から図９を参照しつつ、この液晶パネルの画素欠陥検査の際の動作について説明する。画素欠陥検査の際には、まず、液晶パネルの表示部２００内の全ての画素形成部の画素容量の充電が順次に行われる。全ての画素容量の充電が終了すると、各画素容量に蓄積された電荷の読み出しが順次に行われる。そして、それら電荷の読み出しによって検出される検出電荷電圧に基づいて画素欠陥の有無の判別が行われる。このように、本実施形態において画素欠陥検査が行われている期間中には、表示部２００内の各画素形成部の画素容量を順次に充電する充電期間とそれら各画素形成部の画素容量に蓄積された電荷を順次に読み出す電荷読み出し期間とがある。
図４は、本実施形態において、ゲートドライバ４００から出力される走査信号Ｇ１〜Ｇｍと外部から入力される画素欠陥検査回路制御信号ＳＧの信号波形図である。上述のとおり、画素欠陥検査が行われている期間中には、充電期間と電荷読み出し期間とがある。まず、充電期間において、走査信号Ｇ１〜Ｇｍの論理レベルが１水平走査期間ずつ順次にハイレベルとなる。画素欠陥検査回路制御信号ＳＧについては、充電期間中には、その論理レベルはローレベルで維持される。充電期間終了後、電荷読み出し期間となり、再度、走査信号Ｇ１〜Ｇｍの論理レベルが１水平走査期間ずつ順次にハイレベルとなる。画素欠陥検査回路制御信号ＳＧについては、電荷読み出し期間中には、その論理レベルはハイレベルで維持される。
図５は、本実施形態において、画素欠陥検査が行われている期間中の液晶パネルの動作を説明するための信号波形図である。なお、Ｖ（Ｐ１１）は、１行目の走査信号線ＧＬ１と１列目の映像信号線ＳＬ１との交差点に対応して設けられた画素形成部の画素容量に保持される電圧の波形を示している。Ｖ（Ｐ１２）は、１行目の走査信号線ＧＬ１と２列目の映像信号線ＳＬ２との交差点に対応して設けられた画素形成部の画素容量に保持される電圧の波形を示している。
図６は、図５において符号Ｔ１１で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ１が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはローレベルであるので、論理積ゲートＡＮＤ１から出力される切替スイッチ制御信号ＳＫ１の論理レベルはローレベルとなる。このため、アナログバッファＢＦと映像信号線ＳＬ１とが接続される。また、サンプリングパルスＳＭ１によって駆動用映像信号制御スイッチＳＷ１はオン状態となるので、アナログバッファＢＦから出力された駆動用映像信号が表示部２００内の映像信号線ＳＬ１に印加され、映像信号線ＳＬ１が充電される。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ１との交差点に対応して設けられた画素形成部の画素容量が充電される。また、この期間中、駆動用映像信号制御スイッチＳＷ２〜ＳＷｎはオフ状態となっているので、２列目からｎ列目までの映像信号線ＳＬ２〜ＳＬｎには駆動用映像信号は印加されない。
図７は、図５において符号Ｔ１２で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ２が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはローレベルであるので、論理積ゲートＡＮＤ２から出力される切替スイッチ制御信号ＳＫ２の論理レベルはローレベルとなる。このため、アナログバッファＢＦと映像信号線ＳＬ２とが接続される。また、サンプリングパルスＳＭ２によって駆動用映像信号制御スイッチＳＷ２はオン状態となるので、アナログバッファＢＦから出力された駆動用映像信号が表示部２００内の映像信号線ＳＬ２に印加され、映像信号線ＳＬ２が充電される。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ２との交差点に対応して設けられた画素形成部の画素容量が充電される。また、この期間中、駆動用映像信号制御スイッチＳＷ１、ＳＷ３〜ＳＷｎはオフ状態となっているので、１列目および３列目からｎ列目までの映像信号線ＳＬ１、ＳＬ３〜ＳＬｎには駆動用映像信号は印加されない。
以上のようにして、１列目からｎ列目までの映像信号線ＳＬ１〜ＳＬｎが順次に充電され、論理レベルがハイレベルの走査信号が供給されている１行目の走査信号線ＧＬ１と１列目からｎ列目までの映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられた画素形成部に含まれる画素容量が順次に充電される。さらに、図４に示したように走査信号Ｇ１〜Ｇｍが１水平走査期間ずつ順次にアクティブになることによって、全ての画素形成部に含まれる画素容量が順次に充電される。
充電期間が終了すると、電荷読み出し期間に移行する。図８は、図５において符号Ｔ２１で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ１が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはハイレベルであるので、論理積ゲートＡＮＤ１から出力される切替スイッチ制御信号ＳＫ１の論理レベルはハイレベルとなる。このため、差異電圧出力バッファＣＭＰの一方の入力端子とアナログバッファＢＦとが第１の切替スイッチＳＡ１によって接続され、差異電圧出力バッファＣＭＰの他方の入力端子と映像信号線ＳＬ１とが第２の切替スイッチＳＢ１によって接続される。また、サンプリングパルスＳＭ１によって駆動用映像信号制御スイッチＳＷ１はオン状態となる。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ１との交差点に対応して設けられた画素形成部の画素容量に蓄積された電荷が読み出される。これにより、差異電圧出力バッファＣＭＰの一方の入力端子にはアナログバッファＢＦから出力される駆動用映像信号が入力され、他方の入力端子には電荷の読み出しによる検出電荷電圧が入力される。その結果、差異電圧出力バッファＣＭＰの出力端子からは、駆動用映像信号の電圧と、走査信号線ＧＬ１と映像信号線ＳＬ１との交差点に対応して設けられた画素形成部に含まれる画素容量に蓄積された電荷の読み出しによる検出電荷電圧との差を示す差異電圧ＶＳが出力される。
図９は、図５において符号Ｔ２２で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ２が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはハイレベルであるので、論理積ゲートＡＮＤ２から出力される切替スイッチ制御信号ＳＫ２の論理レベルはハイレベルとなる。このため、差異電圧出力バッファＣＭＰの一方の入力端子とアナログバッファＢＦとが第１の切替スイッチＳＡ２によって接続され、差異電圧出力バッファＣＭＰの他方の入力端子と映像信号線ＳＬ２とが第２の切替スイッチＳＢ２によって接続される。また、サンプリングパルスＳＭ２によって駆動用映像信号制御スイッチＳＷ２はオン状態となる。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ２との交差点に対応して設けられた画素形成部の画素容量に蓄積された電荷が読み出される。これにより、差異電圧出力バッファＣＭＰの一方の入力端子にはアナログバッファＢＦから出力される駆動用映像信号が入力され、他方の入力端子には電荷の読み出しによる検出電荷電圧が入力される。その結果、差異電圧出力バッファＣＭＰの出力端子からは、駆動用映像信号の電圧と、走査信号線ＧＬ１と映像信号線ＳＬ２との交差点に対応して設けられた画素形成部に含まれる画素容量に蓄積された電荷の読み出しによる検出電荷電圧との差を示す差異電圧ＶＳが出力される。
以上のようにして、論理レベルがハイレベルの走査信号が供給されている１行目の走査信号線ＧＬ１と１列目からｎ列目までの映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられた画素形成部に含まれる画素容量に蓄積された電荷が順次に読み出される。そして、それらの検出電荷電圧とアナログバッファＢＦから出力される駆動用映像信号の電圧との差異電圧ＶＳに基づいて、１行目の走査信号線ＧＬ１に対応して設けられている画素形成部についての画素欠陥の有無の判別が画素欠陥判定部６００において順次に行われる。さらに、走査信号Ｇ１〜Ｇｍが１水平走査期間ずつ順次にアクティブになることによって、表示部２００内の全ての画素形成部についての画素欠陥の有無の判別が順次に行われる。
＜１．４ 効果＞
以上説明したように、本実施形態によると、表示部２００内の画素形成部に含まれる画素容量を充電するための駆動用映像信号の電圧と画素容量に蓄積された電荷の読み出しによって検出される検出電荷電圧との差を示す差異電圧ＶＳが生成され、その差異電圧ＶＳに基づいて、各画素形成部についての画素欠陥の有無が液晶パネル外部に設けられた画素欠陥判定部６００において判別される。また、各画素形成部について、画素容量の充電に供された駆動用映像信号と検出電荷電圧の比較対象となった駆動用映像信号とは、同一のアナログバッファによって増幅されている。このため、アナログバッファの特性のばらつきの影響を受けることなく、各画素形成部について、画素容量の充電に供された電圧と検出電荷電圧との差異電圧ＶＳが検出される。また、画素欠陥判定部６００においては、画素欠陥の有無について差異電圧ＶＳに基づく定量的な判別が行われる。これにより、目視による確認に比して大幅に検査精度が高くなり、検査結果に対する信頼性が大幅に向上する。また、ＣＧシリコン液晶パネルを採用することにより、画素欠陥の検査のための回路（上述の画素欠陥検査回路）をパネル内に作製することができるので、検査装置作製のためのコスト上昇を大幅に抑制することができる。
＜２．第２の実施形態＞
＜２．１ 全体の構成＞
次に、本発明の第２の実施形態について説明する。図１０は、本発明の第２の実施形態に係る液晶パネルの全体構成を示すブロック図である。本実施形態においては、図１に示す上記第１の実施形態の構成とは異なり、映像信号線ＳＬ１〜ＳＬｎそれぞれに対応してアナログバッファ（増幅手段）ＢＦ１〜ＢＦｎが設けられている。また、駆動用映像信号制御スイッチＳＷ１〜ＳＷｎは、それぞれアナログバッファＢＦ１〜ＢＦｎと画素欠陥検査回路３０との間に設けられている。さらに、各画素形成部についての画素欠陥の有無を判別するための処理は液晶パネル内部で行われる。それ以外の構成については、図１に示す上記第１の実施形態と同様であるので、同一の構成要素については同一の参照符号を付し、詳しい説明は省略する。
＜２．２ 画素欠陥検査回路の構成および動作＞
図１１は、本実施形態において、ソースドライバ３００内の画素欠陥検査回路３０の詳細な構成を示す回路図である。なお、図１１には、１列目および２列目の映像信号線ＳＬ１、ＳＬ２に対応する部分のみを示している。画素欠陥検査回路（欠陥検出手段）３０は、映像信号線ＳＬ１〜ＳＬｎそれぞれに対応して、差異電圧出力バッファ（比較器）ＣＭＰ１〜ＣＭＰｎと、論理積ゲートＡＮＤ１〜ＡＮＤｎと、第１の切替スイッチ（切替手段）ＳＡ１〜ＳＡｎと、第２の切替スイッチＳＢ１〜ＳＢｎと、画素欠陥検査の結果を表示するための画素形成部（以下、「検査結果表示用画素形成部」という。）ＧＡ１〜ＧＡｎとを備えている。検査結果表示用画素形成部ＧＡ１〜ＧＡｎには、ＴＦＴと画素容量とが含まれている。なお、論理積ゲートＡＮＤ１〜ＡＮＤｎと、第１の切替スイッチＳＡ１〜ＳＡｎと、第２の切替スイッチＳＢ１〜ＳＢｎとによって、接続回路が実現されている。
論理積ゲートＡＮＤ１〜ＡＮＤｎは、第１の実施形態と同様、シフトレジスタ３１から出力されるサンプリングパルスＳＭ１〜ＳＭｎと画素欠陥検査回路制御信号ＳＧとに基づいて切替スイッチ制御信号ＳＫ１〜ＳＫｎを出力する。差異電圧出力バッファＣＭＰ１〜ＣＭＰｎは、２個の入力端子にそれぞれ与えられる２個の入力信号の電圧の電圧差を算出し、その電圧差を増幅して差異電圧として出力端子から出力する。検査結果表示用画素形成部ＧＡ１〜ＧＡｎのＴＦＴは、画素欠陥検査回路制御信号ＳＧの論理レベルがハイレベルの時にオン状態となる。このため、検査結果表示用画素形成部ＧＡ１〜ＧＡｎの画素容量は、画素欠陥検査回路制御信号ＳＧの論理レベルがハイレベルの時に差異電圧出力バッファＣＭＰ１〜ＣＭＰｎから出力されている差異電圧に基づいて充電される。
図１２は、本実施形態において、ｉ列目（１≦ｉ≦ｎ）の映像信号線ＳＬｉに対応して設けられている第１の切替スイッチＳＡｉと第２の切替スイッチＳＢｉの動作を説明するための回路図である。なお、駆動用映像信号制御スイッチＳＷｉはオン状態になっているものとする。論理積ゲートＡＮＤｉから出力される切替スイッチ制御信号ＳＫｉの論理レベルがローレベルの時には、図１２（ａ）に示すように、アナログバッファＢＦｉと映像信号線ＳＬｉとが接続され、差異電圧出力バッファＣＭＰｉの２個の入力端子はオープン状態となる。一方、切替スイッチ制御信号ＳＫｉの論理レベルがハイレベルの時には、図１２（ｂ）に示すように、差異電圧出力バッファＣＭＰｉの一方の入力端子（第２の入力端子）とアナログバッファＢＦｉとが接続され、差異電圧出力バッファＣＭＰｉの他方の入力端子（第１の入力端子）と映像信号線ＳＬｉとが接続される。
＜２．３ 液晶パネルの検査時の動作＞
次に、図１３から図１７を参照しつつ、この液晶パネルの画素欠陥検査の際の動作について説明する。図１３は、本実施形態において、画素欠陥検査が行われている期間中の液晶パネルの動作を説明するための信号波形図である。本実施形態においても、第１の実施形態と同様、表示部２００内の各画素形成部の画素容量を順次に充電する充電期間とそれら各画素形成部の画素容量に蓄積された電荷を順次に読み出す電荷読み出し期間とがある。なお、Ｖ（ＧＡ１）は、１列目の映像信号線ＳＬ１に対応して設けられた検査結果表示用画素形成部ＧＡ１の画素容量に保持される電圧の波形を示している。Ｖ（ＧＡ２）は、２列目の映像信号線ＳＬ２に対応して設けられた検査結果表示用画素形成部ＧＡ２の画素容量に保持される電圧の波形を示している。
図１４は、図１３において符号Ｔ１１で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ１が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはローレベルであるので、論理積ゲートＡＮＤ１から出力される切替スイッチ制御信号ＳＫ１の論理レベルはローレベルとなる。また、サンプリングパルスＳＭ１によって駆動用映像信号制御スイッチＳＷ１はオン状態となる。このため、アナログバッファＢＦ１と映像信号線ＳＬ１とが接続される。これにより、テスト用アナログビデオ信号ＡＶはアナログバッファＢＦ１によって増幅され、アナログバッファＢＦ１から出力された駆動用映像信号が映像信号線ＳＬ１に印加される。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ１との交差点に対応して設けられた画素形成部の画素容量が充電される。また、この期間中、駆動用映像信号制御スイッチＳＷ２〜ＳＷｎはオフ状態となっているので、２列目からｎ列目までの映像信号線ＳＬ２〜ＳＬｎには駆動用映像信号は印加されない。
図１５は、図１３において符号Ｔ１２で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ２が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはローレベルであるので、論理積ゲートＡＮＤ２から出力される切替スイッチ制御信号ＳＫ２の論理レベルはローレベルとなる。また、サンプリングパルスＳＭ２によって駆動用映像信号制御スイッチＳＷ２はオン状態となる。このため、アナログバッファＢＦ２と映像信号線ＳＬ２とが接続される。これにより、テスト用アナログビデオ信号ＡＶはアナログバッファＢＦ２によって増幅され、アナログバッファＢＦ２から出力された駆動用映像信号が映像信号線ＳＬ２に印加される。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ２との交差点に対応して設けられた画素形成部の画素容量が充電される。また、この期間中、駆動用映像信号制御スイッチＳＷ１、ＳＷ３〜ＳＷｎはオフ状態となっているので、１列目および３列目からｎ列目までの映像信号線ＳＬ１、ＳＬ３〜ＳＬｎには駆動用映像信号は印加されない。
以上のようにして、１列目からｎ列目までの映像信号線ＳＬ１〜ＳＬｎが順次に充電され、論理レベルがハイレベルの走査信号が供給されている１行目の走査信号線ＧＬ１と１列目からｎ列目までの映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられた画素形成部に含まれる画素容量が順次に充電される。さらに、第１の実施形態と同様に走査信号Ｇ１〜Ｇｍが１水平走査期間ずつ順次にアクティブになることによって、全ての画素形成部に含まれる画素容量が順次に充電される。
充電期間が終了すると、電荷読み出し期間に移行する。図１６は、図１３において符号Ｔ２１で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ１が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはハイレベルであるので、論理積ゲートＡＮＤ１から出力される切替スイッチ制御信号ＳＫ１の論理レベルはハイレベルとなる。また、サンプリングパルスＳＭ１によって駆動用映像信号制御スイッチＳＷ１はオン状態となる。このため、差異電圧出力バッファＣＭＰ１の一方の入力端子とアナログバッファＢＦ１とが接続され、差異電圧出力バッファＣＭＰ１の他方の入力端子と映像信号線ＳＬ１とが接続される。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ１との交差点に対応して設けられた画素形成部の画素容量に蓄積された電荷が読み出される。これにより、差異電圧出力バッファＣＭＰ１の一方の入力端子にはアナログバッファＢＦ１から出力される駆動用映像信号が入力され、他方の入力端子には電荷の読み出しによる検出電荷電圧が入力される。その結果、差異電圧出力バッファＣＭＰ１の出力端子からは、アナログバッファＢＦ１から出力された駆動用映像信号の電圧と、走査信号線ＧＬ１と映像信号線ＳＬ１との交差点に対応して設けられた画素形成部に含まれる画素容量に蓄積された電荷の読み出しによる検出電荷電圧との差を示す差異電圧が出力される。また、上述のとおり画素欠陥検査回路制御信号ＳＧの論理レベルはハイレベルになっているので、差異電圧出力バッファＣＭＰ１の出力端子と接続されている検査結果表示用画素形成部ＧＡ１のＴＦＴはオン状態となり、差異電圧に基づいて検査検査結果表示用画素形成部ＧＡ１の画素容量が充電される。
図１７は、図１３において符号Ｔ２２で示す期間の液晶パネルの動作を説明するための回路図である。この期間中には、シフトレジスタ３１からサンプリングパルスＳＭ２が出力され、画素欠陥検査回路制御信号ＳＧの論理レベルはハイレベルであるので、論理積ゲートＡＮＤ２から出力される切替スイッチ制御信号ＳＫ２の論理レベルはハイレベルとなる。また、サンプリングパルスＳＭ２によって駆動用映像信号制御スイッチＳＷ２はオン状態となる。このため、差異電圧出力バッファＣＭＰ２の一方の入力端子とアナログバッファＢＦ２とが接続され、差異電圧出力バッファＣＭＰ２の他方の入力端子と映像信号線ＳＬ２とが接続される。この時、走査信号線ＧＬ１に供給される走査信号Ｇ１の論理レベルがハイレベルになっているので、走査信号線ＧＬ１と映像信号線ＳＬ２との交差点に対応して設けられた画素形成部の画素容量に蓄積された電荷が読み出される。これにより、差異電圧出力バッファＣＭＰ２の一方の入力端子にはアナログバッファＢＦ２から出力される駆動用映像信号が入力され、他方の入力端子には電荷の読み出しによる検出電荷電圧が入力される。その結果、差異電圧出力バッファＣＭＰ２の出力端子からは、アナログバッファＢＦ２から出力された駆動用映像信号の電圧と、走査信号線ＧＬ１と映像信号線ＳＬ２との交差点に対応して設けられた画素形成部に含まれる画素容量に蓄積された電荷の読み出しによる検出電荷電圧との差を示す差異電圧が出力される。また、上述のとおり画素欠陥検査回路制御信号ＳＧの論理レベルはハイレベルになっているので、差異電圧出力バッファＣＭＰ２の出力端子と接続されている検査結果表示用画素形成部ＧＡ２のＴＦＴはオン状態となり、差異電圧に基づいて検査検査結果表示用画素形成部ＧＡ２の画素容量が充電される。
以上のようにして、論理レベルがハイレベルの走査信号が供給されている１行目の走査信号線ＧＬ１と１列目からｎ列目までの映像信号線ＳＬ１〜ＳＬｎとの交差点に対応して設けられた画素形成部に含まれる画素容量に蓄積された電荷が順次に読み出される。そして、それらの検出電荷電圧とアナログバッファＢＦ１〜ＢＦｎから出力される駆動用映像信号の電圧との差異電圧に基づいて、検査結果表示用画素形成部ＧＡ１〜ＧＡｎの画素容量が順次に充電される。
図１８は、画素欠陥検査の結果の画面への表示について説明するためのブロック図である。本実施形態においては、図１８（ａ）に示すように、通常の表示部２００とは別に画素欠陥検査の結果を表示するための領域（以下、「検査結果表示部」という。）５００が設けられている。この検査結果表示部（差異表示部）５００には、検査結果表示用画素形成部ＧＡ１〜ＧＡｎの画素容量に保持される電圧に応じた濃淡表示が行われる。より詳しくは、当該画素容量に保持される電圧が大きいほど白く表示され、当該画素容量に保持される電圧が小さいほど黒く表示される。
上述した動作により、まず、１行目の走査信号線と対応づけられる画素形成部についての画素欠陥検査の結果が検査結果表示部５００の表示に反映される。さらに、図４に示すように走査信号Ｇ１〜Ｇｍが１水平走査期間ずつ順次にアクティブになることによって、表示部２００内の全ての画素形成部についての画素欠陥検査の結果が検査結果表示部５００の表示に順次に反映される。
なお、図１８（ａ）には検査結果表示部５００が表示部２００の上部に配置された例を示しているが、本発明はこれに限定されず、例えば図１８（ｂ）に示すように、検査結果表示部５００は表示部２００の下部に配置されても良い。
＜２．４ 効果＞
以上説明したように、本実施形態によると、表示部２００内の画素形成部に含まれる画素容量を充電するための駆動用映像信号の電圧と画素容量に蓄積された電荷の読み出しによって検出される検出電荷電圧との差を示す差異電圧が生成され、その差異電圧に基づいて検査結果表示用画素形成部ＧＡ１〜ＧＡｎの画素容量が充電される。また、各画素形成部について、画素容量の充電に供された駆動用映像信号と検出電荷電圧の比較対象となった駆動用映像信号とは、同一のアナログバッファによって増幅されている。このため、アナログバッファの特性のばらつきの影響を受けることなく、各画素形成部について、画素容量の充電に供された電圧と検出電荷電圧との差異電圧が検出される。これにより、画素欠陥検査の検査精度が高くなり、検査結果に対する信頼性が向上する。また、検査結果が液晶パネル内の検査結果表示部５００の表示に反映されるので、精度良く行われた各画素形成部についての画素欠陥の検査についての結果を容易に確認することができる。
＜３．変形例など＞
上記第１の実施形態においては、画素欠陥判定部６００はＡ／Ｄ変換器６１とデジタル処理装置６２とによって構成されていたが、本発明はこれに限定されない。例えば、図１９（ａ）に示すように、画素欠陥判定部６００を電圧測定器６３と判定部６４とからなる構成とし、電圧測定器６３によって測定された差異電圧ＶＳに基づいて、判定部６４で画素欠陥の有無を判別するようにしても良い。また、図１９（ｂ）に示すように、画素欠陥判定部６００を波形測定器６５と判定部６４とからなる構成とし、波形測定器６５によって測定された差異電圧ＶＳに基づいて、判定部６４で画素欠陥の有無を判別するようにしても良い。
また、上記各実施形態においては、映像信号線を駆動する方式として点順次駆動が採用されている場合を例に挙げて説明したが、本発明はこれに限定されず、線順次駆動が採用されている場合にも適用することができる。なお、線順次駆動に適用する場合には、差異電圧出力バッファを映像信号線毎に備える必要がある。
本発明の第１の実施形態に係る液晶パネルの全体構成を示すブロック図である。 上記第１の実施形態において、画素欠陥検査回路の詳細の構成を示す回路図である。 上記第１の実施形態において、第１の切替スイッチと第２の切替スイッチの動作を説明するための回路図である。 上記第１の実施形態における走査信号と画素欠陥検査回路制御信号の信号波形図である。 上記第１の実施形態において、画素欠陥検査が行われている期間中の液晶パネルの動作を説明するための信号波形図である。 上記第１の実施形態において、１列目の映像信号線が充電される期間の液晶パネルの動作を説明するための回路図である。 上記第１の実施形態において、２列目の映像信号線が充電される期間の液晶パネルの動作を説明するための回路図である。 上記第１の実施形態において、１列目の映像信号線と対応づけられている画素形成部の画素容量に蓄積された電荷が読み出される期間の液晶パネルの動作を説明するための回路図である。 上記第１の実施形態において、２列目の映像信号線と対応づけられている画素形成部の画素容量に蓄積された電荷が読み出される期間の液晶パネルの動作を説明するための回路図である。 本発明の第２の実施形態に係る液晶パネルの全体構成を示すブロック図である。 上記第２の実施形態において、画素欠陥検査回路の詳細の構成を示す回路図である。 上記第２の実施形態において、第１の切替スイッチと第２の切替スイッチの動作を説明するための回路図である。 上記第２の実施形態において、画素欠陥検査が行われている期間中の液晶パネルの動作を説明するための信号波形図である。 上記第２の実施形態において、１列目の映像信号線が充電される期間の液晶パネルの動作を説明するための回路図である。 上記第２の実施形態において、２列目の映像信号線が充電される期間の液晶パネルの動作を説明するための回路図である。 上記第２の実施形態において、１列目の映像信号線と対応づけられている画素形成部の画素容量に蓄積された電荷が読み出される期間の液晶パネルの動作を説明するための回路図である。 上記第２の実施形態において、２列目の映像信号線と対応づけられている画素形成部の画素容量に蓄積された電荷が読み出される期間の液晶パネルの動作を説明するための回路図である。 上記第２の実施形態において、画素欠陥検査の結果の画面への表示について説明するためのブロック図である。 上記第１の実施形態の変形例に係る画素欠陥判定部の構成を示すブロック図である。
符号の説明
３０…画素欠陥検査回路（欠陥検出手段）
２００…表示部
３００…ソースドライバ
４００…ゲートドライバ
ＡＶ…テスト用アナログビデオ信号
ＢＦ、ＢＦ１〜ＢＦｎ…アナログバッファ（増幅手段）
ＣＭＰ、ＣＭＰ１〜ＣＭＰｎ…差異電圧出力バッファ（比較器）
ＧＬ１〜ＧＬｎ…走査信号線
ＳＧ…画素欠陥検査回路制御信号
ＳＡ１〜ＳＡｎ…第１の切替スイッチ（切替手段）
ＳＢ１〜ＳＢｎ…第２の切替スイッチ
ＳＬ１〜ＳＬｎ…映像信号線
ＳＷ１〜ＳＷｎ…駆動用映像信号制御スイッチ

Claims (21)

  1. 増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備え、当該表示部における画素欠陥を検出するための欠陥検出手段を有する表示装置であって、
    前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする表示装置。
  2. 前記増幅手段は、１個のみ設けられ、
    前記表示部は、
    前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
    前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
    各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
    前記欠陥検出手段は、
    第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する１個の比較器と、
    各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第２の入力端子に与えられるように前記増幅手段を前記第２の入力端子に接続する接続回路と
    を含むことを特徴とする、請求項１に記載の表示装置。
  3. 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
    各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第２の入力端子との間で切り替えることを特徴とする、請求項２に記載の表示装置。
  4. 前記増幅手段は、１個のみ設けられ、
    前記表示部は、
    前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
    前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
    各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
    前記欠陥検出手段は、
    第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
    各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
    を含むことを特徴とする、請求項１に記載の表示装置。
  5. 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
    各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする、請求項４に記載の表示装置。
  6. 前記表示部は、
    前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
    前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
    各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
    前記増幅手段は、前記複数の映像信号線と１対１で対応するように複数個設けられ、
    前記欠陥検出手段は、
    第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
    各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
    を含むことを特徴とする、請求項１に記載の表示装置。
  7. 前記接続回路は、前記複数の映像信号線と１対１で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
    各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする、請求項６に記載の表示装置。
  8. 前記欠陥検出手段は、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧を出力することを特徴とする、請求項１から７までのいずれか１項に記載の表示装置。
  9. 外部の欠陥判別手段により所定の判別処理が行われるように、前記差異電圧を外部に出力することを特徴とする、請求項８に記載の表示装置。
  10. 前記差異電圧に基づく画像を表示する差異表示部を更に備えることを特徴とする、請求項８に記載の表示装置。
  11. 前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする、請求項１から１０までのいずれか１項に記載の表示装置。
  12. 増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備え当該表示部における画素欠陥を検出するための欠陥検出手段を有する表示装置と、前記欠陥検出手段からの出力に基づいて前記表示部における画素欠陥の有無を判別する欠陥判別手段とからなる、表示装置の検査システムであって、
    前記欠陥検出手段は、各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較することを特徴とする検査システム。
  13. 前記増幅手段は、１個のみ設けられ、
    前記表示部は、
    前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
    前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
    各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
    前記欠陥検出手段は、
    第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する１個の比較器と、
    各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が前記第２の入力端子に与えられるように前記増幅手段を前記第２の入力端子に接続する接続回路と
    を含むことを特徴とする、請求項１２に記載の検査システム。
  14. 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
    各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と前記第２の入力端子との間で切り替えることを特徴とする、請求項１３に記載の検査システム。
  15. 前記増幅手段は、１個のみ設けられ、
    前記表示部は、
    前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
    前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
    各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
    前記欠陥検出手段は、
    第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
    各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、前記増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように前記増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
    を含むことを特徴とする、請求項１２に記載の検査システム。
  16. 前記接続回路は、前記増幅手段によって増幅された信号の伝達先を切り替える、前記複数の映像信号線と１対１で対応する複数の切替手段を含み、
    各切替手段は、前記増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、前記増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする、請求項１５に記載の検査システム。
  17. 前記表示部は、
    前記増幅手段によって増幅された信号を前記複数の画素形成部に伝達するための複数の映像信号線と、
    前記複数の映像信号線と交差し、選択的に駆動される複数の走査信号線とを含み、
    前記複数の画素形成部は、前記複数の映像信号線と前記複数の走査信号線との交差点にそれぞれ対応してマトリクス状に配置され、
    各画素形成部は、対応する交差点を通過する走査信号線が選択されているときに、対応する交差点を通過する映像信号線と当該画素形成部内の画素容量とを電気的に接続するスイッチング素子を含み、
    前記増幅手段は、前記複数の映像信号線と１対１で対応するように複数個設けられ、
    前記欠陥検出手段は、
    第１および第２の入力端子を有し、当該第１の入力端子に与えられる電圧と当該第２の入力端子に与えられる電圧とを比較する、前記複数の映像信号線と１対１で対応する複数の比較器と、
    各画素形成部内の画素容量に保持された電圧を検出するときには、当該画素形成部に含まれる前記スイッチング素子によって当該画素形成部内の画素容量と電気的に接続されている映像信号線を当該映像信号線に対応する比較器の前記第１の入力端子に接続すると共に、当該映像信号線に対応する増幅手段によって増幅された信号が当該映像信号線に対応する比較器の前記第２の入力端子に与えられるように当該映像信号線に対応する増幅手段を当該映像信号線に対応する比較器の前記第２の入力端子に接続する接続回路と
    を含むことを特徴とする、請求項１２に記載の検査システム。
  18. 前記接続回路は、前記複数の映像信号線と１対１で対応し、対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を切り替える、複数の切替手段を含み、
    各切替手段は、対応する映像信号線に対応する増幅手段によって増幅された信号の電圧を各画素形成部内の画素容量に保持させるときには、当該増幅された信号が当該対応する映像信号線に与えられ、各画素形成部内の画素容量に保持された電圧を検出するときには、当該増幅された信号が当該対応する映像信号線に対応する比較器の前記第２の入力端子に与えられるように、当該対応する映像信号線に対応する増幅手段によって増幅された信号の伝達先を当該対応する映像信号線と当該対応する映像信号線に対応する比較器の前記第２の入力端子との間で切り替えることを特徴とする、請求項１７に記載の検査システム。
  19. 前記表示部にドライバモノリシック型液晶パネルが採用されていることを特徴とする、請求項１２から１８までのいずれか１項に記載の検査システム。
  20. 増幅手段によって増幅された信号の電圧を画素値として保持するための画素容量をそれぞれ含む複数の画素形成部からなる表示部を備える表示装置の検査方法であって、
    各画素形成部内の画素容量に保持されている電圧を検出し、当該検出された電圧である検出電荷電圧と前記増幅手段によって増幅された信号の電圧とを比較する欠陥検出ステップを含むことを特徴とする、検査方法。
  21. 前記欠陥検出ステップでは、前記検出電荷電圧と前記増幅手段によって増幅された信号の電圧との差を示す差異電圧が出力されることを特徴とする、請求項２０に記載の検査方法。
JP2005001345A 2005-01-06 2005-01-06 表示装置およびその検査方法、ならびにその表示装置の検査システム Expired - Fee Related JP4761773B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005001345A JP4761773B2 (ja) 2005-01-06 2005-01-06 表示装置およびその検査方法、ならびにその表示装置の検査システム

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005001345A JP4761773B2 (ja) 2005-01-06 2005-01-06 表示装置およびその検査方法、ならびにその表示装置の検査システム

Publications (2)

Publication Number Publication Date
JP2006189608A true JP2006189608A (ja) 2006-07-20
JP4761773B2 JP4761773B2 (ja) 2011-08-31

Family

ID=36796889

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005001345A Expired - Fee Related JP4761773B2 (ja) 2005-01-06 2005-01-06 表示装置およびその検査方法、ならびにその表示装置の検査システム

Country Status (1)

Country Link
JP (1) JP4761773B2 (ja)

Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517190A (en) * 1978-07-18 1980-02-06 Mettler Instrumente Ag Liquid crystal display and monitoring same
JPS629393A (ja) * 1985-07-05 1987-01-17 シャープ株式会社 ドツト・マトリクス方式表示装置
JPH01227193A (ja) * 1988-03-07 1989-09-11 Sharp Corp ドットマトリックス表示装置
JPH055866A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JPH0643490A (ja) * 1992-03-30 1994-02-18 Sony Corp アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法
JPH06148584A (ja) * 1992-11-04 1994-05-27 Seiko Instr Inc 画像表示装置の検査装置と検査方法
JPH06250225A (ja) * 1993-02-26 1994-09-09 Canon Inc 液晶表示装置及びその検査方法
JPH08122728A (ja) * 1994-10-26 1996-05-17 Sony Corp 液晶パネルの検査方法
JPH0915645A (ja) * 1995-06-26 1997-01-17 Casio Comput Co Ltd アクティブマトリクス液晶表示素子
JPH09203759A (ja) * 1996-01-24 1997-08-05 Sony Corp 液晶表示装置検査方法、その装置および液晶表示装置
JPH09265063A (ja) * 1996-03-27 1997-10-07 Sony Corp 液晶表示素子の検査装置および検査方法
JP2002174655A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器
JP2003043945A (ja) * 2001-08-03 2003-02-14 Sony Corp 検査方法、半導体装置、及び表示装置
JP2003233055A (ja) * 2002-02-13 2003-08-22 Sharp Corp アクティブマトリクス基板
JP2004246097A (ja) * 2003-02-14 2004-09-02 Wintest Corp アクティブマトリクス基板の検査方法及び装置

Patent Citations (15)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5517190A (en) * 1978-07-18 1980-02-06 Mettler Instrumente Ag Liquid crystal display and monitoring same
JPS629393A (ja) * 1985-07-05 1987-01-17 シャープ株式会社 ドツト・マトリクス方式表示装置
JPH01227193A (ja) * 1988-03-07 1989-09-11 Sharp Corp ドットマトリックス表示装置
JPH055866A (ja) * 1991-06-28 1993-01-14 Sharp Corp アクテイブマトリクス基板の検査方法
JPH0643490A (ja) * 1992-03-30 1994-02-18 Sony Corp アクティブマトリックス基板の製造方法および検査方法と液晶表示装置の製造方法
JPH06148584A (ja) * 1992-11-04 1994-05-27 Seiko Instr Inc 画像表示装置の検査装置と検査方法
JPH06250225A (ja) * 1993-02-26 1994-09-09 Canon Inc 液晶表示装置及びその検査方法
JPH08122728A (ja) * 1994-10-26 1996-05-17 Sony Corp 液晶パネルの検査方法
JPH0915645A (ja) * 1995-06-26 1997-01-17 Casio Comput Co Ltd アクティブマトリクス液晶表示素子
JPH09203759A (ja) * 1996-01-24 1997-08-05 Sony Corp 液晶表示装置検査方法、その装置および液晶表示装置
JPH09265063A (ja) * 1996-03-27 1997-10-07 Sony Corp 液晶表示素子の検査装置および検査方法
JP2002174655A (ja) * 2000-12-07 2002-06-21 Seiko Epson Corp 電気光学装置の検査方法、電気光学装置の検査用回路、電気光学装置および電子機器
JP2003043945A (ja) * 2001-08-03 2003-02-14 Sony Corp 検査方法、半導体装置、及び表示装置
JP2003233055A (ja) * 2002-02-13 2003-08-22 Sharp Corp アクティブマトリクス基板
JP2004246097A (ja) * 2003-02-14 2004-09-02 Wintest Corp アクティブマトリクス基板の検査方法及び装置

Also Published As

Publication number Publication date
JP4761773B2 (ja) 2011-08-31

Similar Documents

Publication Publication Date Title
US5994916A (en) LCD panel test system and test method thereof
KR100436197B1 (ko) 어레이 기판의 검사 방법
JP3879668B2 (ja) 液晶表示装置とその検査方法
US7518602B2 (en) Test circuit and display device having the same
KR20020014985A (ko) 어레이 기판의 검사 방법
KR20060129950A (ko) 액정표시장치, 결함 화소 검사 방법, 결함 화소 검사프로그램 및 기억 매체
JPH055866A (ja) アクテイブマトリクス基板の検査方法
US7269051B2 (en) Inspection method of array board and inspection equipment thereof
US11287710B2 (en) Liquid crystal display device and method for inspecting pixels thereof
JP3522662B2 (ja) 半導体集積回路の検査装置及びその検査方法並びにその検査プログラムを記録した記憶媒体
JP4044020B2 (ja) 双方向シフトレジスタ、および、それを備えた表示装置
JP4473427B2 (ja) アレイ基板の検査方法及び該検査装置
JP4761773B2 (ja) 表示装置およびその検査方法、ならびにその表示装置の検査システム
JP2002318551A (ja) アクティブマトリックス型ディスプレイの画素検査装置および画素検査方法
JP2000055964A (ja) 薄型表示装置用電極構造体の検査装置及びその検査方法
JP4587678B2 (ja) アレイ基板の検査方法及び検査装置
JP2000275610A (ja) 液晶表示装置及びその検査方法
JP2021039294A (ja) 液晶デバイス、波長選択光スイッチ装置、及び、液晶デバイスの画素検査方法
WO2004086070A1 (ja) 半導体装置の検査回路、および検査方法
JP2008070702A (ja) Ｔｆｔアレイ検査方法、製造方法および検査装置
JP4091537B2 (ja) アクティブマトリクス基板の検査方法及び検査装置並びにそれに用いる検査用プログラム及び情報記録媒体
JP4782956B2 (ja) アレイ基板の検査方法
JP2005024558A (ja) 基板および基板を組み込んだディスプレイデバイス
JPH10104300A (ja) Ｌｃｄ基板検査装置及び方法
JP2001318113A (ja) 電気光学装置の検査装置及び検査方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070302

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100414

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100420

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100604

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110607

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110607

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140617

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4761773

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees