JPH06250225A - 液晶表示装置及びその検査方法 - Google Patents
液晶表示装置及びその検査方法Info
- Publication number
- JPH06250225A JPH06250225A JP6138593A JP6138593A JPH06250225A JP H06250225 A JPH06250225 A JP H06250225A JP 6138593 A JP6138593 A JP 6138593A JP 6138593 A JP6138593 A JP 6138593A JP H06250225 A JPH06250225 A JP H06250225A
- Authority
- JP
- Japan
- Prior art keywords
- liquid crystal
- signal
- crystal display
- display device
- pixel
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Landscapes
- Liquid Crystal (AREA)
- Testing Electric Properties And Detecting Electric Faults (AREA)
- Testing Of Optical Devices Or Fibers (AREA)
Abstract
(57)【要約】
【目的】 液晶表示装置の半導体側基板への針当てを必
要とせずに、基板上の半導体部位の良否検査ができる検
査回路を具備した液晶表示装置の提供と、その良否検査
を可能にする。 【構成】 映像信号入力線９又はこれに準するモニタ信
号線２０に、アンプ１１及びリセットスイッチ１３から
成る検査回路Ａを設け、まず一定電圧の信号を走査して
各画素４に書き込み、次に、この書き込まれた信号を画
素４を走査してアンプ１１を通して読み出すことによ
り、当該画素やラインにおけるキズ等の欠陥の有無を判
断する。
要とせずに、基板上の半導体部位の良否検査ができる検
査回路を具備した液晶表示装置の提供と、その良否検査
を可能にする。 【構成】 映像信号入力線９又はこれに準するモニタ信
号線２０に、アンプ１１及びリセットスイッチ１３から
成る検査回路Ａを設け、まず一定電圧の信号を走査して
各画素４に書き込み、次に、この書き込まれた信号を画
素４を走査してアンプ１１を通して読み出すことによ
り、当該画素やラインにおけるキズ等の欠陥の有無を判
断する。
Description
【０００１】
【産業上の利用分野】本発明は、液晶表示装置及びその
検査方法に関するものである。
検査方法に関するものである。
【０００２】
【従来の技術】図５に、従来のアクティブマトリクス型
液晶表示装置の構成を示す。透明基板３１上に共通電極
と各画素電極の間に液晶材料を封入した液晶セルから成
る液晶画素部３２を多数マトリックス状に配設して、所
望の広さの液晶表示部を構成している。また、各液晶画
素部３２の隅には、ＴＦＴにより画素スイッチ３３を小
さく形成し、液晶表示部の周囲に配設したラインバッフ
ァ部３４、水平シフトレジスタ３５、垂直シフトレジス
タ３６により選択駆動しうる構成となっている。図６に
トランジスタ等半導体装置を組込んだ側の基板の構成例
を示す。図示するように、水平シフトレジスタ３５、垂
直シフトレジスタ３６等の周辺駆動回路には、ＮＭＯＳ
トランジスタ７５及びＰＭＯＳトランジスタ７６から成
るＣＭＯＳインバータ７９が用いられ、また画素スイッ
チ３３にはＰＭＯＳトランジスタ７７が用いられる。７
８は映像信号蓄積用の保持容量部で、画素電極８３、層
間絶縁膜８１、保持容量の共通電極８２を順次配置して
構成される。尚、図中、６１は支持基板、６２は下地絶
縁層、６３は素子分離酸化膜、６４はＮＭＯＳトランジ
スタのソース領域、６５はＮＭＯＳトランジスタのドレ
イン領域、６６、６６はＰＭＯＳトランジスタのドレイ
ン領域、６７、６７はＰＭＯＳトランジスタのソース領
域、６８はゲート酸化膜、６９はゲート電極、７０はＮ
ＭＯＳトランジスタのチャネル領域、７１、７１はＰＭ
ＯＳトランジスタのチャネル領域、７２はＮ型電界緩和
領域、７３、７３はＰ型電界緩和領域、７４はＡｌ（配
線）電極である。
液晶表示装置の構成を示す。透明基板３１上に共通電極
と各画素電極の間に液晶材料を封入した液晶セルから成
る液晶画素部３２を多数マトリックス状に配設して、所
望の広さの液晶表示部を構成している。また、各液晶画
素部３２の隅には、ＴＦＴにより画素スイッチ３３を小
さく形成し、液晶表示部の周囲に配設したラインバッフ
ァ部３４、水平シフトレジスタ３５、垂直シフトレジス
タ３６により選択駆動しうる構成となっている。図６に
トランジスタ等半導体装置を組込んだ側の基板の構成例
を示す。図示するように、水平シフトレジスタ３５、垂
直シフトレジスタ３６等の周辺駆動回路には、ＮＭＯＳ
トランジスタ７５及びＰＭＯＳトランジスタ７６から成
るＣＭＯＳインバータ７９が用いられ、また画素スイッ
チ３３にはＰＭＯＳトランジスタ７７が用いられる。７
８は映像信号蓄積用の保持容量部で、画素電極８３、層
間絶縁膜８１、保持容量の共通電極８２を順次配置して
構成される。尚、図中、６１は支持基板、６２は下地絶
縁層、６３は素子分離酸化膜、６４はＮＭＯＳトランジ
スタのソース領域、６５はＮＭＯＳトランジスタのドレ
イン領域、６６、６６はＰＭＯＳトランジスタのドレイ
ン領域、６７、６７はＰＭＯＳトランジスタのソース領
域、６８はゲート酸化膜、６９はゲート電極、７０はＮ
ＭＯＳトランジスタのチャネル領域、７１、７１はＰＭ
ＯＳトランジスタのチャネル領域、７２はＮ型電界緩和
領域、７３、７３はＰ型電界緩和領域、７４はＡｌ（配
線）電極である。
【０００３】上記のように構成した半導体側基板と、共
通電極を設けたもう一方の基板とをスペーサを介して対
向配置し、液晶を封入して液晶パネルとする。
通電極を設けたもう一方の基板とをスペーサを介して対
向配置し、液晶を封入して液晶パネルとする。
【０００４】従来、上記半導体側基板は、液晶セル組み
工程へ入る前に、その画素の欠陥や周辺回路の欠陥の有
無についての基板検査（電気的テスト）をウエハレベル
で実施し、良品のものだけを後工程に移し、後工程の効
率の向上と全体的な製造コストの低減とを図っている。
この検査は、基板に電極針を当てて１ラインづつ電気的
に動作を確認するテスティングにより行なっている。
工程へ入る前に、その画素の欠陥や周辺回路の欠陥の有
無についての基板検査（電気的テスト）をウエハレベル
で実施し、良品のものだけを後工程に移し、後工程の効
率の向上と全体的な製造コストの低減とを図っている。
この検査は、基板に電極針を当てて１ラインづつ電気的
に動作を確認するテスティングにより行なっている。
【０００５】
【発明が解決しようとする課題】しかし、基板上の水平
・垂直ラインである映像信号線やゲート信号線の数は膨
大であり、また画像の緻密化の要求に伴ってラインの配
列も増々高密度化が要求され、針当てが困難となって来
ている。
・垂直ラインである映像信号線やゲート信号線の数は膨
大であり、また画像の緻密化の要求に伴ってラインの配
列も増々高密度化が要求され、針当てが困難となって来
ている。
【０００６】本発明は、基板上の水平・垂直ラインへの
針当てを必要とせずに、液晶表示装置の半導体側基板の
半導体部位の電気的良否検査ができる検査回路を具備し
た液晶表示装置と、その電気的良否の検査をウエハレベ
ルで実施しうる検査方法とを提供することにある。
針当てを必要とせずに、液晶表示装置の半導体側基板の
半導体部位の電気的良否検査ができる検査回路を具備し
た液晶表示装置と、その電気的良否の検査をウエハレベ
ルで実施しうる検査方法とを提供することにある。
【０００７】
【課題を解決するための手段】上記目的を達成するた
め、本発明の液晶表示装置の半導体側基板は、映像信号
線に垂直走査回路で走査される画素トランジスタを介し
て液晶セルを接続し、各映像信号線をそれぞれ水平走査
回路で制御される水平転送スイッチを介して共通の映像
信号入力線に接続し、前記映像信号入力線に、一度画素
に書き込んだ信号を読み出すアンプ及び前記信号入力線
を一定電位にリセットするリセットスイッチから成る検
査回路を設けた構成のものである（請求項１）。この場
合、前記映像信号線を信号線リセットスイッチを介して
リセット電位入力端子に接続した構成とすることができ
る（請求項２）。また、前記検査回路を前記映像信号入
力線に設ける代りに、前記検査回路に至るモニタ信号線
を設け、前記各映像信号線を、それぞれ前記水平走査回
路で走査されるモニタ信号転送スイッチを介して前記モ
ニタ信号線に接続した構成とすることができる（請求項
３）。
め、本発明の液晶表示装置の半導体側基板は、映像信号
線に垂直走査回路で走査される画素トランジスタを介し
て液晶セルを接続し、各映像信号線をそれぞれ水平走査
回路で制御される水平転送スイッチを介して共通の映像
信号入力線に接続し、前記映像信号入力線に、一度画素
に書き込んだ信号を読み出すアンプ及び前記信号入力線
を一定電位にリセットするリセットスイッチから成る検
査回路を設けた構成のものである（請求項１）。この場
合、前記映像信号線を信号線リセットスイッチを介して
リセット電位入力端子に接続した構成とすることができ
る（請求項２）。また、前記検査回路を前記映像信号入
力線に設ける代りに、前記検査回路に至るモニタ信号線
を設け、前記各映像信号線を、それぞれ前記水平走査回
路で走査されるモニタ信号転送スイッチを介して前記モ
ニタ信号線に接続した構成とすることができる（請求項
３）。
【０００８】また、本発明の液晶表示装置の検査方法
は、請求項１記載の液晶表示装置においては、映像信号
入力線から水平転送スイッチを介して画素に信号を書き
込み、その信号を検査回路で読み出して、画素の欠陥及
び周辺回路の欠陥を検出する（請求項４）。また、請求
項２又は３に記載の液晶表示装置の如く、リセット電位
入力端子を具備する場合には、そのリセット電位入力端
子から信号線リセットスイッチを介して画素に信号を書
き込み、その信号を検査回路で読み出して、画素の欠陥
及び周辺回路の欠陥を検出する（請求項５）。
は、請求項１記載の液晶表示装置においては、映像信号
入力線から水平転送スイッチを介して画素に信号を書き
込み、その信号を検査回路で読み出して、画素の欠陥及
び周辺回路の欠陥を検出する（請求項４）。また、請求
項２又は３に記載の液晶表示装置の如く、リセット電位
入力端子を具備する場合には、そのリセット電位入力端
子から信号線リセットスイッチを介して画素に信号を書
き込み、その信号を検査回路で読み出して、画素の欠陥
及び周辺回路の欠陥を検出する（請求項５）。
【０００９】
【作用】液晶表示装置の半導体側基板の良否検査は、ま
ず一定電圧の信号を走査して各画素に書き込む。この一
定電圧は請求項１記載の液晶表示装置の半導体側基板に
おいては映像信号入力線から、また、請求項２又は３に
記載の液晶表示装置の半導体側基板においてはリセット
電位入力端子から入力する。次に、この書き込まれた信
号を画素を走査しつつアンプを通して読み出す。この読
み出しは、例えば図２（イ）〜（ハ）に示すように、水
平走査回路の走査により水平転送スイッチがＯＮしてい
る期間の前半に信号を読み出し（図２のａ点）、後半に
リセットスイッチをＯＮ（図２のｂ点）するという手法
で行なう。無事にリセットすることができれば、つまり
信号が図２のｂ点で立ち下がれば、当該画素やラインに
キズ等の欠陥はなかったと判断することができる。
ず一定電圧の信号を走査して各画素に書き込む。この一
定電圧は請求項１記載の液晶表示装置の半導体側基板に
おいては映像信号入力線から、また、請求項２又は３に
記載の液晶表示装置の半導体側基板においてはリセット
電位入力端子から入力する。次に、この書き込まれた信
号を画素を走査しつつアンプを通して読み出す。この読
み出しは、例えば図２（イ）〜（ハ）に示すように、水
平走査回路の走査により水平転送スイッチがＯＮしてい
る期間の前半に信号を読み出し（図２のａ点）、後半に
リセットスイッチをＯＮ（図２のｂ点）するという手法
で行なう。無事にリセットすることができれば、つまり
信号が図２のｂ点で立ち下がれば、当該画素やラインに
キズ等の欠陥はなかったと判断することができる。
【００１０】かくして良品と判断された基板のみが後工
程である液晶セル組み工程へ回されるため、後工程の効
率を向上させ、液晶セルひいては液晶表示装置全体のコ
ストダウンを図ることができる。
程である液晶セル組み工程へ回されるため、後工程の効
率を向上させ、液晶セルひいては液晶表示装置全体のコ
ストダウンを図ることができる。
【００１１】半導体側基板には検査回路が追加形成され
るが、基板のごく一部を占有するだけであるので、その
まま保有しておいても何等不都合を生じない。
るが、基板のごく一部を占有するだけであるので、その
まま保有しておいても何等不都合を生じない。
【００１２】
【実施例】以下、本発明を図示の実施例に基づいて説明
する。
する。
【００１３】図１は本発明の第１の実施例に係る液晶表
示装置の半導体側基板を示したもので、アクティブマト
リクス液晶素子の駆動回路を有している。
示装置の半導体側基板を示したもので、アクティブマト
リクス液晶素子の駆動回路を有している。
【００１４】１は映像信号線であり、各映像信号線１に
は、画素トランジスタ（画素ＴＦＴ）３を介して、画素
電極４及び共通電極５間に狭設された液晶セルの容量６
が接続されている。２は画素トランジスタ３に対するゲ
ート信号線であり、垂直走査回路（垂直シフトレジス
タ）１０から多数本延在されている。各映像信号線１
は、それぞれ水平走査回路（水平シフトレジスタ）７で
制御される水平転送スイッチ８を介して、共通の映像信
号入力線９に接続されている。ここまでの構成は特に従
来と異なる点はない。
は、画素トランジスタ（画素ＴＦＴ）３を介して、画素
電極４及び共通電極５間に狭設された液晶セルの容量６
が接続されている。２は画素トランジスタ３に対するゲ
ート信号線であり、垂直走査回路（垂直シフトレジス
タ）１０から多数本延在されている。各映像信号線１
は、それぞれ水平走査回路（水平シフトレジスタ）７で
制御される水平転送スイッチ８を介して、共通の映像信
号入力線９に接続されている。ここまでの構成は特に従
来と異なる点はない。
【００１５】しかし、従来の構成と異なり、この液晶表
示装置の半導体側基板には、アンプ１１及びリセットス
イッチ１３から成る検査回路Ａが形成されている。即
ち、映像信号入力線９にアンプ１１が接続され、そのア
ンプ出力端子１２が形成されていると共に、映像信号入
力線９はリセットスイッチ１３を介してリセット電位入
力端子１５へ接続されている。
示装置の半導体側基板には、アンプ１１及びリセットス
イッチ１３から成る検査回路Ａが形成されている。即
ち、映像信号入力線９にアンプ１１が接続され、そのア
ンプ出力端子１２が形成されていると共に、映像信号入
力線９はリセットスイッチ１３を介してリセット電位入
力端子１５へ接続されている。
【００１６】かかる構成の半導体側基板の良否は、次の
電気テストを行なうことにより検査できる。
電気テストを行なうことにより検査できる。
【００１７】まず、映像信号入力線９から一定電圧の信
号を、水平走査回路７及び垂直走査回路１０を走査し、
画素電極４に書き込む。このとき、リセットスイッチ１
３はＯＦＦにしておく。
号を、水平走査回路７及び垂直走査回路１０を走査し、
画素電極４に書き込む。このとき、リセットスイッチ１
３はＯＦＦにしておく。
【００１８】次に、画素電極４に書き込まれた信号を水
平走査回路７及び垂直走査回路１０を走査し、アンプ１
１を通してアンプ出力端子１２から読み出す。このと
き、図２（イ）〜（ハ）に示すように、水平走査回路７
を走査して水平転送スイッチ８がＯＮしている期間の前
半に信号を読み出し（図２のａ点）、後半にリセットス
イッチ１３をＯＮし（図２のｂ点）、映像信号入力線
９，映像信号線１，画素電極４を一定電位（リセット電
位入力端子１５の電位）にリセットする。無事にリセッ
トすることができれば、つまりアンプ出力端子１２から
取り出される信号が図２のｂ点で立ち下がれば、映像信
号入力線９，映像信号線１，画素電極４等の周辺回路に
ラインにキズ等の欠陥はなかったと判断することがで
き、同時に画素にも点キズ等の欠陥はなかったと判断す
ることができる。
平走査回路７及び垂直走査回路１０を走査し、アンプ１
１を通してアンプ出力端子１２から読み出す。このと
き、図２（イ）〜（ハ）に示すように、水平走査回路７
を走査して水平転送スイッチ８がＯＮしている期間の前
半に信号を読み出し（図２のａ点）、後半にリセットス
イッチ１３をＯＮし（図２のｂ点）、映像信号入力線
９，映像信号線１，画素電極４を一定電位（リセット電
位入力端子１５の電位）にリセットする。無事にリセッ
トすることができれば、つまりアンプ出力端子１２から
取り出される信号が図２のｂ点で立ち下がれば、映像信
号入力線９，映像信号線１，画素電極４等の周辺回路に
ラインにキズ等の欠陥はなかったと判断することがで
き、同時に画素にも点キズ等の欠陥はなかったと判断す
ることができる。
【００１９】かくして良品と判断された基板は、後工程
である液晶セル組み工程へ回され、共通電極を設けたも
う一方の基板とスペーサを介して対向配置され、液晶を
封入して液晶パネルに組み立てられる。この液晶セル組
み工程後においては、上記検査回路Ａは原則として不用
な存在となるが、基板のごく一部を占有するだけである
ので、そのまま保有しておいても何等問題を生じない。
である液晶セル組み工程へ回され、共通電極を設けたも
う一方の基板とスペーサを介して対向配置され、液晶を
封入して液晶パネルに組み立てられる。この液晶セル組
み工程後においては、上記検査回路Ａは原則として不用
な存在となるが、基板のごく一部を占有するだけである
ので、そのまま保有しておいても何等問題を生じない。
【００２０】このように、半導体側基板に予め検査回路
Ａをも形成しておくものであるため、検査台側に別個に
水平走査回路７及び垂直走査回路１０に相当する回路を
用意する必要がなく、簡単な検査台で各基板の良否を判
別することができる。また、従来のようにライン毎に針
を当てることは必要でなく、単にリセット電位入力端子
１５へ電位を付与し、アンプ出力端子１２から手取り出
される信号を観察することで、キズの有無を判定するこ
とができるため、高密度の液晶表示装置に対してもその
電気的検査が容易に行ない得る。
Ａをも形成しておくものであるため、検査台側に別個に
水平走査回路７及び垂直走査回路１０に相当する回路を
用意する必要がなく、簡単な検査台で各基板の良否を判
別することができる。また、従来のようにライン毎に針
を当てることは必要でなく、単にリセット電位入力端子
１５へ電位を付与し、アンプ出力端子１２から手取り出
される信号を観察することで、キズの有無を判定するこ
とができるため、高密度の液晶表示装置に対してもその
電気的検査が容易に行ない得る。
【００２１】図３に基板の第２の実施例を示す。
【００２２】符号１〜１５は実施例１と同じである。図
１と異なる点は、映像信号線１が、信号線リセットスイ
ッチ１６を介してリセット電位入力端子１８に接続され
ていること、及び信号線リセットスイッチ１６へのリセ
ット信号入力端子１７が形成されていることにある。
１と異なる点は、映像信号線１が、信号線リセットスイ
ッチ１６を介してリセット電位入力端子１８に接続され
ていること、及び信号線リセットスイッチ１６へのリセ
ット信号入力端子１７が形成されていることにある。
【００２３】この基板の検査においては、リセット信号
入力端子１７をＯＮし、リセット電位入力端子１８に印
加した一定電位を垂直走査回路１０を走査して画素４に
書き込む。これは垂直ブランキング期間に行う。次に垂
直走査回路１０及び水平走査回路７を走査し、アンプ１
１を通し、アンプ出力端子１２から、画素４に書き込ん
だ信号をモニタで見れるビデオレートで取り出だす。こ
の信号をモニタ画面に出し、画面上でキズの種類、位置
を検出する。尚、組立後の液晶パネルにおける信号線リ
セットの仕方については、次の図４の説明において後述
する。
入力端子１７をＯＮし、リセット電位入力端子１８に印
加した一定電位を垂直走査回路１０を走査して画素４に
書き込む。これは垂直ブランキング期間に行う。次に垂
直走査回路１０及び水平走査回路７を走査し、アンプ１
１を通し、アンプ出力端子１２から、画素４に書き込ん
だ信号をモニタで見れるビデオレートで取り出だす。こ
の信号をモニタ画面に出し、画面上でキズの種類、位置
を検出する。尚、組立後の液晶パネルにおける信号線リ
セットの仕方については、次の図４の説明において後述
する。
【００２４】図４に基板の第３の実施例を示す。
【００２５】回路要素の１〜１８は上記第２の実施例と
同じであるが、検査回路Ａの設けてある配線部位におい
て図３と異なる。即ち、検査回路Ａへ至るモニタ信号線
２０が設けられており、各映像信号線１は水平転送スイ
ッチ８と同期して開閉制御されるモニタ信号転送スイッ
チ１９を介して、このモニタ信号線２０へ接続されてい
る。また、各映像信号線１は、転送スイッチ２１及び水
平転送スイッチ８を介して、共通の映像信号入力線９に
接続されている。尚、転送スイッチ２１及び水平転送ス
イッチ８間から接地されているのはバッファ用の蓄積容
量２３である。この基板の検査は図３の場合と同様であ
り、リセット信号入力端子１７をＯＮし、リセット電位
入力端子１８に印加した一定電位を垂直走査回路１０を
走査して画素４に書き込む。これは垂直ブランキング期
間に行う。次に垂直走査回路１０及び水平走査回路７を
走査し、モニタ信号転送スイッチ１９及びモニタ信号線
２０からアンプ１１を通し、アンプ出力端子１２から、
画素４に書き込んだ信号をモニタで見れるビデオレート
で取り出だす。この信号をモニタ画面に出し、画面上で
キズの種類、位置を検出する。
同じであるが、検査回路Ａの設けてある配線部位におい
て図３と異なる。即ち、検査回路Ａへ至るモニタ信号線
２０が設けられており、各映像信号線１は水平転送スイ
ッチ８と同期して開閉制御されるモニタ信号転送スイッ
チ１９を介して、このモニタ信号線２０へ接続されてい
る。また、各映像信号線１は、転送スイッチ２１及び水
平転送スイッチ８を介して、共通の映像信号入力線９に
接続されている。尚、転送スイッチ２１及び水平転送ス
イッチ８間から接地されているのはバッファ用の蓄積容
量２３である。この基板の検査は図３の場合と同様であ
り、リセット信号入力端子１７をＯＮし、リセット電位
入力端子１８に印加した一定電位を垂直走査回路１０を
走査して画素４に書き込む。これは垂直ブランキング期
間に行う。次に垂直走査回路１０及び水平走査回路７を
走査し、モニタ信号転送スイッチ１９及びモニタ信号線
２０からアンプ１１を通し、アンプ出力端子１２から、
画素４に書き込んだ信号をモニタで見れるビデオレート
で取り出だす。この信号をモニタ画面に出し、画面上で
キズの種類、位置を検出する。
【００２６】ここで、組立後の液晶表示装置の線順次駆
動方法を、図４の駆動回路を例にして説明しておく。
動方法を、図４の駆動回路を例にして説明しておく。
【００２７】図４の構成において、１ライン分の映像信
号が信号入力線９から順次入力されると、その映像信号
の周波数に同期したパルスによって駆動している水平走
査回路７によりスイッチングＴＦＴ８が順次オンされる
ことによって、そのラインの各画素の映像信号が順次バ
ッファ容量２３に転送される。次に、この信号は、その
ラインの最終ピットのバッファ容量２３への信号転送が
終了した後であって、次のラインの映像信号が信号入力
線９に入力される前の期間、即ちいわゆるブランキング
期間に、トランスファーゲート２１及び画素トランジス
タ３が同時にオンされることにより、そのラインの各画
素の液晶セル６に転送される。この映像信号の各画素へ
の転送は、ブランキング期間の一部を使って行われる。
そして、残ったブランキング期間を使って、信号配線１
の電圧を一定値に保持する動作が行われる。
号が信号入力線９から順次入力されると、その映像信号
の周波数に同期したパルスによって駆動している水平走
査回路７によりスイッチングＴＦＴ８が順次オンされる
ことによって、そのラインの各画素の映像信号が順次バ
ッファ容量２３に転送される。次に、この信号は、その
ラインの最終ピットのバッファ容量２３への信号転送が
終了した後であって、次のラインの映像信号が信号入力
線９に入力される前の期間、即ちいわゆるブランキング
期間に、トランスファーゲート２１及び画素トランジス
タ３が同時にオンされることにより、そのラインの各画
素の液晶セル６に転送される。この映像信号の各画素へ
の転送は、ブランキング期間の一部を使って行われる。
そして、残ったブランキング期間を使って、信号配線１
の電圧を一定値に保持する動作が行われる。
【００２８】この動作は、転送スイッチ２１及び画素ト
ランジスタ３がオフした後、信号線リセットスイッチ１
６をオンすることによって行う。信号線リセットスイッ
チ１６がオンしている期間は、信号配線１に寄生してい
る寄生容量を充電するに充分な時間以上で、かつ、ブラ
ンキング期間が終了する以前の時間以内にオフする。即
ち次の水平走査期間のブランキング期間の開始まで、リ
セット電位入力端子１８で固定された電圧に保持され
る。例えば、ハイビジョンＴＶの映像信号においては、
１水平走査期間は約２９μｓｅｃであり、そのうちのブ
ランキング期間は約３μｓｅｃである。従って、転送ス
イッチ２１及び画素トランジスタ３がオンして映像信号
が各画素に転送される時間、及び、信号配線１の電圧を
一定値にするためのリセットスイッチ１６がオンする時
間は、共に１μｓｅｃ位となろう。従って、信号配線１
の電圧は、水平走査期間の１／２９の時間だけ映像信号
電圧に設定されるが、残りの２８／２９の時間は常に一
定電圧に保持されることになる。このような動作を繰り
返すことで、信号配線１の電圧は、映像信号電圧が異な
っても、全表示期間の殆ど全ての期間、一定電圧に保持
されることになる。
ランジスタ３がオフした後、信号線リセットスイッチ１
６をオンすることによって行う。信号線リセットスイッ
チ１６がオンしている期間は、信号配線１に寄生してい
る寄生容量を充電するに充分な時間以上で、かつ、ブラ
ンキング期間が終了する以前の時間以内にオフする。即
ち次の水平走査期間のブランキング期間の開始まで、リ
セット電位入力端子１８で固定された電圧に保持され
る。例えば、ハイビジョンＴＶの映像信号においては、
１水平走査期間は約２９μｓｅｃであり、そのうちのブ
ランキング期間は約３μｓｅｃである。従って、転送ス
イッチ２１及び画素トランジスタ３がオンして映像信号
が各画素に転送される時間、及び、信号配線１の電圧を
一定値にするためのリセットスイッチ１６がオンする時
間は、共に１μｓｅｃ位となろう。従って、信号配線１
の電圧は、水平走査期間の１／２９の時間だけ映像信号
電圧に設定されるが、残りの２８／２９の時間は常に一
定電圧に保持されることになる。このような動作を繰り
返すことで、信号配線１の電圧は、映像信号電圧が異な
っても、全表示期間の殆ど全ての期間、一定電圧に保持
されることになる。
【００２９】上記した図１〜図４の実施例では、映像信
号入力線９から又はリセット電位入力端子１８からの一
定電位を、順次走査して画素４に書き込んだ。しかし、
この代りに、光で書き込むこと、つまり画素トランジス
タのドレイン−チャネル接合で発生した光キャリアを画
素に書き込むこともできる。
号入力線９から又はリセット電位入力端子１８からの一
定電位を、順次走査して画素４に書き込んだ。しかし、
この代りに、光で書き込むこと、つまり画素トランジス
タのドレイン−チャネル接合で発生した光キャリアを画
素に書き込むこともできる。
【００３０】
【発明の効果】以上述べたように、本発明によれば、次
のような優れた効果が得られる。
のような優れた効果が得られる。
【００３１】（１）請求項１〜３の液晶表示装置は、予
め検査回路をも内包したものであるため、検査台側に別
個に水平走査回路及び垂直走査回路に相当する回路を用
意する必要がなく、簡単な検査台で各基板の良否を判別
することができる。検査回路は半導体側基板のごく一部
を占有するだけで形成できるので、そのまま保有してお
いても何等不都合を生じない。
め検査回路をも内包したものであるため、検査台側に別
個に水平走査回路及び垂直走査回路に相当する回路を用
意する必要がなく、簡単な検査台で各基板の良否を判別
することができる。検査回路は半導体側基板のごく一部
を占有するだけで形成できるので、そのまま保有してお
いても何等不都合を生じない。
【００３２】（２）請求項４〜５の液晶表示装置の検査
方法は、まず一定電圧の信号を走査して各画素に書き込
み、次に、この書き込まれた信号を画素を走査してアン
プを通して読み出すことにより、当該画素やラインにお
けるキズ等の欠陥の有無を判断するものであるため、従
来のようにライン毎に針を当てることなしに、キズ等の
欠陥の有無を判定することができ、高密度の液晶表示装
置に対してもその基板検査が容易に行ない得る。
方法は、まず一定電圧の信号を走査して各画素に書き込
み、次に、この書き込まれた信号を画素を走査してアン
プを通して読み出すことにより、当該画素やラインにお
けるキズ等の欠陥の有無を判断するものであるため、従
来のようにライン毎に針を当てることなしに、キズ等の
欠陥の有無を判定することができ、高密度の液晶表示装
置に対してもその基板検査が容易に行ない得る。
【００３３】また、良品と判断された基板のみが後工程
である液晶セル組み工程へ回されるため、後工程の効率
を向上させ、液晶セルひいては液晶表示装置全体のコス
トダウンを図ることができる。
である液晶セル組み工程へ回されるため、後工程の効率
を向上させ、液晶セルひいては液晶表示装置全体のコス
トダウンを図ることができる。
【図１】本発明の第１の実施例に係る液晶表示装置の半
導体側基板の駆動回路を示した図である。
導体側基板の駆動回路を示した図である。
【図２】図１の駆動回路における半導体部位の検査回路
の動作を示す図である。
の動作を示す図である。
【図３】本発明の第２の実施例に係る液晶表示装置の半
導体側基板の駆動回路を示した図である。
導体側基板の駆動回路を示した図である。
【図４】本発明の第３の実施例に係る液晶表示装置の半
導体側基板の駆動回路を示した図である。
導体側基板の駆動回路を示した図である。
【図５】従来の液晶表示装置の駆動回路を示した図であ
る。
る。
【図６】従来の液晶表示装置の半導体装置側基板の構成
例を示す部分断面図である。
例を示す部分断面図である。
１ 映像信号線 ２ ゲート信号線 ３ 画素トランジスタ ４ 画素電極 ５ 共通電極 ６ 液晶 ７ 水平走査回路 ８ 水平転送スイッチ ９ 映像信号入力線 １０ 垂直走査回路 １１ アンプ １２ アンプ出力端子 １３ リセットスイッチ １４ リセット信号入力端子 １５ リセット電位入力端子 １６ 映像信号線１の信号線リセットスイッチ １７ リセット信号入力端子 １８ リセット電位入力端子 １９ モニタ信号転送スイッチ ２０ モニタ信号線 ２１ 転送スイッチ ２２ 転送信号入力端子 ２３ 蓄積容量 Ａ 検査回路
Claims (5)
- 【請求項１】 複数の映像信号線に垂直走査回路で走査
される複数の画素トランジスタを介して液晶セルを接続
した液晶表示装置において、各映像信号線をそれぞれ水
平走査回路で制御される水平転送スイッチを介して共通
の映像信号入力線に接続し、前記映像信号入力線に、一
度画素に書き込んだ信号を読み出すアンプ及び前記信号
入力線を一定電位にリセットするリセットスイッチから
成る検査回路を設けたことを特徴とする液晶表示装置。 - 【請求項２】 前記映像信号線を信号線リセットスイッ
チを介してリセット電位入力端子に接続したことを特徴
とする請求項１記載の液晶表示装置。 - 【請求項３】 前記検査回路を前記映像信号入力線に設
ける代りに、前記検査回路に至るモニタ信号線を設け、
前記各映像信号線を、それぞれ前記水平走査回路で走査
されるモニタ信号転送スイッチを介して前記モニタ信号
線に接続したことを特徴とする請求項１又は２に記載の
液晶表示装置。 - 【請求項４】 請求項１記載の液晶表示装置において、
映像信号入力線から水平転送スイッチを介して画素に信
号を書き込み、その信号を検査回路で読み出して、画素
の欠陥及び周辺回路の欠陥を検出することを特徴とする
液晶表示装置の検査方法。 - 【請求項５】 請求項２又は３に記載の液晶表示装置に
おいて、リセット電位入力端子から信号線リセットスイ
ッチを介して画素に信号を書き込み、その信号を検査回
路で読み出して、画素の欠陥及び周辺回路の欠陥を検出
することを特徴とする液晶表示装置の検査方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138593A JP3122866B2 (ja) | 1993-02-26 | 1993-02-26 | 液晶表示装置及びその検査方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP6138593A JP3122866B2 (ja) | 1993-02-26 | 1993-02-26 | 液晶表示装置及びその検査方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06250225A true JPH06250225A (ja) | 1994-09-09 |
| JP3122866B2 JP3122866B2 (ja) | 2001-01-09 |
Family
ID=13169657
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP6138593A Expired - Fee Related JP3122866B2 (ja) | 1993-02-26 | 1993-02-26 | 液晶表示装置及びその検査方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3122866B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002296620A (ja) * | 2001-03-30 | 2002-10-09 | Fujitsu Ltd | 液晶表示装置 |
| JP2006189608A (ja) * | 2005-01-06 | 2006-07-20 | Sharp Corp | 表示装置およびその検査方法、ならびにその表示装置の検査システム |
| US7167151B2 (en) | 2002-02-13 | 2007-01-23 | Sharp Kabushiki Kaisha | Active matrix substrate |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4112300B2 (ja) | 2002-07-26 | 2008-07-02 | 株式会社半導体エネルギー研究所 | 電気的検査方法及び半導体表示装置の作製方法 |
-
1993
- 1993-02-26 JP JP6138593A patent/JP3122866B2/ja not_active Expired - Fee Related
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2002296620A (ja) * | 2001-03-30 | 2002-10-09 | Fujitsu Ltd | 液晶表示装置 |
| JP4562938B2 (ja) * | 2001-03-30 | 2010-10-13 | シャープ株式会社 | 液晶表示装置 |
| US7167151B2 (en) | 2002-02-13 | 2007-01-23 | Sharp Kabushiki Kaisha | Active matrix substrate |
| JP2006189608A (ja) * | 2005-01-06 | 2006-07-20 | Sharp Corp | 表示装置およびその検査方法、ならびにその表示装置の検査システム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3122866B2 (ja) | 2001-01-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| EP0375233B1 (en) | Active matrix type display device | |
| JPH05289102A (ja) | アクティブマトリクス基板及びその製造方法 | |
| KR100436197B1 (ko) | 어레이 기판의 검사 방법 | |
| US6204836B1 (en) | Display device having defect inspection circuit | |
| JP2004101863A (ja) | 液晶表示装置 | |
| JPH055866A (ja) | アクテイブマトリクス基板の検査方法 | |
| US20060103413A1 (en) | Array substrate inspecting method | |
| JPH05303114A (ja) | 液晶表示素子 | |
| US6496169B1 (en) | Liquid crystal display device | |
| US20060103415A1 (en) | Array substrate inspecting method and array substrate inspecting device | |
| KR20060024398A (ko) | 기판의 검사 방법 | |
| JPH06250225A (ja) | 液晶表示装置及びその検査方法 | |
| JPS5895383A (ja) | マトリクス形表示装置 | |
| JP3192444B2 (ja) | 表示装置 | |
| JP3739874B2 (ja) | アレイ | |
| JP3203971B2 (ja) | 表示素子 | |
| JP3424302B2 (ja) | 液晶表示装置 | |
| JP2728748B2 (ja) | 画像表示装置およびその検査方法 | |
| JPH0527258A (ja) | アクテイブマトリクス基板の製造方法 | |
| JP4135547B2 (ja) | 反射型液晶表示装置 | |
| JPH09265063A (ja) | 液晶表示素子の検査装置および検査方法 | |
| JP2006162701A (ja) | 液晶表示パネル、液晶表示装置および液晶表示パネルの製造方法 | |
| JPH04288588A (ja) | アクティブマトリクス型液晶表示装置 | |
| JP3191898B2 (ja) | 薄膜トランジスタアレイの検査方法 | |
| JPH0667188A (ja) | 線欠陥検出回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20000912 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20071027 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20081027 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20091027 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20101027 Year of fee payment: 10 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20111027 Year of fee payment: 11 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20121027 Year of fee payment: 12 |
|
| LAPS | Cancellation because of no payment of annual fees |