JP2006186960A - 90度ハイブリッド回路およびウィルキンソン形電力分配回路 - Google Patents

90度ハイブリッド回路およびウィルキンソン形電力分配回路 Download PDF

Info

Publication number
JP2006186960A
JP2006186960A JP2005198667A JP2005198667A JP2006186960A JP 2006186960 A JP2006186960 A JP 2006186960A JP 2005198667 A JP2005198667 A JP 2005198667A JP 2005198667 A JP2005198667 A JP 2005198667A JP 2006186960 A JP2006186960 A JP 2006186960A
Authority
JP
Japan
Prior art keywords
terminal
capacitor
inductor
circuit
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005198667A
Other languages
English (en)
Other versions
JP4735087B2 (ja
Inventor
Yukihiro Tawara
志浩 田原
Hidemasa Ohashi
英征 大橋
Koji Yamanaka
宏治 山中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2005198667A priority Critical patent/JP4735087B2/ja
Publication of JP2006186960A publication Critical patent/JP2006186960A/ja
Application granted granted Critical
Publication of JP4735087B2 publication Critical patent/JP4735087B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Amplifiers (AREA)
  • Filters And Equalizers (AREA)

Abstract

【課題】 小形・低損失で高調波抑圧特性を有する電力分配回路を得ること。
【解決手段】 入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dは、値の等しい4個の第2のキャパシタ3bで接地されており、かつ、それぞれ2個の第1のインダクタ2aおよび2個の第2のインダクタ2bで接続されている。さらに、入力端子1aと通過端子1bの間および結合端子1cとアイソレーション端子1dの間には、第1のインダクタ2aに対して並列に第1のキャパシタ3aが接続されている。なお、第1のインダクタ2aのL、第2のインダクタ2bのL、第1のキャパシタ3aのC、第2のキャパシタ3bのCは、第1のインダクタ2aと第1のキャパシタ3aで構成される並列回路が、入力端子1aから入力された高周波信号のうち、基本波の信号に対しては、等価的にインダクタンスに見え、高調波の信号に対しては、共振するよう設定する。
【選択図】 図1

Description

この発明は、主としてVHF帯からマイクロ波帯で用いる電力分配回路に関し、より詳細には、90度ハイブリッド回路およびウィルキンソン形電力分配回路に関するものである。
電力分配回路は、高周波信号を分配および合成するために広く用いられている。電力分配回路の構成としては、ブランチライン形やウィルキンソン形など分布定数線路を組み合わせたものが広く用いられているが、回路を小形にするために集中定数素子を組み合わせた構成も報告されている(例えば、特許文献1参照)。
この文献に記載の90度ハイブリッド回路では、4個のインダクタと4個の接地キャパシタが用いられている。4個の端子をインダクタでリング状に接続し、さらに上記4個の端子にそれぞれ接地キャパシタが接続されることにより、90度ハイブリッド回路を構成している。
特開平8−335841号公報(第3図など)
しかしながら、上記のような従来の90度ハイブリッド回路などの電力分配回路を増幅器の出力に接続する場合、増幅器から出力される不要な高調波信号を抑圧するためにフィルタが必要となり、増幅器を含む回路のサイズが大きくなったり損失が増加するという問題があった。
この発明は上記のような課題を解決するためになされたもので、小形・低損失で高調波抑圧特性を有する90度ハイブリッド回路を得ることを目的とする。
また、この発明は上記のような課題を解決するためになされたもので、小形・低損失で高調波抑圧特性を有するウィルキンソン形電力分配回路を得ることを目的とする。
この発明に係る90度ハイブリッド回路は、入出力のための4つの端子である入力端子、通過端子、結合端子、アイソレーション端子を有し、前記4つの端子の間を少なくともインダクタを含むリアクタンス回路で順順に接続すると共に前記4つの端子のそれぞれに一端を接地したキャパシタを接続し、前記入力端子から入力される高周波信号を前記通過端子と前記結合端子へ分配出力する90度ハイブリッド回路であって、前記入力端子と前記アイソレーション端子の間および前記通過端子と前記結合端子の間はインダクタで接続し、前記入力端子と前記通過端子の間および前記結合端子と前記アイソレーション端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路で接続したものである。
この発明に係る90度ハイブリッド回路においては上記のように構成したので、入力端子から入力される高周波信号の基本波成分に対しては集中定数形の90度ハイブリッド回路として動作し、前記高周波信号の所定の高調波成分に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する90度ハイブリッド回路を得られる。
また、この発明に係る90度ハイブリッド回路を増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
実施の形態1.
図1は、この発明の実施の形態1に係わる90度ハイブリッド回路を示す回路構成説明図である。図において、90度ハイブリッド回路は、入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1d、第1のインダクタ2a、第2のインダクタ2b、第1のキャパシタ3a、第2のキャパシタ3bを備えて構成される。第1のインダクタ2aと第1のキャパシタ3aから第1の並列回路4aが構成されている。
入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dは、値の等しい4個の第2のキャパシタ3bで接地されており、かつ、それぞれ2個の第1のインダクタ2aおよび2個の第2のインダクタ2bで接続されている。さらに、入力端子1aと通過端子1bの間および結合端子1cとアイソレーション端子1dの間には、第1のインダクタ2aに対して並列に第1のキャパシタ3aが接続されている。第1のインダクタ2aのインダクタンスL、第2のインダクタ2bのインダクタンスL、第1のキャパシタ3aのキャパシタンスC、第2のキャパシタ3bのキャパシタンスCは、
Figure 2006186960
という関係を満たすように定める。ここで、ωは基本波信号の角周波数、ωは抑圧する高調波信号の角周波数、Zは各端子の負荷インピーダンスである。
次に、実施の形態1の動作について説明する。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)の信号に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aが等価的にインダクタンスに見えるため、4個のインダクタ(第2のインダクタ2bと第1の並列回路4a)と4個の接地キャパシタ(第2のキャパシタ3b)からなる90度ハイブリッド回路と等価になる。すなわち、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
一方、高調波(周波数f=ω/2π)の信号に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aが共振するため開放に見える。したがって、入力端子1aから入力された高調波は、通過端子1bと結合端子1cには全く出力されず無限大のアイソレーションが得られる。なお、アイソレーション端子1dについては、入力端子1aとの間に接続された第2のインダクタ2bによってほとんどの信号が反射されるため、ごくわずかな信号のみがアイソレーション端子1dへ出力される。
図2および図3に、入力端子1aから入力される高周波信号について、基本波を50MHz、抑圧する高調波を100MHzとして設計した実施の形態1に係わる90度ハイブリッド回路の特性計算結果を示す。図2は基本波および高調波を含んだ広帯域な特性、図3は基本波の帯域付近の特性を示す。図において、入力端子1aから通過端子1bへの通過量(S21)と入力端子1aから結合端子1cへの結合量(S31)は、基本波(50MHz)においてはともに−3dBと等振幅で分配されており、高調波(100MHz)付近においては50dB以上の減衰量が得られていることがわかる。また,入力端子1aから入力端子1aへの反射量(S11)および入力端子1aからアイソレーション端子1dへのアイソレーション量(S41)は、基本波においてはともに−50dB以下と小さく、基本波において90度ハイブリッド回路として動作していることがわかる。
図4に増幅器からアンテナへの給電回路として実施の形態1の90度ハイブリッド回路を適用した回路構成説明図を示す。図において、実施の形態1の90度ハイブリッド回路の入力端子1aには増幅器5が接続され、通過端子1bと結合端子1cにはアンテナ7aおよび7bが接続されている。アイソレーション端子1dには終端抵抗6が接続されている。増幅器5から出力された基本波信号は,実施の形態1の90度ハイブリッド回路により等振幅で分配され、アンテナ7aおよび7bから空間に放射される。一方、増幅器5から出力された高調波信号は、実施の形態1の90度ハイブリッド回路により反射されるため、アンテナ7aおよび7bには出力されない。
以上のように、実施の形態1に係る90度ハイブリッド回路によれば、前記の式で示したインダクタンス及びキャパシタンスの関係に設定された、第1のインダクタ2a、第2のインダクタ2b、第1のキャパシタ3a、第2のキャパシタ3bとを備え、第1のインダクタ2aの一端と第2のインダクタ2bの一端を接続してそれぞれ入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dとし、各端子に一端を接地した第2のキャパシタ3bを接続し、さらに第1のインダクタ2aに対して並列に第1のキャパシタ3aを設けたので、入力端子1aから入力される高周波信号のうち、基本波(周波数f=ω/2π)に対しては集中定数形の90度ハイブリッド回路として動作し、高調波(周波数f)に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、図4に示すように増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
実施の形態2.
図5は、この発明の実施の形態2に係わる90度ハイブリッド回路を示す回路構成説明図である。実施の形態2は、前記実施の形態1の構成において、入力端子1aとアイソレーション端子1dの間および通過端子1bと結合端子1cの間の第2のインダクタ2bに代えて、第3のインダクタ2cと第3のキャパシタ3cを並列に装荷したものである。図において、入力端子1aとアイソレーション端子1dの間および通過端子1bと結合端子1cの間には、第3のインダクタ2cと第3のキャパシタ3cが並列に接続され、第2の並列回路4bを構成している。第1のインダクタ2aのインダクタンスL、第3のインダクタ2cのインダクタンスL、第1のキャパシタ3aのキャパシタンスC、第2のキャパシタ3bのキャパシタンスC2、第3のキャパシタ3cのキャパシタンスCは、
Figure 2006186960
という関係を満たすように定める。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aおよび第3のインダクタ2cと第3のキャパシタ3cで構成される第2の並列回路4bがいずれも等価的にインダクタンスに見えるため、4個のインダクタ(第1の並列回路4aと第2の並列回路4b)と4個の接地キャパシタ(第2のキャパシタ3b)からなる90度ハイブリッド回路と等価になる。すなわち、実施の形態1と同様、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
一方、高調波(周波数f=ω/2π)に対しては、第1のインダクタ2aと第1のキャパシタ3aで構成される第1の並列回路4aおよび第3のインダクタ2cと第3のキャパシタ3cで構成される第2の並列回路4bがそれぞれ共振するため両方とも開放に見える。したがって、入力端子1aから入力された高調波は、通過端子1bと結合端子1cとアイソレーション端子1dのいずれにも全く出力されず各端子間は無限大のアイソレーションが得られる。
図6および図7に、入力端子1aから入力される高周波信号について、基本波を50MHz、抑圧する高調波を100MHzとして設計した実施の形態2に係わる90度ハイブリッド回路の特性計算結果を示す。図6は基本波および高調波を含んだ広帯域な特性、図7は基本波の帯域付近の特性を示す。これらの図より、この実施の形態2の90度ハイブリッド回路は、実施の形態1と同様、基本波に対して集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作することがわかる。さらに、図7において、通過量(S21)と結合量(S31)の周波数特性が基本波付近で接するため、実施の形態1(図3の特性)に比べて結合特性が広帯域となっている。
以上のように、実施の形態2によれば、実施の形態1の90度ハイブリッド回路において、第2のインダクタ2bに代えて、前記の式で示したインダクタンス及びキャパシタンスの関係に設定された第3のインダクタ2cと第3のキャパシタ3cを並列に設けたので、実施の形態1と同様、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、増幅器からアンテナへの給電回路に適用した場合には高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
また、第1のインダクタと第3のインダクタの両方に対して並列にキャパシタを設けたので、実施の形態2に係わる90度ハイブリッド回路は二重対称構造(図5にて左右線対称かつ上下線対称)となり、図7に示すように、基本波における90度ハイブリッド回路の結合特性が広帯域になるという効果もある。
実施の形態3.
図8は、この発明の実施の形態3に係わる90度ハイブリッド回路を示す回路構成説明図である。図において、90度ハイブリッド回路は、入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1d、第4のインダクタ2d、第5のインダクタ2e、第4のキャパシタ3d、第5のキャパシタ3e、第6のキャパシタ3f、第7のキャパシタ3gを備えて構成される。
入力端子1aと通過端子1bの間および結合端子1cとアイソレーション端子1dの間は、縦続接続された2個の第4のインダクタ2dでそれぞれ接続されており、前記縦続接続された2個の第4のインダクタ2dのそれぞれに対して並列に第4のキャパシタ3dが接続されている。また、前記縦続接続された2個の第4のインダクタ2dの間に一端が接地された第6のキャパシタ3fがそれぞれ接続されている。一方、入力端子1aとアイソレーション端子1dの間および通過端子1bと結合端子1cの間は、縦続接続された2個の第5のインダクタ2eでそれぞれ接続されており、前記縦続接続された2個の第5のインダクタ2eのそれぞれに対して並列に第5のキャパシタ3eが接続されている。また、前記縦続接続された2個の第5のインダクタ2eの間に一端が接地された第7のキャパシタ3gが接続されている。第4のインダクタ2dと第4のキャパシタ3dから第3の並列回路4cが構成され、第5のインダクタ2eと第5のキャパシタ3eから第4の並列回路4dが構成されている。第4のインダクタ2dのインダクタンスL、第5のインダクタ2eのインダクタンスL、第4のキャパシタ3dのキャパシタンスC、第5のキャパシタ3eのキャパシタンスC、第6のキャパシタ3fのキャパシタンスC、第7のキャパシタ3gのキャパシタンスC
Figure 2006186960
という関係を満たすように定める。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)に対しては、第4のインダクタ2dと第4のキャパシタ3dで構成される第3の並列回路4cおよび第5のインダクタ2eと第5のキャパシタ3eで構成される第4の並列回路4dがいずれも等価的にインダクタンスに見えるため、8個のインダクタ(第3の並列回路4cおよび第4の並列回路4d)と4個の接地キャパシタ(第6のキャパシタ3fおよび第7のキャパシタ3g)からなる90度ハイブリッド回路と等価になる。すなわち、実施の形態1と同様、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
一方、高調波(周波数f=ω/2π)に対しては、第4のインダクタ2dと第4のキャパシタ3dで構成される第3の並列回路4cおよび第5のインダクタ2eと第5のキャパシタ3eで構成される第4の並列回路4dがそれぞれ共振するため両方とも開放に見える。したがって、入力端子1aから入力された高調波は、通過端子1bと結合端子1cとアイソレーション端子1dのいずれにも全く出力されず各端子間は無限大のアイソレーションが得られる。
以上のように、実施の形態3によれば、第4のインダクタ2d、第5のインダクタ2e、第4のキャパシタ3d、第5のキャパシタ3e、第6のキャパシタ3f、第7のキャパシタ3gとを備え、縦続接続した2個の第4のインダクタ2dの一端と縦続接続した2個の第5のインダクタ2eの一端を接続してそれぞれ入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dとし、縦続接続した2個の第4のインダクタ2dの間に一端を接地した第6のキャパシタ3fを接続し、縦続接続した2個の第5のインダクタ2eの間に一端を接地した第7のキャパシタ3gを接続し、さらに第4のインダクタ2dに対して並列に第4のキャパシタ3dを設け、第5のインダクタ2eに対して並列に第5のキャパシタ3eを設けたので、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、実施の形態1と同様、増幅器からアンテナへの給電回路に適用した場合には高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
実施の形態4.
図9は、この発明の実施の形態4に係わる90度ハイブリッド回路を示す回路構成説明図である。図において、90度ハイブリッド回路は、入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1d、第6のインダクタ2f、第7のインダクタ2g、第8のインダクタ2h、第8のキャパシタ3hからなる。
入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dは、それぞれ直列に接続された第8のインダクタ2hと第8のキャパシタ3hを介して接地されており、かつ、それぞれ2個の第6のインダクタ2fおよび2個の第7のインダクタ2gで接続されている。第6のインダクタ2fのインダクタンスL、第7のインダクタ2gのインダクタンスL、第8のインダクタ2hのインダクタンスL、第8のキャパシタ3hのキャパシタンスCは、
Figure 2006186960
という関係を満たすように定める。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)に対しては、第8のインダクタ2hと第8のキャパシタ3hで構成される直列回路が等価的にキャパシタンスに見えるため、図9に示したこの発明の実施の形態4に係わる90度ハイブリッド回路は、4個のインダクタ(第6のインダクタ2fと第7のインダクタ2g)と4個の接地キャパシタ(直列回路)からなる90度ハイブリッド回路と等価になる。すなわち、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
一方、高調波(周波数f=ω/2π)に対しては、第8のインダクタ2hと第8のキャパシタ3hで構成される直列回路が共振するため短絡に見える。したがって、入力端子1aから入力された高調波は、入力端子1aに全反射される。したがって、通過端子1bと結合端子1cとアイソレーション端子1dには全く出力されず無限大のアイソレーションが得られる。
以上のように、実施の形態4によれば、第6のインダクタ2f、第7のインダクタ2g、第8のインダクタ2h、第8のキャパシタ3hとを備え、第6のインダクタ2fの一端と第7のインダクタ2gの一端を接続してそれぞれ入力端子1a、通過端子1b、結合端子1c、アイソレーション端子1dとし、各端子を直列に接続した第8のインダクタ2hと第8のキャパシタ3hを介して接地したので、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、実施の形態1と同様、増幅器からアンテナへの給電回路に適用した場合でも高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
実施の形態5.
図10は、この発明の実施の形態5に係わる90度ハイブリッド回路を示す回路構成説明図である。ここでは、前記実施の形態2で説明の図5に示した構成に加えて、更に入力端子に、一端が接地された抵抗8を第9のインダクタ2kと第9のキャパシタ3kからなる並列共振回路を介して接続したものである。
図9において、第9のインダクタ2kのインダクタンスL9、第9のキャパシタ3kのキャパシタンスCは、
Figure 2006186960
という関係を満たすように定める。なお、その他のインダクタ・キャパシタは実施の形態2での説明と同様に定める。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)に対しては、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eが共振して開放に見えるため、その先に接続された抵抗8は見えず、実施の形態2の90度ハイブリッド回路と等価になる。すなわち、実施の形態1と同様、入力端子1aから入力された基本波は、通過端子1bと結合端子1cに等振幅で90度の位相差をもって分配され、アイソレーション端子1dには何も出力されない。
一方、高調波(周波数f=ω/2π)に対しては、入力端子1aから入力された高周波信号のうちの一部が、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して接続された抵抗8により吸収される。
以上のように、実施の形態5によれば、実施の形態2の90度ハイブリッド回路において、入力端子1aに一端が接地された抵抗8を第9のインダクタ2kと第9のキャパシタ3kからなる並列回路を介して接続したので、基本波に対しては集中定数形の90度ハイブリッド回路として動作し、高調波に対しては入力端子と通過端子および結合端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作するとともに、入力端子1aから入力された高周波信号の一部が抵抗8に吸収される。したがって、実施の形態2と同様、増幅器からアンテナへの給電回路に適用した場合でも高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。さらに、増幅器の出力インピーダンス(入力端子1aの負荷インピーダンスに相当)が短絡に近くかつリアクタンスを有する場合に、上記出力インピーダンスのリアクタンス成分と90度ハイブリッド回路において入力端子1aに接続された第2のキャパシタ3bのキャパシタンスによって生じる共振を抵抗8で吸収することができるので、上記増幅器の出力インピーダンスに関わらず端子間のアイソレーションが確保できるという効果もある。
以上では実施の形態2で示した図5の構成の90度ハイブリッド回路の入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合を例示して説明したが、実施の形態1で示した図1の構成の90度ハイブリッド回路の入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合にも同様の効果を奏する。
実施の形態6.
図11は、この発明の実施の形態6に係わるウィルキンソン形電力分配回路を示す回路構成説明図である。図において、電力分配回路は、入力端子1a、第1の出力端子1e、第2の出力端子1f、第10のインダクタ2m、第10のキャパシタ3m、第11のキャパシタ3n、第12のキャパシタ3p、アイソレーション抵抗9を備えて構成される。第10のインダクタ2mと第10のキャパシタ3mから第6の並列回路4fが構成されている。
入力端子1a、第1の出力端子1e、第2の出力端子1fは、第11のキャパシタ3nおよび第12のキャパシタ3pでそれぞれ接地されており、かつ、入力端子1aと第1の出力端子1eの間および入力端子1aと第2の出力端子1fの間はそれぞれ第10のインダクタ2mで接続されている。さらに、第10のインダクタ2mに対して並列に第10のキャパシタ3mが接続されている。第10のインダクタ2mのインダクタンスL10、第10のキャパシタ3mのキャパシタンスC10、第11のキャパシタ3nのキャパシタンスC11、第12のキャパシタ3pのキャパシタンスC12、アイソレーション抵抗9の抵抗Rは、
Figure 2006186960
という関係を満たすように定める。ここで、ωは基本波信号の角周波数、ωは抑圧する高調波信号の角周波数、Zは各端子の負荷インピーダンスである。
次に、実施の形態6の動作について説明する。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)の信号に対しては、第10のインダクタ2mと第10のキャパシタ3mで構成される第6の並列回路4fが等価的にインダクタンスに見えるため、2個のインダクタ(第6の並列回路4f)と3個の接地キャパシタ(第11のキャパシタ3n、第12のキャパシタ3p)とアイソレーション抵抗9からなる電力分配回路と等価になる。すなわち、入力端子1aから入力された基本波は、第1の出力端子1e、第2の出力端子1fに等振幅かつ同相で分配され、第1の出力端子1eから入力された基本波は、第2の出力端子1fには全く出力されない。
一方、高調波(周波数f=ω/2π)の信号に対しては、第10のインダクタ2mと第10のキャパシタ3mで構成される第6の並列回路4fが共振するため開放に見える。したがって、入力端子1aから入力された高調波は、第1の出力端子1e、第2の出力端子1fには全く出力されず無限大のアイソレーションが得られる。
図12および図13に、入力端子1aから入力される高周波信号について、基本波を50MHz、抑圧する高調波を100MHzとして設計した実施の形態6に係わる電力分配回路の特性計算結果を示す。図12は基本波および高調波を含んだ広帯域な特性、図13は基本波の帯域付近の特性を示す。図において、入力端子1aから第1の出力端子1eへの分配量(S21)は、基本波(50MHz)においては−3dBであり、図11に示した回路の対称性から、入力端子1aから第1の出力端子1eへの分配量(S21)と入力端子1aから第2の出力端子1fへの分配量(S31)は等しいことは明らかであり、等振幅で分配されていることがわかる。一方、高調波(100MHz)付近においては50dB以上の減衰量が得られている。また,入力端子1aから入力端子1aへの反射量(S11)、第1の出力端子1eから第1の出力端子1eへの反射量(S22)および第1の出力端子1eから第2の出力端子1fへのアイソレーション量(S32)は、基本波においてはともに−50dB以下と小さく、基本波において出力端子間のアイソレーションのある電力分配回路として動作していることがわかる。
以上のように、実施の形態6に係るウィルキンソン形電力分配回路によれば、前記の式で示したインダクタンス及びキャパシタンスの関係に設定された、第10のインダクタ2m、第10のキャパシタ3m、第11のキャパシタ3n、第12のキャパシタ3pとを備え、第10のインダクタ2mの一端を接続して入力端子1aとし、第10のインダクタ2mの他端をそれぞれ第1の出力端子1eおよび第2の出力端子1fとし、入力端子1aに一端を接地した第11のキャパシタ3nを接続し、第1の出力端子1e、第2の出力端子1fに一端を接地した第12のキャパシタ3pを接続し、さらに第10のインダクタ2mに対して並列に第10のキャパシタ3mを設けたので、入力端子1aから入力される高周波信号のうち、基本波(周波数f=ω/2π)に対しては集中定数形の電力分配回路として動作し、高調波(周波数f=ω/2π)に対しては入力端子と出力端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
実施の形態7.
図14は、この発明の実施の形態7に係わるウィルキンソン形電力分配回路を示す回路構成説明図である。図において、ウィルキンソン形電力分配回路は、入力端子1a、第1の出力端子1e、第2の出力端子1f、第11のインダクタ2n、第13のキャパシタ3q、第14キャパシタ3r、第15のキャパシタ3s、アイソレーション抵抗9を備えて構成される。第11のインダクタ2nと第13のキャパシタ3qから第7の並列回路4gが構成されている。
入力端子1aは、第14のキャパシタ3rで接地されており、かつ、入力端子1aと第1の出力端子1eの間および入力端子1aと第2の出力端子1fの間はそれぞれ第11のインダクタ2nで接続されている。さらに、第11のインダクタ2nに対して並列に第13のキャパシタ3qが接続されている。また、アイソレーション抵抗9に対して並列に第15のキャパシタ3sが接続されている。第11のインダクタ2nのインダクタンスL11、第13のキャパシタ3qのキャパシタンスC13、第14のキャパシタ3rのキャパシタンスC14、第15のキャパシタ3sのキャパシタンスC15、アイソレーション抵抗9の抵抗Rは、
Figure 2006186960
という関係を満たすように定める。ここで、ωは基本波信号の角周波数、ωは抑圧する高調波信号の角周波数、Zは各端子の負荷インピーダンスである。
入力端子1aから入力された高周波信号のうち、基本波(周波数f=ω/2π)の信号に対しては、第11のインダクタ2nと第13のキャパシタ3qで構成される第7の並列回路4gが等価的にインダクタンスに見えるため、2個のインダクタ(第7の並列回路4g)と2個のキャパシタ(第14のキャパシタ3r、第15のキャパシタ3s)とアイソレーション抵抗9とからなる電力分配回路と等価になる。すなわち、入力端子1aから入力された基本波は、第1の出力端子1e、第2の出力端子1fに等振幅かつ同相で分配され、第1の出力端子1eから入力された基本波は、第2の出力端子1fには全く出力されない。
一方、高調波(周波数f=ω/2π)の信号に対しては、第11のインダクタ2nと第13のキャパシタ3qで構成される第7の並列回路4gが共振するため開放に見える。したがって、入力端子1aから入力された高調波は、第1の出力端子1e、第2の出力端子1fには全く出力されず無限大のアイソレーションが得られる。
以上のように、実施の形態7によれば、実施の形態6のウィルキンソン形電力分配回路において、2つの第12のキャパシタ3pに代えて、アイソレーション抵抗9に対して並列に第15のキャパシタ3sを設けたので、実施の形態6と同様、基本波に対しては集中定数形のウィルキンソン形電力分配回路として動作し、高調波に対しては入力端子と出力端子の間のアイソレーションが無限大になる帯域阻止フィルタとして動作する。したがって、増幅器からアンテナへの給電回路として適用した場合には、増幅器から出力される高調波を抑圧するためのフィルタが不要になり、小形化や低損失化の効果がある。
また、第1の出力端子1eと第2の出力端子1fをそれぞれ接地する2つの第12のキャパシタ3pに代えて、アイソレーション抵抗9に対して並列に第15のキャパシタ3sを1つ設けたので、必要なキャパシタの数が削減でき、より小形化が図れるという効果もある。
ここで、前記実施の形態5の図10で、入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合を例示して説明したが、前記実施の形態6の図11で、入力端子1a、第1の出力端子1e、第2の出力端子1fのそれぞれに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合にも、第1の出力端子1e、第2の出力端子1fから信号を入力して合成する場合を含め、実施の形態5での説明同様に機能し、同様の効果を奏する。なお、前記実施の形態6の図11で、入力端子1a、第1の出力端子1e、第2の出力端子1fそれぞれの少なくとも1つに接続すれば、接続した端子からの入力に対しては同様の効果を奏する。また、前記実施の形態7の図14で、入力端子1aに、第9のインダクタ2kと第9のキャパシタ3kで構成される第5の並列回路4eを介して一端が接地された抵抗8を接続した場合にも、実施の形態5での説明同様に機能し、同様の効果を奏する。
この発明の実施の形態1に係わる90度ハイブリッド回路を示す回路構成説明図である。 この発明の実施の形態1に係わる90度ハイブリッド回路の特性計算結果を示す図である。 この発明の実施の形態1に係わる90度ハイブリッド回路の特性計算結果を示す図である。 増幅器からアンテナへの給電回路として実施の形態1の90度ハイブリッド回路を適用した回路構成説明図である。 この発明の実施の形態2に係わる90度ハイブリッド回路を示す回路構成説明図である。 この発明の実施の形態2に係わる90度ハイブリッド回路の特性計算結果を示す図である。 この発明の実施の形態2に係わる90度ハイブリッド回路の特性計算結果を示す図である。 この発明の実施の形態3に係わる90度ハイブリッド回路を示す回路構成説明図である。 この発明の実施の形態4に係わる90度ハイブリッド回路を示す回路構成説明図である。 この発明の実施の形態5に係わる90度ハイブリッド回路を示す回路構成説明図である。 この発明の実施の形態6に係わるウィルキンソン形電力分配回路を示す回路構成説明図である。 この発明の実施の形態6に係わるウィルキンソン形電力分配回路の特性計算結果を示す図である。 この発明の実施の形態6に係わるウィルキンソン形電力分配回路の特性計算結果を示す図である。 この発明の実施の形態7に係わるウィルキンソン形電力分配回路を示す回路構成説明図である。
符号の説明
1a 入力端子、1b 通過端子、1c 結合端子、1d アイソレーション端子、1e 第1の出力端子、1f 第2の出力端子、2a 第1のインダクタ、2b 第2のインダクタ、2c 第3のインダクタ、2d 第4のインダクタ、2e 第5のインダクタ、2f 第6のインダクタ、2g 第7のインダクタ、2h 第8のインダクタ、2k 第9のインダクタ、2m 第10のインダクタ、2n 第11のインダクタ、3a 第1のキャパシタ、3b 第2のキャパシタ、3c 第3のキャパシタ、3d 第4のキャパシタ、3e 第5のキャパシタ、3f 第6のキャパシタ、3g 第7のキャパシタ、3h 第8のキャパシタ、3k 第9のキャパシタ、3m 第10のキャパシタ、3n 第11のキャパシタ、3p 第12のキャパシタ、3q 第13のキャパシタ、3r 第14のキャパシタ、3s 第15のキャパシタ、4a 第1の並列回路、4b 第2の並列回路、4c 第3の並列回路、4d 第4の並列回路、4e 第5の並列回路、4f 第6の並列回路、4g 第7の並列回路、5 増幅器、6 終端抵抗、7a、7b アンテナ、8 抵抗、9 アイソレーション抵抗。

Claims (9)

  1. 入出力のための4つの端子である入力端子、通過端子、結合端子、アイソレーション端子を有し、前記4つの端子の間を少なくともインダクタを含むリアクタンス回路で順順に接続すると共に前記4つの端子のそれぞれに一端を接地したキャパシタを接続し、前記入力端子から入力される高周波信号を前記通過端子と前記結合端子へ分配出力する90度ハイブリッド回路であって、前記入力端子と前記アイソレーション端子の間および前記通過端子と前記結合端子の間はインダクタで接続し、前記入力端子と前記通過端子の間および前記結合端子と前記アイソレーション端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路で接続したことを特徴とする90度ハイブリッド回路。
  2. 入出力のための4つの端子である入力端子、通過端子、結合端子、アイソレーション端子を有し、前記4つの端子の間を少なくともインダクタを含むリアクタンス回路で順順に接続すると共に前記4つの端子のそれぞれに一端を接地したキャパシタを接続し、前記入力端子から入力される高周波信号を前記通過端子と前記結合端子へ分配出力する90度ハイブリッド回路であって、前記入力端子と前記通過端子の間および前記結合端子と前記アイソレーション端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる第1の並列回路で接続し、前記入力端子と前記アイソレーション端子の間および前記通過端子と前記結合端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる第2の並列回路で接続したことを特徴とする。
  3. 入出力のための4つの端子である入力端子、通過端子、結合端子、アイソレーション端子を有し、前記4つの端子の間を少なくともインダクタを含むリアクタンス回路で順順に接続し、前記入力端子から入力される高周波信号を前記通過端子と前記結合端子へ分配出力する90度ハイブリッド回路であって、前記入力端子と前記通過端子の間および前記結合端子と前記アイソレーション端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路を2個直列接続した第1のリアクタンス回路で接続すると共に前記2個の並列回路の間に一端を接地したキャパシタを接続し、前記入力端子と前記アイソレーション端子の間および前記通過端子と前記結合端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになりになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路を2個直列接続した第2のリアクタンス回路で接続すると共に前記2個の並列回路の間に一端を接地したキャパシタを接続したことを特徴とする90度ハイブリッド回路。
  4. 入出力のための4つの端子である入力端子、通過端子、結合端子、アイソレーション端子を有し、前記4つの端子の間をインダクタで順順に接続すると共に前記4つの端子のそれぞれに一端を接地したキャパシタとインダクタでなる直列回路を接続し、前記入力端子から入力される高周波信号を前記通過端子と前記結合端子へ分配出力する90度ハイブリッド回路であって、前記直列回路は前記高周波信号の基本波成分に対しては等価的にキャパシタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなることを特徴とする90度ハイブリッド回路。
  5. 前記入力端子に前記高周波信号の基本波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路の一端を接続し、前記並列回路の他端に一端を接地した抵抗を接続したことを特徴とする請求項1又は請求項2記載の90度ハイブリッド回路。
  6. 入出力のための3つの端子である入力端子、第1の出力端子、第2の出力端子を有し、前記入力端子と前記第1の出力端子の間および前記入力端子と前記第2の出力端子の間を少なくともインダクタを含むリアクタンス回路で接続し、前記3つの端子のそれぞれに一端を接地したキャパシタを接続し、前記第1の出力端子と前記第2の出力端子の間を抵抗で接続し、前記入力端子から入力される高周波信号を前記第1の出力端子と前記第2の出力端子へ分配出力するウィルキンソン形電力分配回路であって、前記入力端子と前記第1の出力端子の間および前記入力端子と前記第2の出力端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前期高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路で接続したことを特徴とするウィルキンソン形電力分配回路。
  7. 入出力のための3つの端子である入力端子、第1の出力端子、第2の出力端子を有し、前記入力端子と前記第1の出力端子の間および前記入力端子と前記第2の出力端子の間を少なくともインダクタを含むリアクタンス回路で接続し、前記入力端子に一端を接地したキャパシタを接続し、前記第1の出力端子と前記第2の出力端子の間を抵抗とキャパシタでなる第3の並列回路で接続し、前記入力端子から入力される高周波信号を前記第1の出力端子と前記第2の出力端子へ分配出力するウィルキンソン形電力分配回路であって、前記入力端子と前記第1の出力端子の間および前記入力端子と前記第2の出力端子の間は前記高周波信号の基本波成分に対しては等価的にインダクタンスになり前記高周波信号の所定の高調波成分に対しては共振するように設定したインダクタとキャパシタでなる第4の並列回路で接続したことを特徴とするウィルキンソン形電力分配回路。
  8. 前記入力端子、第1の出力端子、第2の出力端子それぞれの少なくとも1つに前記高周波信号の基本波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路の一端を接続し、前記並列回路の他端に一端を接地した抵抗を接続したことを特徴とする請求項6記載のウィルキンソン形電力分配回路。
  9. 前記入力端子に前記高周波信号の基本波成分に対しては共振するように設定したインダクタとキャパシタでなる並列回路の一端を接続し、前記並列回路の他端に一端を接地した抵抗を接続したことを特徴とする請求項7記載のウィルキンソン形電力分配回路。
JP2005198667A 2004-12-03 2005-07-07 90度ハイブリッド回路およびウィルキンソン形電力分配回路 Active JP4735087B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005198667A JP4735087B2 (ja) 2004-12-03 2005-07-07 90度ハイブリッド回路およびウィルキンソン形電力分配回路

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2004351169 2004-12-03
JP2004351169 2004-12-03
JP2005198667A JP4735087B2 (ja) 2004-12-03 2005-07-07 90度ハイブリッド回路およびウィルキンソン形電力分配回路

Publications (2)

Publication Number Publication Date
JP2006186960A true JP2006186960A (ja) 2006-07-13
JP4735087B2 JP4735087B2 (ja) 2011-07-27

Family

ID=36739681

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005198667A Active JP4735087B2 (ja) 2004-12-03 2005-07-07 90度ハイブリッド回路およびウィルキンソン形電力分配回路

Country Status (1)

Country Link
JP (1) JP4735087B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858662B1 (ko) 2007-04-16 2008-09-16 (주)카이로넷 하이브리드 전력 분배기
JP2014131116A (ja) * 2012-12-28 2014-07-10 Furuno Electric Co Ltd 高周波伝送線路および高周波送受波器
JP2016042695A (ja) * 2014-08-13 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 信号合成器、電力増幅器モジュール、および無線装置
CN116111970A (zh) * 2023-03-28 2023-05-12 南通大学 一种基于集总元件的八端口3dB耦合器

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268806A (ja) * 1991-02-22 1992-09-24 Nec Corp 高周波電力増幅装置
JPH08335841A (ja) * 1995-06-09 1996-12-17 Nippon Telegr & Teleph Corp <Ntt> 90度ハイブリッドならびに可変移相器
JPH11225023A (ja) * 1998-02-06 1999-08-17 Sony Corp ウィルキンソン型分配器を使用したミキサ回路
JP2002064353A (ja) * 2000-08-18 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 電力分配合成回路
JP2002374139A (ja) * 2001-06-13 2002-12-26 Murata Mfg Co Ltd バランス型lcフィルタ
JP2003163514A (ja) * 2001-11-29 2003-06-06 Agilent Technologies Japan Ltd 電力分配器
JP2005065171A (ja) * 2003-08-20 2005-03-10 Sharp Corp フィルタ機能付き電力合成器および高周波通信装置

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04268806A (ja) * 1991-02-22 1992-09-24 Nec Corp 高周波電力増幅装置
JPH08335841A (ja) * 1995-06-09 1996-12-17 Nippon Telegr & Teleph Corp <Ntt> 90度ハイブリッドならびに可変移相器
JPH11225023A (ja) * 1998-02-06 1999-08-17 Sony Corp ウィルキンソン型分配器を使用したミキサ回路
JP2002064353A (ja) * 2000-08-18 2002-02-28 Nippon Telegr & Teleph Corp <Ntt> 電力分配合成回路
JP2002374139A (ja) * 2001-06-13 2002-12-26 Murata Mfg Co Ltd バランス型lcフィルタ
JP2003163514A (ja) * 2001-11-29 2003-06-06 Agilent Technologies Japan Ltd 電力分配器
JP2005065171A (ja) * 2003-08-20 2005-03-10 Sharp Corp フィルタ機能付き電力合成器および高周波通信装置

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100858662B1 (ko) 2007-04-16 2008-09-16 (주)카이로넷 하이브리드 전력 분배기
JP2014131116A (ja) * 2012-12-28 2014-07-10 Furuno Electric Co Ltd 高周波伝送線路および高周波送受波器
JP2016042695A (ja) * 2014-08-13 2016-03-31 スカイワークス ソリューションズ, インコーポレイテッドSkyworks Solutions, Inc. 信号合成器、電力増幅器モジュール、および無線装置
CN116111970A (zh) * 2023-03-28 2023-05-12 南通大学 一种基于集总元件的八端口3dB耦合器
CN116111970B (zh) * 2023-03-28 2023-08-04 南通大学 一种基于集总元件的八端口3dB耦合器

Also Published As

Publication number Publication date
JP4735087B2 (ja) 2011-07-27

Similar Documents

Publication Publication Date Title
US6803835B2 (en) Integrated filter balun
JP4236663B2 (ja) 電子デバイスおよびフィルタ
US8305283B2 (en) Coplanar differential bi-strip delay line, higher-order differential filter and filtering antenna furnished with such a line
JP5920868B2 (ja) 伝送線路共振器、帯域通過フィルタ及び分波器
JP2009033733A (ja) アンテナ分波器
JP2002271111A (ja) 積層バラン素子
JP3531603B2 (ja) 高周波フィルタおよびそれを用いたフィルタ装置およびそれらを用いた電子装置
JP4735087B2 (ja) 90度ハイブリッド回路およびウィルキンソン形電力分配回路
WO2007029601A1 (ja) 分波回路及びその設計方法
JP4236667B2 (ja) フィルタ
JP4550915B2 (ja) フィルタ回路及びフィルタ回路素子、これを備えた多層回路基板並びに回路モジュール
JP2906863B2 (ja) ストリップ線路デュアル・モード・フィルタ
JP3309454B2 (ja) リング共振器
WO2012176576A1 (ja) フィルタ装置
JP4600456B2 (ja) フィルタ
JP3309578B2 (ja) 高周波共振器及び高周波フィルタ
JP4251974B2 (ja) 高周波フィルタ
JP2008054174A (ja) 90度ハイブリッド回路
JP6409664B2 (ja) 高周波共振器及び高周波発振器
JP4618441B2 (ja) 積層型フィルタ
JP5234069B2 (ja) 磁気共鳴型アイソレータ
Snyder Spurious Bypass method for increasing passband width
JP2001358501A (ja) ストリップ線路フィルタ
US20240072405A1 (en) Compact balun with out-of-band spurious suppression
WO2022130570A1 (ja) フィルタ回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080424

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100330

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100513

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110329

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110411

R151 Written notification of patent or utility model registration

Ref document number: 4735087

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R151

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140513

Year of fee payment: 3

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250