JP2006179713A - 固体撮像装置及びその製造方法 - Google Patents

固体撮像装置及びその製造方法 Download PDF

Info

Publication number
JP2006179713A
JP2006179713A JP2004371903A JP2004371903A JP2006179713A JP 2006179713 A JP2006179713 A JP 2006179713A JP 2004371903 A JP2004371903 A JP 2004371903A JP 2004371903 A JP2004371903 A JP 2004371903A JP 2006179713 A JP2006179713 A JP 2006179713A
Authority
JP
Japan
Prior art keywords
light
signal detection
shielding film
transistor
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004371903A
Other languages
English (en)
Other versions
JP4643249B2 (ja
Inventor
Hisanori Ihara
久典 井原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2004371903A priority Critical patent/JP4643249B2/ja
Priority to US11/305,091 priority patent/US7385270B2/en
Priority to CNB2005100229740A priority patent/CN100446266C/zh
Publication of JP2006179713A publication Critical patent/JP2006179713A/ja
Application granted granted Critical
Publication of JP4643249B2 publication Critical patent/JP4643249B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14643Photodiode arrays; MOS imagers
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/1462Coatings
    • H01L27/14623Optical shielding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

【課題】画像情報を一時的に記憶する信号検出部に隣接する構成要素からの反射光の漏れ込み、すなわち、混色を抑制することによって、画像の同時性を実現した固体撮像素子及びその製造方法を提供することである。
【解決手段】上記の課題を解決した固体撮像装置は、半導体基板中に設けられた光信号蓄積領域と、前記光信号蓄積領域と離間して設けられた信号検出領域と、前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタと、前記信号検出領域に接続された配線と、前記信号検出領域に近接して設けられ、この信号検出領域を覆う遮光膜とを具備する。
【選択図】図2

Description

本発明は、固体撮像装置及びその製造方法に係り、特に、MOS固体撮像装置及びその製造方法に関する。
増幅機能を有する増幅型MOS(metal semiconductor silicon)固体撮像装置は、画素サイズの縮小、画素数の増加に適しているため、その応用の拡大が期待されている。さらに、増幅型MOS撮像装置は、従来から広く使用されているCCD撮像装置に比べ消費電力が小さいこと、基本的にはCMOSプロセスで製造されるため他のCMOS回路との統合が容易であること等のために期待が大きい。
増幅型MOS固体撮像装置は、画素セルの回路構成100の一例を図1に示したように、光電変換部である信号を蓄積するフォトダイオード(光信号蓄積領域)102、信号走査回路部である信号を読み出す読み出しトランジスタ104、信号を増幅する増幅トランジスタ106、フォトダイオードの信号電荷をリセットするリセットトランジスタ108等を含む。読み出しトランジスタ104をオンにすることによって、フォトダイオード102に蓄積された信号が、読み出しトランジスタ104のドレイン(信号検出領域)104Dに読み込まれる。この信号検出領域104Dは、増幅トランジスタ106のゲートに接続される。増幅トランジスタ106のドレインは、電源VDDに接続されている。垂直選択トランジスタ110が選択(オン)されると、電源電圧VDDは、信号検出領域104Dの電荷量に対応する電位に増幅トランジスタ106により増幅されて、垂直信号線112に出力される。このような信号検出操作を、2次元に配置された多数の画素セルに順次行うことによって、1つの画像が得られる。
上記の回路を備えた撮像装置の一例が、特許文献1に開示されている。この例では、半導体基板中にフォトダイオードが設けられている。光は、半導体基板の上方に設けられた第2の遮光膜の開口部を通ってフォトダイオードに入射する。フォトダイオードに蓄積された光信号に対応する電荷は、所定の周期で読み出しトランジスタのドレイン(信号検出領域)に転送されて所定時間保持される。保持された電荷は、順番に画像情報として取り出される。この保持の間に、フォトダイオード周囲のゲート電極、例えば読み出しトランジスタのゲート電極、等に当たった光が反射して、種々の経路を介して、例えば、第2の遮光膜の下面で反射されて、読み出しトランジスタのドレイン(信号検出領域)に入射することがある。このような光は、信号検出領域に保持されている電荷(すなわち、情報)を変化させる。すなわち、混色と呼ばれる現象の原因になる。
混色が生じると、同一の期間に得られた各画素セルの情報を読み出すこと、すなわち画像の同時性が損なわれる。この同時性を達成することは、固体撮像装置にとって重要な課題である。
特開2000−150849号公報
本発明は、上記の課題に鑑みてなされたものであり、画像の同時性を実現したCMOS固体撮像装置及びその製造方法を提供することを目的とする。
上記の課題は、以下の本発明に係る固体撮像装置及びその製造方法によって解決される。
本発明の1態様による固体撮像装置は、半導体基板中に設けられた光信号蓄積領域と、前記光信号蓄積領域と離間して設けられた信号検出領域と、前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタと、前記信号検出領域に接続された配線と、前記信号検出領域に近接して設けられ、この信号検出領域を覆う遮光膜とを具備する。
本発明の他の1態様による固体撮像装置の製造方法は、半導体基板中に光信号蓄積領域を形成する工程と、前記半導体基板中に前記光信号蓄積領域と離間して信号検出領域及を形成する工程と、トランジスタのソース/ドレインを形成する工程と、前記半導体基板上に絶縁膜を介して電極材料膜を形成する工程と、前記電極材料膜を加工して前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタのゲート電極を形成する工程と、前記信号検出領域を覆う遮光膜を形成する工程と、前記信号検出領域に接続された配線を形成する工程とを具備する。
本発明によって、画像の同時性を実現したCMOS固体撮像装置及びその製造方法が提供される。
本発明の実施形態を、添付した図面を参照して以下に詳細に説明する。図では、対応する部分は、対応する参照符号で示している。以下の実施形態は、一例として示されたもので、本発明の精神から逸脱しない範囲で種々の変形をして実施することが可能である。
(第1の実施形態)
第1の実施形態は、半導体基板表面層に形成された信号検出領域の上方に近接して新たな遮光膜を設けることによって、混色の問題を抑制した固体撮像装置である。
図2に、本実施形態によるMOS固体撮像装置の画素セル100の主要部の一例を示す。図2(a)は、平面レイアウト図であり、画素セル100は、フォトダイオード102、読み出しトランジスタ104、リセットトランジスタ108及びその他を含む。図2(b)は、断面構造の説明を容易にするための図であり、フォトダイオード102、読み出しトランジスタ104、及びリセットトランジスタ108の断面を含む模式的な図であり、実際には存在しない断面である。(後で示される断面構造を説明するための図も同様である。)フォトダイオード102は、入射光を電気信号に変換する光電変換部であり、光信号を蓄積する光信号蓄積領域である。読み出しトランジスタ104は、光信号蓄積領域に蓄積された画像信号を、そのドレイン104D(22)に転送する。読み出しトランジスタ104のドレイン104D(22)は、信号検出領域であり、画像信号を一時的に記憶する。リセットトランジスタ108は、信号検出領域104D(22)の電荷を排出する。本実施形態では、第1の遮光膜50をこの信号検出領域104D(22)上に近接して設ける、すなわち、信号検出領域104D(22)上のコンタクト領域26を除く大部分を第1の遮光膜50で覆い、散乱光が信号検出領域に漏れ込むことを防止して、画像の同時性を達成している。本実施形態の第1の遮光膜50は、読み出しトランジスタ104のゲート電極20Rと同じポリシリコン膜で形成される。
本実施形態によるMOS固体撮像装置の製造方法の一例を、図3から図5に示した工程の断面構造を説明するための図を参照して説明する。
先ず、図3(a)を参照して、半導体基板10、例えば、シリコン基板、にウェル(図示せず)及び素子分離12を形成する。素子分離12は、微細化の観点からSTI(shallow trench isolation)を使用することが好ましいが、LOCOS(local oxidation of silicon)を使用することもできる。
フォトダイオード102を形成する領域以外をレジスト(図示せず)で覆い、n型不純物、例えば、リン(P)をイオン注入し、n型拡散層14を形成する。そして、n型拡散層14の表面部分に高濃度のp型不純物、例えば、ホウ素(B)をイオン注入し、p型拡散層16を形成する。n型拡散層14は、受光した光を光電変換して光強度に対応する電荷を生成する。p型拡散層16は、サーフェスシールド層として働く。
さらに、読み出しトランジスタ104のドレイン22及び画素セル100の他のトランジスタのソース/ドレイン22を形成する領域以外をレジスト(図示せず)で覆い、n型不純物、例えば、リンをイオン注入してドレイン22を形成する。この読み出しトランジスタ104のドレイン22は、信号検出領域104Dになる。読み出しトランジスタ104のドレイン22とこれ以外のトランジスタのソース/ドレインとは、別々の工程で形成することもできる。このようにして、図3(a)の構造を形成できる。
次に、図3(b)を参照して、シリコン基板10上の全面にゲート絶縁膜18を形成する。ゲート絶縁膜18として、例えば、熱酸化によって形成したシリコン酸化膜(SiO膜)を使用できる。ゲート絶縁膜18上の全面にポリシリコン膜20aを形成する。ポリシリコン膜20aとして、例えば、リンを高濃度にドープしたポリシリコン膜を使用することができる。このポリシリコン膜20aをリソグラフィ及びエッチングにより加工して、ゲート電極20を形成する。同時に、図3(b)に示したように、読み出しトランジスタ104のドレイン22(信号検出領域104D)上のコンタクトを形成する領域以外の領域に第1の遮光膜50を形成する。第1の遮光膜50は、ドレイン22と素子分離12とが接する部分では、図2(a)のようにこの境界を越えて素子分離12上にも形成することが好ましい。このようにして、図3(b)に示した構造を形成できる。
次に、図4(a)を参照して、全面に第1の層間絶縁膜24を堆積する。第1の層間絶縁膜24として、例えば、CVD(chemical vapor deposition)で形成したSiO膜を使用することができる。そして、表面を、例えば、CMP(chemical-mechanical polishing)によって平坦化する。さらに、第1の層間絶縁膜24をリソグラフィ及びエッチングにより加工してコンタクトホール28hを形成する。そして、コンタクトホール28h底面のシリコン基板10に、n型不純物、例えば、リンをイオン注入してコンタクト領域26を形成する。このようにして、図4(a)に示した構造を形成できる。
次に、図4(b)を参照して、コンタクトホール28hの内部を含む全面に、例えば、CVDによりタングステン(W)28aを堆積する。コンタクトホール28h以外の表面に堆積したCVD−W膜28aを除去して、コンタクトプラグ28を形成する。そして、全面に第1のアルミニウム膜(Al膜)30aを、例えば、スパッタリングにより堆積する。さらに、第1のAl膜30aをリソグラフィ及びエッチングにより加工して、Al配線30を形成する。このようにして、図4(b)に示した構造を形成できる。
次に、図5を参照して、Al配線30上を含む全面に第2の層間絶縁膜32を堆積する。第2の層間絶縁膜32として、第1の層間絶縁膜24と同様に、CVD−SiO膜を使用することができる。そして、第2の層間絶縁膜32を、例えば、CMPにより平坦化して、全面に第2のAl膜34aを、例えば、スパッタリングにより堆積する。第2のAl膜34aは、第2の遮光膜34として働く。第2のAl膜34aのフォトダイオード102に対応する部分にリソグラフィ及びエッチングにより開口部34Wを設ける。
上記に説明したようにして、本実施形態による、読み出しトランジスタ104のドレイン22(信号検出領域104D)上の大部分を第1の遮光膜50で覆った、図5に示した画素セル100が完成する。
このようにドレイン22上の大部分を第1の遮光膜50で覆うことによって、フォトダイオード102の光信号蓄積領域14の近隣、例えば、読み出しトランジスタ104のゲート電極20R表面で反射した光が、信号検出領域であるドレイン22に漏れ込むことを抑制できる。
図6は、本実施形態による光の漏れ込み抑制効果を示すグラフである。図の横軸は、光の波長であり、縦軸は、光の漏れ量である。図中の□印は、本実施形態の場合を示し、菱形は、従来技術の場合を示す。光の漏れ込みは、波長依存性があり、短波長ほど漏れ量が多くなる。本実施形態によれば、この短波長側の漏れ量を効果的に抑制でき、ほぼ半分に減少できる。
図6では、第1の遮光膜50としてポリシリコン膜を使用した場合を示したが、半球形上の結晶粒を有するHSG(hemi-spherical grain)膜、高融点金属のシリサイド膜、例えば、モリブデンシリサイド(MoSi)、タングステンシリサイド(WSi)、チタンシリサイド(TiSi)、コバルトシリサイド(CoSi)、ニッケルシリサイド(NiSi)、若しくは窒化タンタル(TaN)膜を使用することができる。さらに、ポリシリコン膜、上記シリサイド膜のいずれか1若しくはTaN膜の内のいずれか2以上からなる積層膜を使用することもできる。上記のような膜は、光の反射率が高い及び/若しくは透過率が低いため、これを使用することによって、第1の遮光膜50を透過して信号検出領域104Dに到達する光の漏れ量を小さくすることができる。
図6の例では、第1の遮光膜50に厚さ200nmのポリシリコン膜を使用した。ポリシリコン膜を厚くすると、遮光効果が向上する。図7は、その一例を示すグラフである。図には、ポリシリコン膜の厚さが、200nm、400nm、600nmの場合を示す。ポリシリコン膜の厚さをn倍にすると、光の漏れ量は指数関数的に減少し、ほぼ1/2になる。
これまでに説明したように、本実施形態によって、信号検出部への光の漏れ込みを抑制でき、画像の同時性に優れた増幅型MOS固体撮像装置を提供することができる。
本発明の構造及び製造方法は、種々の変形をして実施することができる。その変形例のいくつかを図8から図13を用いて以下に説明する。
(変形例1)
変形例1は、図8に示したように第1の遮光膜50を読み出しトランジスタ104のゲート電極20Rと一体に形成した一例である。図8(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。読み出しトランジスタ104のゲート電極20Rと一体に形成された第1の遮光膜50は、チャネル領域104C上からドレイン22上の大部分を覆うように連続して形成される。このように、読み出しトランジスタ104のゲート電極20Rと第1の遮光膜50を一体に形成しても、読み出しトランジスタ104をオンにした時のチャネルは、チャネル領域104Cにしか形成されないため、読み出しトランジスタ104の動作には悪影響を及ぼすことはない。したがって、第1の遮光膜50によるドレイン22、すなわち、信号検出部104Dの被覆率を高めることがでる。その結果、第1の実施形態と同等、若しくはそれ以上に信号検出部への光の漏れ込みを抑制でき、画像の同時性に優れた増幅型MOS固体撮像装置を提供することができる。
(変形例2)
変形例2は、図9に示したように、第1の遮光膜50をリセットトランジスタ108のゲート電極20Rと一体に形成した一例である。図9(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。リセットトランジスタ108のゲート電極20RSと一体に形成された第1の遮光膜50は、チャネル領域108C上から読み出しトランジスタ104のドレイン22上の大部分を覆うように連続して形成される。このように第1の遮光膜50を形成しても、読み出しトランジスタ104の場合と同様に、リセットトランジスタ108の動作に何ら影響を及ぼさない。この場合も、第1の実施形態と同等、若しくはそれ以上に信号検出部への光の漏れ込みを抑制でき、画像の同時性に優れた増幅型MOS固体撮像装置を提供することができる。
(変形例3)
変形例3は、図10に示したように、第1の遮光膜50を読み出しトランジスタ104及びリセットトランジスタ108のゲート電極とは別の第2のシリコン膜によって形成した一例である。図10(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。第1の遮光膜50は、絶縁膜48を介して読み出しトランジスタ104のゲート電極20Rと重なって接続するように形成され、さらに、信号検出部104D(ドレイン22)上の大部分を覆うように形成される。このように第1の遮光膜50を形成することによって、変形例1と同等の光の漏れ込み抑制効果が得られる。
(変形例4)
変形例4は、図11に示したように、変形例3と同様に、第1の遮光膜50を第2のシリコン膜によって形成した他の例である。図11(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。第1の遮光膜50は、リセットトランジスタ108のゲート電極20RS上から信号検出部104D(読み出しトランジスタ104のドレイン22)上の大部分を覆うように延在して形成される。このように第1の遮光膜50を形成することによって、変形例2と同等の光の漏れ込み抑制効果が得られる。
(変形例5)
変形例5は、図12に示したように、変形例3、4と同様に、第1の遮光膜50を第2のシリコン膜によって形成したさらに他の例である。図12(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。本変形例では、第1の遮光膜50を形成する前に表面全面に薄い絶縁膜48を形成する。そして、この薄い絶縁膜48上に第2のシリコン膜を堆積し、リソグラフィ及びエッチングにより加工して第1の遮光膜50を形成する。第1の遮光膜50は、読み出しトランジスタ104とリセットトランジスタ108のゲート電極20R及び20RS上から信号検出部104Dの大部分を覆うように延在して形成される。このように第1の遮光膜50を形成することによって、これまでに示した実施形態及び変形例1から4に存在した読み出しトランジスタ104若しくはリセットトランジスタ108のいずれかのゲート電極20R若しくは20RSと第1の遮光膜50との間の隙間をなくすことができ、信号検出部104Dの被覆率をさらに高めることができる。
(変形例6)
第1の遮光膜50による信号検出部104Dの被覆率を高くすると、Al配線30の上方に形成する第2の遮光膜34を省略することができる。その一例を図13に示す。図13(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。この例は、変形例5で説明した図12の構造をさらに変形している。第1の遮光膜50は、読み出しトランジスタ104とリセットトランジスタ108のゲート電極20R及び20RS上から信号検出部104Dの大部分を覆うように延在して形成されるが、この構造に限定されることはない。信号検出部104Dにおいて、コンタクトプラグ28と第1の遮光膜50を接続させて形成することができないため、コンタクト領域26の周囲には、第1の遮光膜50で覆うことができない領域がある。第2の遮光膜34を省略すると、この第1の遮光膜50で覆われていないコンタクト領域26の周囲から好ましくない光が入射して、信号検出部104Dに蓄積されている電荷を変化させてしまう。これを防止するために、本変形例では、コンタクト領域26の周囲の第1の遮光膜50で覆われていない部分を小さくすると同時に、コンタクトプラグ28に接続するAl配線30を十分に大きく形成することによって、信号検出部104Dのコンタクト領域26周囲の遮光性を向上させている。Al配線30は、第1の遮光膜50上全体を覆う遮光膜のように大きく形成することもできる。本変形例によれば、第2の遮光膜34を省略することによって、製造プロセスを簡略化することができる。
(第2の実施形態)
第2の実施形態は、図14に示したように、配線、例えば、Al配線30を利用して第1の遮光膜50を形成した一例である。図14(a)は、平面レイアウト図であり、(b)は、断面構造を説明するための図である。読み出しトランジスタ104のドレイン22(信号検出部104)に接続するAl配線30を読み出しトランジスタ104及びリセットトランジスタ108上に広い面積で形成することができる。この場合には、信号検出部104の全体をAl配線30を利用した第1の遮光膜50で覆うことができる。
(変形例7)
変形例7は、第2の実施形態と第1の実施形態若しくは変形例1から変形例6のいずれか1とを組み合わせて実施したものである。図15に、第2の実施形態と第1の実施形態とを組み合わせた場合の例を示す。図に示したように、第1の遮光膜50は、ゲート電極材料膜から形成された遮光膜50−1と配線材料膜から形成された遮光膜50−2とから構成される、二重構造として形成することができる。
ここでは、本発明を、ゲート電極20、Al配線30、及び第2の遮光膜34の3層構造を例に説明してきたが、本発明は、3層以上の多層配線を有する半導体装置に対しても適用することができる。ここで、ゲート電極20を第1の配線層、Al配線30を第2の配線層、及び第2の遮光膜34を第3の配線層と呼ぶことにする。第1の配線層は、多層配線の最下層の配線であることが好ましいが、半導体基板に近い多層配線の下層の配線で形成することができる。第2の配線層は、多層配線の最下層及び最上層を除く中間層であれば、いずれの層であっても良い。第3の配線層は、多層配線の上層であれば良く、最上層であっても良い。さらに、第3の配線層は、多層配線とは別に、上層に形成する遮光性の膜を利用することもできる。本発明は、信号検出領域上のこの第1、第2の配線層に遮光膜を形成したものである。
以上説明したように、本発明によれば、画像情報を一時的に記憶する信号検出部に、隣接する構成要素、例えば、ゲート電極、からの反射光の漏れ込み、すなわち、混色を抑制することができる。これによって、画像の同時性を実現した固体撮像素子及びその製造方法を提供することができる。
図1は、一般的な増幅型MOS固体撮像装置の画素セルの等価回路図である。 図2は、本発明の第1の実施形態の一例を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図3(a),(b)は、本発明の第1の実施形態の製造プロセスの一例を説明するために示す工程断面を説明するための図である。 図4(a),(b)は、図3(b)に続く第1の実施形態の製造プロセスの一例を説明するために示す工程断面を説明するための図である。 図5は、図4(b)に続く第1の実施形態の製造プロセスの一例を説明するために示す工程断面を説明するための図である。 図6は、第1の実施形態による光の漏れ込み量と入射光波長との関係を示す図である。 図7は、第1の実施形態による遮光膜の厚さと光の漏れ込み量との関係を示す図である。 図8は、第1の実施形態の変形例1を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図9は、第1の実施形態の変形例2を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図10は、第1の実施形態の変形例3を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図11は、第1の実施形態の変形例4を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図12は、第1の実施形態の変形例5を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図13は、第1の実施形態の変形例6を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図14は、本発明の第2の実施形態を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。 図15は、第2の実施形態に関する変形例6を説明するために示す図であって、(a)は平面レイアウト図であり、(b)は断面構造を説明するための図である。
符号の説明
10…シリコン基板,12…素子分離,14…n型拡散層,16…p型拡散層,18…ゲート絶縁膜,20…ゲート電極,22…ドレイン、24…第1の層間絶縁膜,26…コンタクト領域,28…コンタクトプラグ,30…Al配線,32…第2の層間絶縁膜,34…第2の遮光膜,48…絶縁膜,50…第1の遮光膜,100…画素セル,102…フォトダイオード(光信号蓄積領域),104…読み出しトランジスタ,104D…信号検出領域,108…リセットトランジスタ。

Claims (6)

  1. 半導体基板中に設けられた光信号蓄積領域と、
    前記光信号蓄積領域と離間して設けられた信号検出領域と、
    前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタと、
    前記信号検出領域に接続された配線と、
    前記信号検出領域に近接して設けられ、この信号検出領域を覆う遮光膜とを具備することを特徴とする固体撮像装置。
  2. 前記配線の上方に設けられ、前記光信号蓄積領域に対応する開口部を備えた第2の遮光膜をさらに具備することを特徴とする請求項1に記載の固体撮像装置。
  3. 前記信号検出領域の電荷を排出する第2のトランジスタをさらに具備し、
    前記遮光膜は、前記トランジスタ若しくは第2のトランジスタのゲート電極と一体に形成されることを特徴とする請求項1若しくは2に記載の固体撮像装置。
  4. 前記信号検出領域の電荷を排出する第2のトランジスタをさらに具備し、
    前記遮光膜は、前記信号検出領域の上方及び前記トランジスタ若しくは第2のトランジスタのゲート電極の少なくともいずれか一方の上方を覆い形成されることを特徴とする請求項1若しくは2に記載の固体撮像装置。
  5. 前記遮光膜は、前記配線と一体に形成されることを特徴とする請求項1若しくは2に記載の固体撮像装置。
  6. 半導体基板中に光信号蓄積領域を形成する工程と、
    前記半導体基板中に前記光信号蓄積領域と離間して信号検出領域及を形成する工程と、
    トランジスタのソース/ドレインを形成する工程と、
    前記半導体基板上に絶縁膜を介して電極材料膜を形成する工程と、
    前記電極材料膜を加工して前記光信号蓄積領域と前記信号検出領域とを電気的に接続するトランジスタのゲート電極を形成する工程と、
    前記信号検出領域を覆う遮光膜を形成する工程と、
    前記信号検出領域に接続された配線を形成する工程とを具備することを特徴とする固体撮像装置の製造方法。
JP2004371903A 2004-12-22 2004-12-22 固体撮像装置 Expired - Fee Related JP4643249B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004371903A JP4643249B2 (ja) 2004-12-22 2004-12-22 固体撮像装置
US11/305,091 US7385270B2 (en) 2004-12-22 2005-12-19 Semiconductor device and manufacturing method thereof
CNB2005100229740A CN100446266C (zh) 2004-12-22 2005-12-22 固体摄像器件及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004371903A JP4643249B2 (ja) 2004-12-22 2004-12-22 固体撮像装置

Publications (2)

Publication Number Publication Date
JP2006179713A true JP2006179713A (ja) 2006-07-06
JP4643249B2 JP4643249B2 (ja) 2011-03-02

Family

ID=36595168

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004371903A Expired - Fee Related JP4643249B2 (ja) 2004-12-22 2004-12-22 固体撮像装置

Country Status (3)

Country Link
US (1) US7385270B2 (ja)
JP (1) JP4643249B2 (ja)
CN (1) CN100446266C (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100100622A (ko) * 2009-03-05 2010-09-15 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7629661B2 (en) * 2006-02-10 2009-12-08 Noble Peak Vision Corp. Semiconductor devices with photoresponsive components and metal silicide light blocking structures
JP2008021875A (ja) * 2006-07-13 2008-01-31 Toshiba Corp 固体撮像装置
KR100851757B1 (ko) * 2007-05-03 2008-08-11 동부일렉트로닉스 주식회사 이미지센서 및 그 제조방법
KR101534544B1 (ko) * 2008-09-17 2015-07-08 삼성전자주식회사 에피 층을 갖는 픽셀 셀을 구비한 이미지 센서, 이를 포함하는 시스템, 및 픽셀 셀 형성 방법
JP5814625B2 (ja) 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置、それを用いた撮像システム及び固体撮像装置の製造方法
JP5812692B2 (ja) 2011-05-27 2015-11-17 キヤノン株式会社 固体撮像装置の製造方法
JP2013084713A (ja) * 2011-10-07 2013-05-09 Sony Corp 固体撮像素子および製造方法、並びに撮像ユニット
GB201302664D0 (en) 2013-02-15 2013-04-03 Cmosis Nv A pixel structure
GB2529567B (en) * 2015-09-22 2016-11-23 X-Fab Semiconductor Foundries Ag Light shield for light sensitive elements
CN109411493B (zh) * 2018-09-28 2020-10-02 上海集成电路研发中心有限公司 一种防漏光全局像素单元的结构和形成方法
WO2020264331A1 (en) * 2019-06-28 2020-12-30 Quantum-Si Incorporated Optical and electrical secondary path rejection

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172765A (ja) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp 固体撮像装置
JP2001085661A (ja) * 1999-09-13 2001-03-30 Nikon Corp 固体撮像装置
JP2004140152A (ja) * 2002-10-17 2004-05-13 Sony Corp 固体撮像素子及びカメラ装置

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW393777B (en) * 1997-09-02 2000-06-11 Nikon Corp Photoelectric conversion devices and photoelectric conversion apparatus employing the same
US6051857A (en) * 1998-01-07 2000-04-18 Innovision, Inc. Solid-state imaging device and method of detecting optical signals using the same
JP3442283B2 (ja) * 1998-04-28 2003-09-02 セイコーインスツルメンツ株式会社 リニアイメージセンサ
JP3372216B2 (ja) * 1998-11-11 2003-01-27 株式会社東芝 増幅型固体撮像装置
JP2001150849A (ja) 1999-11-29 2001-06-05 Tokin Corp ラミネートカード
US6504194B1 (en) * 1999-12-01 2003-01-07 Innotech Corporation Solid state imaging device, method of manufacturing the same, and solid state imaging system
JP3782297B2 (ja) * 2000-03-28 2006-06-07 株式会社東芝 固体撮像装置及びその製造方法
US6448596B1 (en) * 2000-08-15 2002-09-10 Innotech Corporation Solid-state imaging device
JP3840214B2 (ja) * 2003-01-06 2006-11-01 キヤノン株式会社 光電変換装置及び光電変換装置の製造方法及び同光電変換装置を用いたカメラ
US6812539B1 (en) * 2003-04-10 2004-11-02 Micron Technology, Inc. Imager light shield
JP4578792B2 (ja) * 2003-09-26 2010-11-10 富士通セミコンダクター株式会社 固体撮像装置
JP2005129841A (ja) * 2003-10-27 2005-05-19 Seiko Epson Corp 固体撮像装置および固体撮像装置の製造方法

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS59172765A (ja) * 1983-03-22 1984-09-29 Mitsubishi Electric Corp 固体撮像装置
JP2001085661A (ja) * 1999-09-13 2001-03-30 Nikon Corp 固体撮像装置
JP2004140152A (ja) * 2002-10-17 2004-05-13 Sony Corp 固体撮像素子及びカメラ装置

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20100100622A (ko) * 2009-03-05 2010-09-15 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기
JP2010206095A (ja) * 2009-03-05 2010-09-16 Sony Corp 固体撮像装置とその製造方法、及び電子機器
US9036067B2 (en) 2009-03-05 2015-05-19 Sony Corporation Solid-state imaging device including a shielding film over a floating diffusion region, fabrication method and electronic apparatus
KR101708055B1 (ko) 2009-03-05 2017-02-17 소니 주식회사 고체 촬상 장치와 그 제조 방법, 및 전자 기기

Also Published As

Publication number Publication date
US7385270B2 (en) 2008-06-10
CN1812110A (zh) 2006-08-02
CN100446266C (zh) 2008-12-24
JP4643249B2 (ja) 2011-03-02
US20060132632A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
US7385270B2 (en) Semiconductor device and manufacturing method thereof
JP3624140B2 (ja) 光電変換装置およびその製造方法、デジタルスチルカメラ又はデジタルビデオカメラ
US9160953B2 (en) Solid state imaging device that includes a color filter and an interlayer dielectric layer on opposite sides of a semiconductor substrate
JP5558916B2 (ja) 光電変換装置の製造方法
US7517713B2 (en) Solid-state image sensor and method for manufacturing thereof as well as semiconductor device and method for manufacturing thereof
US8129809B2 (en) Image sensor and manufacturing method thereof
JP4130211B2 (ja) 撮像装置
US8730361B2 (en) Photoelectric conversion device and camera with gate-electrode covering film
US8383448B2 (en) Method of fabricating metal oxide semiconductor device
JP6193695B2 (ja) 半導体装置およびその製造方法
US20060154433A1 (en) Semiconductor device having MIM element
JP6246664B2 (ja) 半導体装置の製造方法
TWI818937B (zh) 電子器件及電子器件的製造方法
JP2009283482A (ja) 固体撮像装置
JP6727897B2 (ja) 固体撮像装置、固体撮像装置の製造方法、および撮像システム
US7667749B2 (en) Image sensor having a partial light-shielding layer and method for fabricating the same
JP2921567B1 (ja) 固体撮像装置およびその製造方法
TW201628176A (zh) 固體攝像裝置及固體攝像裝置之製造方法
JP2008053366A (ja) 固体撮像装置
JP5890863B2 (ja) 光電変換装置の製造方法
JP2006216617A (ja) 半導体装置及びその製造方法
JP2009176950A (ja) 固体撮像素子及びその製造方法
CN220963352U (zh) 集成芯片以及半导体结构
KR20070081703A (ko) 이미지 센서 및 그 형성 방법
KR20050106932A (ko) 이미지센서 및 그 제조방법

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070904

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100820

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100824

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101015

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101102

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20101202

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20131210

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees