KR20070081703A - 이미지 센서 및 그 형성 방법 - Google Patents

이미지 센서 및 그 형성 방법 Download PDF

Info

Publication number
KR20070081703A
KR20070081703A KR1020060013866A KR20060013866A KR20070081703A KR 20070081703 A KR20070081703 A KR 20070081703A KR 1020060013866 A KR1020060013866 A KR 1020060013866A KR 20060013866 A KR20060013866 A KR 20060013866A KR 20070081703 A KR20070081703 A KR 20070081703A
Authority
KR
South Korea
Prior art keywords
diffusion region
floating diffusion
gate
semiconductor substrate
forming
Prior art date
Application number
KR1020060013866A
Other languages
English (en)
Inventor
김황윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020060013866A priority Critical patent/KR20070081703A/ko
Publication of KR20070081703A publication Critical patent/KR20070081703A/ko

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/1461Pixel-elements with integrated switching, control, storage or amplification elements characterised by the photosensitive area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14609Pixel-elements with integrated switching, control, storage or amplification elements
    • H01L27/14612Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14601Structural or functional details thereof
    • H01L27/14636Interconnect structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144Devices controlled by radiation
    • H01L27/146Imager structures
    • H01L27/14683Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14689MOS based technologies

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

이미지 센서 및 그 형성 방법이 제공된다. 반도체 기판에 수광 소자, 플로팅 확산 영역, 및 리셋 확산 영역이 배치된다. 상기 수광 소자 및 상기 플로팅 확산 영역 사이의 상기 반도체 기판 상에 전송 게이트가 위치하여 상기 수광 소자에서 생성된 전하를 상기 플로팅 확산 영역으로 출력한다. 상기 플로팅 확산 영역을 사이에 두고 상기 전송 게이트 맞은편의 상기 반도체 기판 상에 리셋 게이트가 위치한다. 상기 플로팅 확산 영역은 상기 전송 게이트 및 상기 리셋 게이트 사이의 상기 반도체 기판에 형성된 트렌치의 프로파일을 따라 이루어진다.
이미지 센서, 플로팅 확산 영역, 콘택 플러그

Description

이미지 센서 및 그 형성 방법{IMAGE SENSOR AND METHOD FOR FORMING THE SAME}
도 1은 통상적인 씨모스 이미지 센서의 단위 픽셀을 보여주는 평면도이다.
도 2는 도1의 Ⅰ-Ⅰ'라인을 따라 취해진 단면도이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀을 보여주는 평면도이다.
도 4는 도 3의 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다.
도 5는 본 발명 다른 실시예에 따른 이미지 센서의 단위 픽셀을 보여주는 평면도이다.
도 6은 도 5의 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다.
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 것으로 도 3의 Ⅱ-Ⅱ'라인을 따라 취해진 단면도들이다.
♧ 도면의 주요부분에 대한 참조부호의 설명 ♧
110 : 반도체 기판 115 : 소자분리막
122 : 전송 게이트 124 : 리셋 게이트
126 : 구동 게이트 128 : 선택 게이트
133 : 수광 소자 134 : 플로팅 확산 영역
136 : 리셋 확산 영역 144,146 : 콘택 플러그
본 발명은 반도체 장치에 관련된 것으로, 더욱 상세하게는 이미지 센서 및 그 형성 방법에 관련된 것이다.
통상적인 이미지 센서는 픽셀 어레이, 즉, 이차원의 매트릭스 형태로 배열된 복수 개의 픽셀들로 이루어지며, 각 픽셀은 입사되는 빛(photon)에 의해 신호전하를 발생하는 포토다이오드와 상기 포토다이오드에서 발생한 신호전하를 이송 및 출력하기 위한 소자를 포함한다. 신호전하의 이송 및 출력방식에 따라 이미지 센서는 크게 전하결합소자(CCD)형 이미지 센서(이하 '씨씨디 이미지 센서'라 칭함)와 상보성 금속산화물반도체(CMOS)형 이미지 센서(이하에서 '씨모스 이미지 센서'라 칭함)의 두 종류로 나뉜다. 씨씨디 이미지 센서는 전하를 이송 및 출력하기 위해서 복수 개의 모스 커패시터를 사용하는데, 모스 커패시터의 게이트에 적절한 전압을 시간에 따라 인가함으로써 각 픽셀의 신호전하가 인접한 모스 커패시터들로 순차적으로 이송된다. 씨모스 이미지 센서는 픽셀마다 복수 개의 트랜지스터를 사용하는데, 포토다이오드에서 발생한 신호전하가 각 픽셀 내에서 전압으로 변환된 후에 출력된다.
씨씨디 이미지 센서는 씨모스 이미지 센서에 비해서 노이즈가 적고 화질이 우수한 반면 씨모스 이미지 센서는 생산 단가가 싸고 소비 전력이 낮은 장점이 있 다. 즉, 씨모스 이미지 센서는 낮은 전력 기능, 단독 전압전류, 낮은 전력소비, 통합된 씨모스 회로와의 양립성, 영상 데이터의 랜덤 액세스, 표준 씨모스 기술 이용에 따른 비용 감소 등의 장점이 있다. 이에 따라 씨모스 이미지 센서의 응용 분야가 널리 확장되고 있다.
도 1은 통상적인 씨모스 이미지 센서의 단위 픽셀을 보여주는 평면도이고, 도 2는 도1의 Ⅰ-Ⅰ'라인을 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 통상적인 픽셀은 소자분리 영역(13)에 의해 전기적으로 격리된 반도체 기판(10)의 활성 영역(15)에 형성되고 포토다이오드 및 복수의 트랜지스터들을 포함한다. 활성영역(13)에는 전송 게이트(22), 리셋 게이트(24), 구동 게이트(26), 및 선택 게이트(28)가 배치된다. 전송 게이트(22) 일측의 활성 영역(15)에 포토다이오드(33)가 위치하며, 전송 게이트(22)를 사이에 두고, 포토다이오드(33) 맞은편에 플로팅 확산 영역(34)이 위치한다. 즉, 전송 게이트(22) 및 리셋 게이트(24) 사이의 활성 영역에 형성된 불순물 확산 영역이 플로팅 확산 영역(34)이다. 플로팅 확산 영역(34)에 구동 게이트(26)가 전기적으로 연결된다. 리셋 게이트(24)와 구동 게이트(25) 사이의 활성 영역에 형성된 불순물 확산 영역이 리셋 확산 영역(36)이다. 구동 게이트(26)와 선택 게이트(28) 사이의 활성 영역과 선택 게이트(28) 외측의 활성 영역에는 불순물 확산 영역(37,38)이 형성된다. 각 게이트 및 그 양측의 불순물 활성 영역들이 트랜지스터를 구성한다.
포토다이오드(33)는 활성 영역(15)에 형성된 n형 영역(31) 및 p형 영역(32)을 포함한다. 플로팅 확산 영역(34)은 국소 배선(54) 및 콘택 플러그들(44,46)을 통해서 구동 게이트(26)에 전기적으로 연결된다.
이 같은 통상적인 이미지 센서에서는 포토다이오드(33)에 생성된 신호 전하가 전송 게이트(22)에 의해 플로팅 확산 영역(34)으로 전달된다. 플로팅 확산 영역(34)에 저장된 전하는 리셋 게이트(24)에 의해 리셋 확산 영역(36)으로 배출되거나, 구동 게이트(26) 및 선택 게이트(28)에 의해 전압으로 변경되어 출력된다. 이와 같이 출력되는 신호 전압의 크기는 플로팅 확산 영역(34)의 정전 용량(capacitance)과 이에 따른 구동 게이트(26)의 변환 효율(conversion efficiency)에 따라 변하게 된다. 정전 용량이 작은 경우 변환 효율은 커지고, 이에 의해 동적 범위(dynamic range)가 큰 이미지 센서가 구현되며, 정전 용량이 큰 경우 변환 효율은 작아지고, 이에 의해 노이즈(noise) 및 다크(dark) 특성이 강한 이미지 센서가 구현된다.
디자인 룰(design rule)이 작아짐에 따라 플로팅 확상 영역이 작아지고 이에 의해, 플로팅 확산 영역의 정전 용량이 작아진다. 이렇게 플로팅 확산 영역의 정전 용량이 작아지면 노이즈 및 다크 특성에 취약해진다.
본 발명은 이상에서 언급한 상황을 고려하여 제안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 요구되는 특성에 맞는 플로팅 확산 영역을 갖는 이미지 센서 및 그 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 이미지 센서는 반도체 기판에 형성된 수광 소 자, 플로팅 확산 영역, 및 리셋 확산 영역, 상기 수광 소자 및 상기 플로팅 확산 영역 사이의 상기 반도체 기판 상에 형성되어 상기 수광 소자에서 생성된 전하를 상기 플로팅 확산 영역으로 출력하는 전송 게이트, 상기 플로팅 확산 영역을 사이에 두고 상기 전송 게이트 맞은편의 상기 반도체 기판 상에 형성된 리셋 게이트를 포함한다. 상기 플로팅 확산 영역은 상기 전송 게이트 및 상기 리셋 게이트 사이의 상기 반도체 기판에 형성된 트렌치의 프로파일을 따라 이루어진다.
이 실시예에서, 상기 이미지 센서는 상기 리셋 확산 영역을 사이에 두고 상기 리셋 게이트 맞은편의 상기 반도체 기판 상에 형성된 구동 게이트, 및 상기 플로팅 확산 영역 상에 형성되어 상기 플로팅 확산 영역을 상기 구동 게이트에 전기적으로 연결하는 콘택 플러그를 더 포함할 수 있다. 이때 상기 콘택 플러그는 상기 트렌치 내부를 채울 수 있다.
이 실시예에서, 상기 플로팅 확산 영역은 상기 반도체 기판 표면에 형성된 제1 확산 영역, 상기 제1 확산 영역 아래의 상기 트렌치 내부의 저면에 형성된 제2 확산 영역, 상기 트렌치 측면에 형성되어 제1 확산 영역 및 상기 제2 확산 영역을 연결하는 제3 확산 영역을 포함할 수 있다. 또한 상기 이미지 센서는 상기 플로팅 확산 영역 상에 형성되어 상기 플로팅 확산 영역을 상기 구동 게이트에 전기적으로 연결하는 콘택 플러그를 더 포함할 수 있다. 상기 콘택 플러그는 상기 트렌치를 채울 수 있다. 또 상기 트렌치는 복수 개일 수 있으며, 상기 콘택 플러그는 상기 제1 확산 영역 상에 위치할 수 있다.
본 발명의 일 실시예에 따른 이미지 센서의 형성 방법은 반도체 기판에 소자분리 영역과 상기 소자분리 영역에 의해 정의되는 활성 영역을 형성하고, 상기 반도체 기판 상에 절연막 및 도전막을 형성한 후 패터닝하여 상기 활성 영역 상에 전송 게이트, 리셋 게이트, 구동 게이트 및 선택 게이트를 형성하고, 상기 전송 게이트 및 상기 리셋 게이트 사이의 반도체 기판을 식각하여 트렌치를 형성하고, 이온주입 공정을 진행하여 상기 트렌치의 프로파일을 따르는 플로팅 확산 영역을 형성하고, 상기 반도체 기판 전면을 덮는 절연막을 형성하고, 상기 플로팅 확산 영역 상에 상기 절연막을 관통하는 콘택 플러그를 형성하는 것을 포함한다.
이 실시예에서, 상기 절연막을 형성하는 것은 상기 트렌치를 채우는 갭필 절연막을 형성하고, 상기 반도체 기판 전면을 덮는 층간 절연막을 형성하는 것을 포함할 수 있다. 또 상기 갭필 절연막을 형성한 후 상기 플로팅 확산 영역에 이온주입 공정을 진행하는 것을 더 포함할 수 있다.
이 실시예에서, 상기 트렌치는 두 개이상 형성될 수 있다.
이 실시예에서, 상기 콘택 플러그를 형성하는 것은 상기 절연막을 식각하여 상기 트렌치를 노출시키는 개구부를 형성하고, 상기 개구부에 도전 물질을 채우는 것을 포함할 수 있다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하 고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 어떤 막이 다른 막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등은 명확성을 기하기 위하여 과장되게 표현될 수 있다.
(이미지 센서의 구조)
도 3은 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀을 보여주는 평면도이고, 도 4는 도 3의 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다.
도 3 및 도 4를 참조하면, 반도체 기판(110)에 소자분리 영역(113)에 의해 활성 영역(115)이 정의된다. 활성 영역(115) 상에 복수의 게이트들이 배치된다. 복수의 게이트들은 전송 게이트(transfer gate,122), 리셋 게이트(reset gate, 124), 구동 게이트(drive gate,126), 및 선택 게이트(select gate,128)를 포함한다. 전송 게이트(122) 일측의 활성 영역에 수광 소자(133)가 위치한다. 수광 소자(133)는 n형 영역(131)과 p형 영역(132)을 포함하며, 예컨대 포토다이오드일 수 있다. 전송 게이트(122) 및 리셋 게이트(124) 사이의 활성 영역에 플로팅 확산 영역(134)이 위치하고, 리셋 게이트(124) 및 구동 게이트(126) 사이의 활성 영역에 리셋 확산 영역(136)이 위치한다. 또, 구동 게이트(126) 및 선택 게이트(128) 사이와 선택 게이트(128) 외측의 활성 영역에 불순물 확산 영역들(137,138)이 위치한 다. 상기 게이트들(122,124,126,128)과 반도체 기판(110) 사이에 각각 게이트 절연막(121,123,125, 127)이 개재한다. 전송 게이트(122)와 그 양측의 n형 영역(131) 및 플로팅 확산 영역(134)은 전송 트랜지스터를 구성하고, 리셋 게이트(124)와 그 양측의 플로팅 확산 영역(134) 및 리셋 확산 영역(136)은 리셋 트랜지스터를 구성한다. 또, 구동 게이트(126)와 그 양측의 리셋 확산 영역(136) 및 불순물 확산 영역(137)은 구동 트랜지스터를 구성하고, 선택 게이트(128)와 그 양측의 불순물 확산 영역들(137,138)은 선택 트랜지스터를 구성한다.
플로팅 확산 영역(134)은 제1 확산 영역(134a), 제2 확산 영역(134b), 및 제3 확산 영역(134c)을 포함한다. 반도체 기판(110)의 표면에 형성된 제1 확산 영역(134a) 및 트렌치(134t) 저면에 형성된 제2 확산 영역(134b)은 제3 확산 영역에 의해 서로 전기적으로 연결된다. 즉, 플로팅 확산 영역(134)은 전송 게이트(122)와 리셋 게이트(124) 사이의 반도체 기판(110)에 형성된 트렌치(134)의 프로파일을 따라 형성된다.
플로팅 확산 영역(134) 및 구동 게이트(126) 상에 층간 절연막(142)을 관통하는 콘택 플러그(144,146)가 각각 위치한다. 두 콘택 플러그(144,146)는 국부 도전 배선(154)에 의해 전기적으로 연결된다. 이에 의해 플로팅 확산 영역(134) 및 구동 게이트(126)는 서로 전기적으로 연결될 수 있다. 본 실시예에서, 콘택 플러그(144)는 트렌치(134t)를 채운다. 즉 콘택 플러그(144)는 제2 확산 영역(134b) 상에 위치하여 제3 확산 영역(134c)과 접한다. 그러나 이에 한정되지 않고 여러 형태로 배치될 수 있다. 예컨대 콘택 플러그(144)가 제2 확산 영역(134b) 상에 위 치하더라도 제3 확산 영역(134c)과 접하지 않거나, 제3 확산 영역(134c)의 일부하고만 접할 수 있다. 또 콘택 플러그(144)는 제1 확산 영역(134a) 상에 위치할 수 있다. 다만 콘택 플러그(144)는 그 저항을 줄이기 위해 플로팅 확산 영역(134)과 넓게 접하는 것이 바람직하다. 한편, 트렌치(134t)가 깊게 형성될수록 플로팅 확산 영역(134)의 면적은 넓어진다. 이에 의해, 플로팅 확산 영역(134)의 정전 용량은 커지고, 노이즈 및 다크 특성이 향상된다. 그러나, 정전 용량이 커질수록 동적 범위가 작아지므로 요구되는 이미지 센서의 동작 특성을 고려하여 트렌치(134t)의 깊이를 결정하는 것이 바람직하다.
이미지 센서의 동작 과정은 다음과 같다. 먼저 리셋 게이트(124)가 턴-온하여 플로팅 확산 영역(134)에 축적된 전하를 제거하는 리셋 동작을 수행한다. 이어서 리셋 게이트(124)를 턴-오프한 후, 전송 게이트(122)를 턴-온하여, 외부에서 수광소자(133)에 빛이 입사하여 생성된 전자-정공 쌍(electron-hole pair;EHP)에 의한 신호 전하가 플로팅 확산 영역(134)으로 전달된다. 이 경우 플로팅 확산 영역(134)의 전위가 변화되며 동시에 구동 게이트(136)의 전위가 변화된다. 즉, 국소 도전 배선(154) 및 콘택 플러그들(144,146)에 의해 플로팅 확산 영역(134) 및 구동 게이트(126)가 서로 전기적으로 연결되어 동일 노드가 형성되므로, 플로팅 확산 영역(134)에 수집된 신호 전하의 양에 대응하는 신호 전압이 구동 트랜지스터의 불순물 확산 영역(137)에 나타난다. 선택 게이트(128)에 적절한 바이어스 전압을 인가하는 것에 의해서 신호 전압이 선택 트랜지스터의 출력단, 즉 불순물 확산 영역(138)으로 출력된다. 선택 트랜지스터의 출력단(138)으로 출력된 신호는 주변회로 부(미도시)에서 더 처리된다.
도 5는 본 발명 다른 실시예에 따른 이미지 센서의 단위 픽셀을 보여주는 평면도이고, 도 6은 도 5의 Ⅱ-Ⅱ'라인을 따라 취해진 단면도이다. 본 실시예에서는 전술한 실시예와 다른 부분을 위주로 설명한다.
도 5 및 도 6을 참조하면, 플로팅 확산 영역(134)은 전송 게이트(122)와 리셋 게이트(124) 사이의 반도체 기판(110)에 형성된 두 트렌치(134t)의 프로파일을 따라 이루어진다. 따라서 플로팅 확산 영역(134)은 세 개의 제1 확산 영역(134a), 두 개의 제2 확산 영역(134b), 및 네 개의 제3 확산 영역(134c)으로 구성된다. 콘택 플러그(144)는 제1 확산 영역(134a) 상에 위치하고, 갭필 절연막(141)이 트렌치(134t) 내부를 채운다. 본 실시예에서도 전술한 실시예와 동일하게, 콘택 플러그(144)는 플로팅 확산 영역(134) 상에 다양한 형태로 위치할 수 있다.
본 실시예에서의 플로팅 확산 영역(134)이 전술한 실시예에서의 플로팅 확산 영역보다 그 면적이 더 넓으므로 정전 용량이 커서 노이즈 및 다크 특성에 유리할 수 있다.
(이미지 센서의 형성 방법)
도 7a 내지 도 7c는 본 발명의 일 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 것으로 도 3의 Ⅱ-Ⅱ'라인을 따라 취해진 단면도들이다.
도 7a를 참조하면, 소자분리 공정을 진행하여 반도체 기판(110)에 활성 영역(115)을 한정하는 소자분리막(113)이 형성된다. 반도체 기판(110)은 예를 들어, 단결정 벌크 실리콘 기판이거나 특성 향상 및 원하는 구조를 제공하기 위해서 선택된 에피탁시얼층, 매몰 산화막 또는 도핑 영역 중 적어도 하나 이상을 포함하는 기판, 예컨대 소이(SOI) 기판일 수 있다. 또 반도체 기판(110)은 예컨대 붕소(B) 같은 피(p)형 불순물로 도핑된 피형 반도체 기판일 수 있다. 소자분리막(113)은 예컨대 잘 알려진 얕은 트렌치 격리 기술(STI)을 사용하여 형성될 수 있다.
이어서 반도체 기판(110) 상에 절연막 및 도전막을 형성한 후 패터닝하여, 활성 영역 상에 게이트 절연막(121,123,125,127)을 각각 개재하여 전송 게이트(122), 리셋 게이트(124), 구동 게이트(126), 및 선택 게이트(128)가 형성된다. 게이트 절연막(121,123,125,127) 및 게이트들(122,124,126,128)은 잘 알려진 박막 형성 공정을 통해 형성된다. 게이트 절연막(121,123,125,127)은 예컨대, 열산화 공정을 진행하여 실리콘산화물로 형성될 수 있고, 게이트들(122,124,126,128)은 예컨대, 화학기상증착 공정을 진행하여 도핑된 폴리실리콘으로 형성될 수 있다.
전송 게이트(122) 및 리셋 게이트(124) 사이의 반도체 기판(110)에 트렌치(134t)가 형성된다. 본 실시예에서는 트렌치(134t)가 한 개 형성되지만, 이에 한정되지 않는다. 즉 형성되는 트렌치(134t)의 크기와 개수는 제한을 받지 않는다. 이미지 센서의 요구되는 특성을 고려하여 적절하게 선택될 수 있다.
도 7b를 참조하면, 엔(n)형의 불순물 이온주입 공정을 진행하여 활성 영역(115)에 수광 소자의 엔형 영역(131)이 형성된다. 엔형 영역(131)은 전송 게이트(122)의 일측에 형성된다. 또 인접한 게이트들 사이의 활성 영역에 엔형 불순물 확산 영역들이 형성된다. 전송 게이트(122) 및 리셋 게이트(124) 사이의 불순물 확산 영역은 플로팅 확산 영역(134)이고, 리셋 게이트(124) 및 구동 게이트(126) 사이의 불순물 확산 영역은 리셋 확산 영역(136)이고, 구동 게이트(126) 및 선택 게이트(128) 사이의 불순물 확산 영역 및 선택 게이트(128)와 소자분리막(113) 사이의 불순물 확산 영역은 소오스/드레인 영역(137,138)이다. 이러한 엔형의 불순물 영역들은 동시에 형성될 수도 있고, 별개로 형성될 수도 있다. 즉 수광 소자의 엔형 영역(131)이 먼저 형성된 후에 나머지 불순물 영역들(134,136,137,138)이 형성될 수 있다.
플로팅 확산 영역(134)은 이미 형성되어 있는 트렌치(134t)의 프로파일을 따라 형성된다. 즉 플로팅 확산 영역(134)은 반도체 기판(110)의 표면에 형성되는 제1 확산 영역(134a), 트렌치(134t)의 저면에 형성되는 제2 확산 영역(134b), 및 제1 확산 영역(134a) 및 제2 확산 영역(134b)을 서로 연결하는 제3 확산 영역(134c)으로 이루어진다. 따라서 디자인 룰이 감소하더라도 넓은 면적의 플로팅 확산 영역(134)이 형성될 수 있고, 이에 의해 플로팅 확산 영역(134)의 정전 용량이 증가하게 된다.
도 7c를 참조하면, 각 게이트들의 측벽에 스페이서를 형성한 후 엔형 영역(131)에 피형의 불순물 이온주입 공정을 진행하여 피형 영역(132)이 형성된다. 여기서, 피형 영역(132) 및 엔형 영역(131)이 수광 소자(133)를 구성한다.
수광 소자의 엔형 영역(131)에 형성된 신호 전하가 피형 기판(110)으로 누설되는 것을 방지하기 위한 배리어층으로서 엔형 에피탁시얼 실리콘층을 형성한 후 깊은 피형 웰이 피형 기판과 엔형 에피탁시얼 실리콘층 사이에 형성될 수 있다. 엔형 에피탁시얼 실리콘층 형성 공정 및 피형 웰 공정은 소자분리 공정을 진행한 후 게이트 절연막(121,123,125,127)을 형성하기 전에 진행된다.
본 실시예와 달리 엔형 영역(131)이 형성된 후 바로 피형 영역(132)이 형성될 수 있다. 또 도 7b 및 도 7c에는 도시되지 않았으나, 불순물 이온주입 공정이 진행되기 전에 반도체 기판(110) 상에 불순물 이온이 주입될 곳을 노출시키는 이온주입 마스크가 형성될 수 있다.
도 7d를 참조하면, 트렌치(134t)를 채우는 갭필 절연막(141)을 형성한 후 층간 절연막(143)이 형성된다. 갭필 절연막(141) 및 층간 절연막(142)은 잘 알려진 박막형성 공정을 진행하여 실리콘산화물로 형성될 수 있다. 갭필 절연막(141)을 형성한 후 층간 절연막(142)을 형성하기 전에 평탄화 공정 및 엔형의 불순물 이온주입 공정이 더 진행될 수 있다. 이에 의해 플로팅 확산 영역(134)의 정전 용량이 더욱 증가할 수 있다.
도 7e를 참조하면, 플로팅 확산 영역(134) 상에 층간 절연막(142)을 관통하는 콘택 플러그(144)가 형성된다. 또 구동 게이트(126) 상에도 콘택 플러그(146)가 형성된다. 콘택 플러그들(144,146)은 국부 도전 배선(154)을 통해 전기적으로 연결된다. 국부 도전 배선(154)은 잘 알려진 박막형성 공정을 진행하여 금속 물질로 형성될 수 있다. 본 실시예에서는 콘택 플러그(144)는 갭필 절연막(141)이 제거된 트렌치(134t)를 완전히 채우도록 형성된다. 즉 콘택 플러그(144)는 제2 확산 영역(134b) 및 제3 확산 영역(134c) 상에 형성된다. 그러나 이에 한정되지 않는다. 콘택 플러그(144)는 제1 확산 영역(134a) 상에 형성될 수도 있고, 제3 확산 영역(134c)의 일부하고만 접할 수도 있다.
본 실시예에 따른면, 콘택 플러그(144)는 플로팅 확산 영역(134)과 넓게 접촉할 수 있어 콘택 플러그(144)의 저항이 감소할 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 명세서에 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명의 실시예에 따르면, 디자인 룰이 감소하더라도 플로팅 확산 영역을 크게 형성할 수 있어 노이즈 및 다크 특성이 강한 이미지 센서가 구현될 수 있다.
본 발명의 실시예에 따르면, 트렌치 형성 기술을 사용하여 넓은 면적의 플로팅 확산 영역(즉 정전 용량이 큰 플로팅 확산 영역)이 안정되게 형성될 수 있다.
본 발명의 실시예에 따르면, 형성되는 트렌치의 크기 및 개수를 조절하여 다양한 크기의 플로팅 확산 영역을 형성할 수 있어 요구되는 특성에 맞는 다양한 이미지 센서가 구현될 수 있다.
본 발명의 실시예에 따른면, 콘택 플러그는 플로팅 확산 영역과 넓게 접촉할 수 있어 콘택 플러그의 저항이 감소할 수 있다.

Claims (12)

  1. 반도체 기판에 형성된 수광 소자, 플로팅 확산 영역, 및 리셋 확산 영역;
    상기 수광 소자 및 상기 플로팅 확산 영역 사이의 상기 반도체 기판 상에 형성되어 상기 수광 소자에서 생성된 전하를 상기 플로팅 확산 영역으로 출력하는 전송 게이트; 및
    상기 플로팅 확산 영역을 사이에 두고 상기 전송 게이트 맞은편의 상기 반도체 기판 상에 형성된 리셋 게이트를 포함하며,
    상기 플로팅 확산 영역은 상기 전송 게이트 및 상기 리셋 게이트 사이의 상기 반도체 기판에 형성된 트렌치의 프로파일을 따라 이루어지는 이미지 센서.
  2. 제 1 항에 있어서,
    상기 리셋 확산 영역을 사이에 두고 상기 리셋 게이트 맞은편의 상기 반도체 기판 상에 형성된 구동 게이트, 및
    상기 플로팅 확산 영역 상에 형성되어 상기 플로팅 확산 영역을 상기 구동 게이트에 전기적으로 연결하는 콘택 플러그를 더 포함하는 이미지 센서.
  3. 제 2 항에 있어서,
    상기 콘택 플러그는 상기 트렌치 내부를 채우는 이미지 센서.
  4. 제 1 항에 있어서,
    상기 플로팅 확산 영역은,
    상기 반도체 기판 표면에 형성된 제1 확산 영역;
    상기 제1 확산 영역 아래의 상기 트렌치 내부의 저면에 형성된 제2 확산 영역;
    상기 트렌치 측면에 형성되어 제1 확산 영역 및 상기 제2 확산 영역를 연결하는 제3 확산 영역를 포함하는 이미지 센서.
  5. 제 4 항에 있어서,
    상기 플로팅 확산 영역 상에 형성되어 상기 플로팅 확산 영역을 상기 구동 게이트에 전기적으로 연결하는 콘택 플러그를 더 포함하는 이미지 센서.
  6. 제 5 항에 있어서,
    상기 콘택 플러그는 상기 트렌치를 채우는 이미지 센서.
  7. 제 5 항에 있어서,
    상기 트렌치는 복수 개이고,
    상기 콘택 플러그는 상기 제1 확산 영역 상에 위치하는 이미지 센서.
  8. 반도체 기판에 소자분리 영역과 상기 소자분리 영역에 의해 정의되는 활성 영역을 형성하고;
    상기 반도체 기판 상에 절연막 및 도전막을 형성한 후 패터닝하여 상기 활성 영역 상에 전송 게이트, 리셋 게이트, 구동 게이트 및 선택 게이트를 형성하고;
    상기 전송 게이트 및 상기 리셋 게이트 사이의 반도체 기판을 식각하여 트렌치를 형성하고;
    이온주입 공정을 진행하여 상기 트렌치의 프로파일을 따르는 플로팅 확산 영역을 형성하고;
    상기 반도체 기판 전면을 덮는 절연막을 형성하고;
    상기 플로팅 확산 영역 상에 상기 절연막을 관통하는 콘택 플러그를 형성하는 것을 포함하는 이미지 센서의 형성 방법.
  9. 제 8 항에 있어서,
    상기 절연막을 형성하는 것은,
    상기 트렌치를 채우는 갭필 절연막을 형성하고,
    상기 반도체 기판 전면을 덮는 층간 절연막을 형성하는 것을 포함하는 이미지 센서의 형성 방법.
  10. 제 9 항에 있어서,
    상기 갭필 절연막을 형성한 후 상기 플로팅 확산 영역에 이온주입 공정을 진행하는 것을 더 포함하는 이미지 센서의 형성 방법.
  11. 제 8 항에 있어서,
    상기 트렌치는 두 개이상 형성되는 이미지 센서의 형성 방법.
  12. 제 8 항에 있어서,
    상기 콘택 플러그를 형성하는 것은,
    상기 절연막을 식각하여 상기 트렌치를 노출시키는 개구부를 형성하고,
    상기 개구부에 도전 물질을 채우는 것을 포함하는 이미지 센서의 형성 방법.
KR1020060013866A 2006-02-13 2006-02-13 이미지 센서 및 그 형성 방법 KR20070081703A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020060013866A KR20070081703A (ko) 2006-02-13 2006-02-13 이미지 센서 및 그 형성 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060013866A KR20070081703A (ko) 2006-02-13 2006-02-13 이미지 센서 및 그 형성 방법

Publications (1)

Publication Number Publication Date
KR20070081703A true KR20070081703A (ko) 2007-08-17

Family

ID=38611566

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060013866A KR20070081703A (ko) 2006-02-13 2006-02-13 이미지 센서 및 그 형성 방법

Country Status (1)

Country Link
KR (1) KR20070081703A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101352436B1 (ko) * 2012-10-31 2014-01-20 주식회사 동부하이텍 이미지 센서
US8811826B2 (en) 2007-09-11 2014-08-19 Siemens Aktiengesellschaft Data transmission with room illuminations having light emitting diodes

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8811826B2 (en) 2007-09-11 2014-08-19 Siemens Aktiengesellschaft Data transmission with room illuminations having light emitting diodes
KR101352436B1 (ko) * 2012-10-31 2014-01-20 주식회사 동부하이텍 이미지 센서

Similar Documents

Publication Publication Date Title
US7884401B2 (en) CMOS image sensor and manufacturing method thereof
CN101937922B (zh) 制造光电转换装置的方法
CN100405598C (zh) 用于减少cmos图像传感器中的暗电流的接地栅极和隔离技术
US8129812B2 (en) Trench isolation structure and method of formation
KR100672993B1 (ko) 자가 승압 기능을 갖는 이미지 센서, 자가 승압 방법 및상기 이미지 센서 형성 방법
CN100446266C (zh) 固体摄像器件及其制造方法
US7378693B2 (en) CMOS image device with polysilicon contact studs
JP4304927B2 (ja) 固体撮像素子及びその製造方法
US11437416B2 (en) Pixel device layout to reduce pixel noise
US11574947B2 (en) Method and image sensor with vertical transfer gate and buried backside-illuminated photodiodes
KR100853792B1 (ko) 씨모스 이미지 센서 및 그 제조방법
US8828775B2 (en) Image sensor and method for fabricating same
JP2008153566A (ja) 固体撮像装置及びその製造方法
JP2005019781A (ja) 固体撮像装置およびその製造方法
US7531391B2 (en) CMOS image sensor and method for manufacturing the same
JP6877872B2 (ja) 光電変換装置およびその製造方法
US20100164046A1 (en) Image sensor and method for manufacturing the same
US6472699B1 (en) Photoelectric transducer and manufacturing method of the same
KR20070081703A (ko) 이미지 센서 및 그 형성 방법
KR20240011988A (ko) 이미지 센서 및 그의 제조 방법
KR100789624B1 (ko) 시모스 이미지 센서 및 이의 제조 방법
KR100706802B1 (ko) 이미지 센서 및 그 형성 방법
JP7059336B2 (ja) 光電変換装置およびカメラ
TW202329437A (zh) 影像感測器及其製造方法
KR100937674B1 (ko) 씨모스 이미지 센서의 제조방법

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination