KR100706802B1 - 이미지 센서 및 그 형성 방법 - Google Patents
이미지 센서 및 그 형성 방법 Download PDFInfo
- Publication number
- KR100706802B1 KR100706802B1 KR1020060001063A KR20060001063A KR100706802B1 KR 100706802 B1 KR100706802 B1 KR 100706802B1 KR 1020060001063 A KR1020060001063 A KR 1020060001063A KR 20060001063 A KR20060001063 A KR 20060001063A KR 100706802 B1 KR100706802 B1 KR 100706802B1
- Authority
- KR
- South Korea
- Prior art keywords
- gate
- region
- reset
- diffusion region
- floating diffusion
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 28
- 238000009792 diffusion process Methods 0.000 claims abstract description 87
- 239000000758 substrate Substances 0.000 claims abstract description 34
- 239000004065 semiconductor Substances 0.000 claims abstract description 30
- 238000002955 isolation Methods 0.000 claims description 24
- 239000012535 impurity Substances 0.000 description 22
- 239000010408 film Substances 0.000 description 15
- 239000010410 layer Substances 0.000 description 13
- 238000006243 chemical reaction Methods 0.000 description 8
- 238000005468 ion implantation Methods 0.000 description 5
- 238000004519 manufacturing process Methods 0.000 description 5
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 4
- 229910052710 silicon Inorganic materials 0.000 description 4
- 239000010703 silicon Substances 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 239000011229 interlayer Substances 0.000 description 3
- 150000002500 ions Chemical class 0.000 description 3
- 230000005540 biological transmission Effects 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000010409 thin film Substances 0.000 description 2
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000015572 biosynthetic process Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 230000003647 oxidation Effects 0.000 description 1
- 238000007254 oxidation reaction Methods 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 238000001259 photo etching Methods 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 125000006850 spacer group Chemical group 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14636—Interconnect structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
Abstract
이미지 센서 및 그 형성 방법이 제공된다. 상기 이미지 센서는 전송 게이트와 리셋 게이트 사이의 반도체 기판 상에 배치된 복수의 콘택 플러그들을 구비한다. 상기 콘택 플러그들은 구동 게이트에 전기적으로 연결되며, 상기 콘택 플러그들 중에서 적어도 하나는 플로팅 확산 영역에 위치한다.
이미지 센서, 플로팅 확산 영역, 콘택 플러그
Description
도 1은 통상적인 씨모스 이미지 센서의 픽셀 어레이 일부분을 도시하는 평면도이다.
도 2는 도 1의 I-I'선을 따라 취해진 단면도이다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀을 보여주는 평면도이다.
도 4는 도 3의 변형예를 보여주는 단위 픽셀의 평면도이다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 것으로 Ⅱ-Ⅱ'선을 따라 취해진 단면도들이다.
♧ 도면의 주요부분에 대한 참조부호의 설명 ♧
111 : 반도체 기판 115 : 소자분리막
122 : 전송 게이트 124 : 리셋 게이트
126 : 구동 게이트 128 : 선택 게이트
133 : 수광 소자 134,135 : 플로팅 확산 영역
136 : 리셋 확산 영역 145,147,148 : 콘택 플러그
151 : 국부 도전 배선
본 발명은 반도체 장치에 관련된 것으로, 더욱 상세하게는 이미지 센서 및 그 형성 방법에 관련된 것이다.
통상적인 이미지 센서는 픽셀 어레이, 즉, 이차원의 매트릭스 형태로 배열된 복수 개의 픽셀들로 이루어지며, 각 픽셀은 입사되는 빛(photon)에 의해 신호전하를 발생하는 포토다이오드와 상기 포토다이오드에서 발생한 신호전하를 이송 및 출력하기 위한 소자를 포함한다. 신호전하의 이송 및 출력방식에 따라 이미지 센서는 크게 전하결합소자(CCD)형 이미지 센서(이하 '씨씨디 이미지 센서'라 칭함)와 상보성 금속산화물반도체(CMOS)형 이미지 센서(이하에서 '씨모스 이미지 센서'라 칭함)의 두 종류로 나뉜다. 씨씨디 이미지 센서는 전하를 이송 및 출력하기 위해서 복수 개의 모스 커패시터를 사용하는데, 모스 커패시터의 게이트에 적절한 전압을 시간에 따라 인가함으로써 각 픽셀의 신호전하가 인접한 모스 커패시터들로 순차적으로 이송된다. 씨모스 이미지 센서는 픽셀마다 복수 개의 트랜지스터를 사용하는데, 포토다이오드에서 발생한 신호전하가 각 픽셀 내에서 전압으로 변환된 후에 출력된다.
씨씨디 이미지 센서는 씨모스 이미지 센서에 비해서 노이즈가 적고 화질이 우수한 반면 씨모스 이미지 센서는 생산 단가가 싸고 소비 전력이 낮은 장점이 있다. 즉, 씨모스 이미지 센서는 낮은 전력 기능, 단독 전압전류, 낮은 전력소비, 통합된 씨모스 회로와의 양립성, 영상 데이터의 랜덤 액세스, 표준 씨모스 기술 이용에 따른 비용 감소 등의 장점이 있다. 이에 따라 씨모스 이미지 센서의 응용 분야가 널리 확장되고 있다.
도 1은 통상적인 씨모스 이미지 센서의 픽셀 어레이의 일부분을 도시하는 평면도이고, 도 2는 도 1의 I-I'선을 따라 취해진 단면도이다.
도 1 및 도 2를 참조하면, 통상적인 픽셀은 소자분리영역(15)에 의해 전기적으로 격리된 반도체 기판의 활성영역(13)들에 각각 형성되고 포토다이오드 및 복수의 트랜지스터들을 포함한다. 활성영역(13)들 각각에는 복수의 트랜지스터들, 즉 전송 게이트(22), 리셋 게이트(24), 구동 게이트(26), 및 선택 게이트(28)가 배치된다. 전송 게이트(22) 일측의 활성 영역에 포토다이오드(33)가 위치하며, 전송 게이트(22)를 사이에 두고, 포토다이오드(33) 맞은 편에 플로팅 확산 영역(34)이 위치한다. 즉, 전송 게이트(22) 및 리셋 게이트(24) 사이의 활성 영역에 형성된 불순물 확산 영역이 플로팅 확산 영역(34)이다. 플로팅 확산 영역(34)에 구동 게이트(26)가 전기적으로 연결된다. 리셋 게이트(24)와 구동 게이트(25) 사이의 활성 영역에 형성된 불순물 확산 영역이 리셋 확산 영역(36)이다. 구동 게이트(26)와 선택 게이트(28) 사이의 활성 영역과 선택 게이트(28) 외측의 활성 영역에는 불순물 확산 영역(37,38)이 형성된다. 각 게이트 및 그 양측의 불순물 활성 영역들이 트랜지스터를 구성한다.
포토다이오드(33)는 활성 영역에 형성된 n형 영역(31) 및 p형 영역(32)을 포함한다. 플로팅 확산 영역(34)은 국소 배선(51) 및 콘택 플러그들(45,49)을 통 해서 구동 게이트(26)에 전기적으로 연결된다.
이 같은 통상적인 이미지 센서에서는 포토다이오드(33)에 생성된 신호 전하가 전송 게이트(22)에 의해 플로팅 확산 영역(34)으로 전달된다. 플로팅 확산 영역(34)에 저장된 전하는 리셋 게이트(24)에 의해 리셋 확산 영역(36)으로 배출되거나, 구동 게이트(26) 및 선택 게이트(28)에 의해 전압으로 변경되어 출력된다. 이와 같이 출력되는 신호 전압의 크기는 플로팅 확산 영역(34)의 정전 용량(capacitance)과 이에 따른 구동 게이트(26)의 변환 효율(conversion gain)에 따라 변하게 된다. 정전 용량이 작은 경우 변환 효율은 커지고, 이에 의해 동적 범위(dynamic range)가 큰 이미지 센서가 구현되며, 정전 용량이 큰 경우 변환 효율은 작아지고, 이에 의해 노이즈(noise) 및 다크(dark) 특성이 강한 이미지 센서가 구현된다. 이렇게 요구되는 특성을 갖는 이미지 센서를 형성하기 위해서는 이미지 센서가 그 특성에 맞는 변환 효율을 가져야하는데, 이를 위해서는 그 변환 효율에 맞는 정전 용량을 갖는 플로팅 확산 영역이 형성될 수 있어야 한다.
플로팅 확산 영역(34)에 주입되는 불순물 이온의 양이 일정한 경우, 그 정전 용량은 그 면적에 따라 결정된다. 크기가 다른 면적의 플로팅 확산 영역을 갖는 이미지 센서를 각각 형성하기 위해서는 활성 영역을 형성하는 공정부터 서로 다른 마스크가 사용되므로 제조 공정이 복잡해지고, 제조 비용이 상승한다.
본 발명은 이상에서 언급한 상황을 고려하여 제안된 것으로, 본 발명이 이루고자 하는 기술적 과제는 요구되는 특성에 맞는 변환 효율을 갖는 이미지 센서 및 그 형성 방법을 제공하는 것이다.
본 발명의 일 실시예에 따른 이미지 센서의 형성 방법은 반도체 기판에 소자분리 영역과 상기 소자분리 영역에 의해 정의되는 활성 영역을 형성하고, 상기 반도체 기판 상에 절연막 및 도전막을 형성한 후 패터닝하여 상기 활성 영역 상에 전송 게이트, 리셋 게이트, 구동 게이트 및 선택 게이트를 형성하고, 상기 전송 게이트 및 상기 리셋 게이트 사이의 반도체 기판 상에 복수의 콘택 플러그들을 형성하고, 상기 복수의 콘택 플러그들 및 상기 구동 게이트를 전기적으로 연결하는 국부 도전 배선을 형성하는 것을 포함하며, 상기 복수의 콘택 플러그들 중에서 적어도 하나는 상기 활성 영역에 형성되고, 나머지는 상기 소자분리 영역에 형성된다.
이 실시예에서, 상기 이미지 센서의 형성 방법은 상기 전송 게이트, 상기 리셋 게이트, 상기 구동 게이트 및 상기 선택 게이트를 형성한 후에, 상기 전송 게이트에 인접한 활성 영역에 수광 소자를 형성하고, 상기 전송 게이트 및 상기 리셋 게이트 사이의 활성 영역에는 플로팅 확산 영역을, 상기 플로팅 확산 영역 맞은 편의 상기 리셋 게이트 외측의 활성 영역에는 리셋 확산 영역을, 상기 구동 게이트 및 상기 선택 게이트 사이에 그리고 상기 구동 게이트 맞은 편의 상기 선택 게이트 외측의 반도체 기판에 소오스/드레인 영역들을 형성하는 것을 더 포함할 수 있다.
본 발명의 일 실시예에 따른 이미지 센서는 소자분리 영역 및 상기 소자분리 영역에 의해 정의되는 활성 영역을 갖는 반도체 기판, 상기 활성 영역에 형성된 수 광소자, 플로팅 확산 영역, 및 리셋 확산 영역, 상기 수광소자 및 상기 플로팅 확산 영역 사이의 상기 활성 영역 상에 형성되어, 상기 수광소자에서 생성된 전하를 상기 플로팅 확산 영역으로 전송하는 전송 게이트, 상기 플로팅 확산 영역 및 상기 리셋 확산 영역 사이의 상기 활성 영역 상에 형성되어, 상기 플로팅 확산 영역에 저장된 전하를 상기 리셋 확산 영역으로 배출하는 리셋 게이트, 상기 리셋 확산 영역을 사이에 두고 상기 리셋 게이트로부터 이격되어 상기 활성 영역 상에 형성된 구동 게이트 및 선택 게이트, 상기 전송 게이트 및 상기 리셋 게이트 사이의 상기 반도체 기판 상에 형성된 복수의 콘택 플러그들, 및 상기 복수의 콘택 플러그들 및 상기 구동 게이트를 전기적으로 연결하는 국부 도전 배선을 포함하며, 상기 복수의 콘택 플러그들 중에서 적어도 하나는 상기 플로팅 확산 영역 상에 배치되고, 나머지는 소자분리 영역에 배치된다.
이하 첨부한 도면들을 참조하여 본 발명의 실시예들을 상세히 설명하기로 한다. 그러나 본 발명은 여기서 설명되는 실시예들에 한정되지 않고 다른 형태로 구체화될 수도 있다. 오히려, 여기서 소개되는 실시예들은 개시된 내용이 철저하고 완전해질 수 있도록 그리고 당업자에게 본 발명의 사상이 충분히 전달될 수 있도록 하기 위해 제공되는 것이다.
본 명세서에서 어떤 막이 다른 막 또는 기판 상에 있다고 언급되어지는 경우에 그것은 다른 막 또는 기판 상에 직접 형성될 수 있거나 또는 그들 사이에 제3의 막이 개재될 수도 있다는 것을 의미한다. 도면들에서, 막 또는 영역들의 두께 등 은 명확성을 기하기 위하여 과장되게 표현될 수 있다.
도 3은 본 발명의 일 실시예에 따른 이미지 센서의 단위 픽셀을 보여주는 평면도이고, 도 5c는 도 3의 Ⅱ-Ⅱ'선을 따라 취해진 단면도이다.
도 3 및 도 5c를 참조하면, 반도체 기판(111)에 소자분리 영역(115)에 의해 활성 영역(113)이 정의된다. 활성 영역(113) 상에 복수의 게이트들이 배치된다. 복수의 게이트들은 전송 게이트(transfer gate,122), 리셋 게이트(reset gate,124), 구동 게이트(drive gate,126), 및 선택 게이트(select gate,128)를 포함한다. 전송 게이트(122) 일측의 활성 영역에 수광 소자(133)가 위치한다. 수광 소자(133)는 n형 영역(131)과 p형 영역(132)을 포함하며, 예컨대 포토다이오드일 수 있다. 전송 게이트(122) 및 리셋 게이트(124) 사이의 활성 영역에 플로팅 활성 영역(134)이 위치하고, 리셋 게이트(124) 및 구동 게이트(126) 사이의 활성 영역에 리셋 확산 영역(136)이 위치한다. 또, 구동 게이트(126) 및 선택 게이트(128) 사이와 선택 게이트(128) 외측의 활성 영역에 불순물 확산 영역들(137,138)이 위치한다. 상기 게이트들과 반도체 기판(111) 사이에 각각 게이트 절연막(121,123,125, 127)이 개재한다. 전송 게이트(122)와 그 양측의 n형 영역(131) 및 플로팅 확산 영역(134)은 전송 트랜지스터를 구성하고, 리셋 게이트(124)와 그 양측의 플로팅 확산 영역(134) 및 리셋 확산 영역(136)은 리셋 트랜지스터를 구성한다. 또, 구동 게이트(126)와 그 양측의 리셋 확산 영역(136) 및 불순물 확산 영역(137)은 구동 트랜지스터를 구성하고, 선택 게이트(128)와 그 양측의 불순물 확산 영역들 (137,138)은 선택 트랜지스터를 구성한다.
전송 게이트(122)와 리셋 게이트(124) 사이의 반도체 기판(111) 상에 콘택 플러그들(145,147)이 위치한다. 콘택 플러그(145)는 활성 영역, 즉 플로팅 확산 영역(134)에 위치하고, 콘택 플러그(147)는 소자분리 영역에 위치한다. 구동 게이트(126) 상에 콘택 플러그(149)가 위치하고, 콘택 플러그들(145,147,149)은 국부 도전 배선(151)에 의해 전기적으로 연결된다. 본 실시예에서, 전송 게이트(122)와 리셋 게이트(124) 사이의 반도체 기판(111) 상에 콘택 플러그들이 두 개 배치되나, 이에 한정되지 않고 세 개 이상 배치될 수 있다.
이미지 센서의 동작 과정은 다음과 같다. 먼저 리셋 게이트(124)가 턴-온하여 플로팅 확산 영역(134)에 축적된 전하를 제거하는 리셋 동작을 수행한다. 이어서 리셋 게이트(124)를 턴-오프한 후, 전송 게이트(122)를 턴-온하여, 외부에서 수광소자(133)에 빛이 입사하여 생성된 전자-정공 쌍(electron-hole pair;EHP)에 의한 신호 전하가 플로팅 확산 영역(134)으로 전달된다. 이 경우 플로팅 확산 영역(134)의 전위가 변화되며 동시에 구동 게이트(136)의 전위가 변화된다. 즉, 국소 금속 배선(151) 및 콘택 플러그들(145,149)에 의해 플로팅 확산 영역(134) 및 구동 게이트(126)가 서로 전기적으로 연결되어 동일 노드가 형성되므로, 플로팅 확산 영역(134)에 수집된 신호 전하의 양에 대응하는 신호 전압이 구동 트랜지스터의 불순물 확산 영역(137)에 나타난다. 선택 게이트(128)에 적절한 바이어스 전압을 인가하는 것에 의해서 신호 전압이 선택 트랜지스터의 출력단, 즉 불순물 확산 영역(138)으로 출력된다. 선택 트랜지스터의 출력단(138)으로 출력된 신호는 주변회로 부(미도시)에서 더 처리된다.
도 4는 도 3의 변형예를 보여주는 단위 픽셀의 평면도이다. 도 4를 참조하면, 플로팅 확산 영역(135)이 도 3의 플로팅 확산 영역(134)보다 작다. 또, 콘택 플러그(145)는 소자분리 영역(115)에 배치되고, 콘택 플러그(147)는 활성 영역, 즉 플로팅 확산 영역(135)에 배치된다. 플로팅 확산 영역(135)은 콘택 플러그들(147,149) 및 국부 도전 배선(도 5c 참조)에 의해 구동 게이트(126)에 전기적으로 연결된다.
도 3에서 큰 면적을 갖는 플로팅 확산 영역(134)이 구비된 이미지 센서는 플로팅 확산 영역(134)의 정전 용량이 커서 노이즈 및 다크 특성에 유리하고, 도 4에서 작은 면적을 갖는 플로팅 확산 영역(135)이 구비된 이미지 센서는 변환 효율이 크기 때문에 큰 동적 범위를 갖는다.
본 실시예에 따르면, 전송 게이트(122)와 리셋 게이트(124) 사이의 반도체 기판(111) 상에 콘택 플러그들(145,147)이 두 개 위치하기 때문에 플로팅 확산 영역(134,135)이 다양한 크기를 가질 수 있다. 이에 의해, 이미지 센서는 목적에 맞는 정전 용량을 갖는 플로팅 확산 영역(134,135)을 구비할 수 있다. 또, 활성 영역을 형성할 때만, 즉 플로팅 확산 영역(134,135)을 형성할 때만, 원하는 크기의 플로팅 확산 영역(134,135)에 대응하는 마스크를 사용하면 되고, 그 이후의 공정에서는 플로팅 확산 영역(134)의 크기와 상관없이 동일한 마스크가 사용될 수 있다. 즉, 플로팅 확산 영역(134,135)의 크기가 달라도 콘택 플러그들(145,147,149)을 형성할 때와 국부 도전 배선(151)을 형성할 때는 동일한 마스크가 사용될 수 있다. 따라서, 반도체 기판 상에 다양한 플로팅 확산 영역을 갖는 단위 픽셀들을 형성하더라도, 활성 영역을 형성하기 위한 마스크를 제외하고는 동일한 마스크를 사용할 수 있어 제조 공정이 단순해지고, 제조 비용이 절감된다.
도 5a 내지 도 5c는 본 발명의 일 실시예에 따른 이미지 센서의 형성 방법을 설명하기 위한 것으로 Ⅱ-Ⅱ'선을 따라 취해진 단면도들이다.
도 5a를 참조하면, 소자분리 공정을 진행하여 반도체 기판(111)에 활성 영역(113)을 한정하는 소자분리막(115)이 형성된다. 반도체 기판(111)은 예를 들어, 단결정 벌크 실리콘 기판이거나 특성 향상 및 원하는 구조를 제공하기 위해서 선택된 에피탁시얼층, 매몰 산화막 또는 도핑 영역 중 적어도 하나 이상을 포함하는 기판으로부터 선택될 수 있다. 반도체 기판(111)은 예컨대 붕소(B) 같은 p형 불순물로 도핑된 p형 반도체 기판일 수 있다. 소자분리막(115)은 예컨대 잘 알려진 얕은 트렌치 격리 기술(STI)을 사용하여 형성될 수 있다. 이때, 활성 영역(113)을 한정하는 소자분리막를 형성하기 위해 다양한 마스크(미도시)가 사용될 수 있다. 즉, 활성 영역(113)에 형성되는 원하는 크기의 플로팅 확산 영역에 대응하는 마스크가 사용된다. 따라서, 이러한 다양한 마스크를 사용하여 플로팅 확산 영역이 요구되는 특성에 맞게 크게 형성되거나 작게 형성될 수 있다. 그러나, 후술하는 바와 같이 이후의 공정에서는 플로팅 확산 영역의 크기와 상관없이 동일한 마스크가 사용될 수 있다.
이어서, 반도체 기판(111) 상에 절연막 및 도전막을 형성한 후 사진 및 식각 공정을 진행하여, 활성 영역 상에 게이트 절연막(121,123,125,127)을 각각 개재하 여 전송 게이트(122), 리셋 게이트(124), 구동 게이트(126), 및 선택 게이트(128)가 형성된다. 게이트 절연막(121,123,125,127))은 예컨대, 열산화 공정을 진행하여 형성될 수 있다. 게이트들(122,124,126,128)은 예컨대, 도핑된 폴리실리콘으로 형성될 수 있다.
도 5b를 참조하면, n형의 불순물 이온주입 공정을 진행하여 활성 영역(113)에 수광 소자의 n형 영역(131)이 형성된다. n형 영역(131)은 전송 게이트(122)의 일측에 형성된다. 이어서 p형의 불순물 이온주입 공정을 진행하여 n형 영역(131)에 p형 영역(132)이 형성된다. 여기서, p형 영역(132) 및 n형 영역(131)이 수광 소자(133)를 형성한다.
수광 소자의 n형 영역(131)에 형성된 신호 전하가 p형 기판(111)으로 누설되는 것을 방지하기 위한 배리어층으로서 n형 에피탁시얼 실리콘층을 형성한 후 깊은 p형 웰이 p형 기판과 n형 에피탁시얼 실리콘층 사이에 형성될 수 있다. n형 에피탁시얼 실리콘층 형성 공정 및 p형 웰 공정은 소자분리 공정을 진행한 후 게이트 절연막(121,123,125,127)을 형성하기 전에 진행된다.
n형의 불순물 이온주입 공정을 진행하여 인접한 게이트들 사이의 활성 영역에 n형 불순물 확산 영역들이 형성된다. 전송 게이트(122) 및 리셋 게이트(124) 사이의 불순물 확산 영역은 플로팅 확산 영역(134)이고, 리셋 게이트(124) 및 구동 게이트(126) 사이의 불순물 확산 영역은 리셋 확산 영역(136)이고, 구동 게이트(126) 및 선택 게이트(128) 사이의 불순물 확산 영역 및 선택 게이트(128)와 소자분리막(115) 사이의 불순물 확산 영역은 소오스/드레인 영역(137,138)이다.
도 5b에는 도시되지 않았으나, 불순물 이온주입 공정이 진행되기 전에 반도체 기판(111) 상에 불순물 이온이 주입될 곳을 노출시키는 이온주입 마스크가 형성될 수 있다.
도 5c를 참조하면, 선택적인 공정(optional process)으로서 게이트 측벽에 절연성 스페이서(129)를 형성한 후, 층간절연막(143)이 형성된다. 층간절연막(143)은 잘 알려진 박막형성 공정을 진행하여 형성될 수 있으며, 예컨대 실리콘 산화막으로 형성될 수 있다.
이어서, 전송 게이트(122)와 리셋 게이트(124) 사이의 반도체 기판(111) 상에 층간절연막(143)을 관통하는 콘택 플러그들(145,147)이 형성된다. 또, 구동 게이트(126) 상에도 콘택 플러그(149)가 형성된다. 콘택 플러그들(145,147,149)은 국부 도전 배선(151)을 통해 전기적으로 연결된다. 국부 도전 배선(151)은 잘 알려진 박막형성 공정을 진행하여 금속 물질로 형성될 수 있다.
본 실시예에 따른면, 다양한 크기의 플로팅 확산 영역을 형성할 때를 제외하고, 불순물 이온을 주입할 때, 콘택 플러그들을 형성할 때, 국부 금속 배선을 형성할 때에는 동일한 마스크가 사용될 수 있다.
이제까지 본 발명에 대하여 그 바람직한 실시예(들)를 중심으로 살펴보았다. 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 본 명세서에 개시된 실시예들은 한정적인 관점이 아니 라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
본 발명의 실시예에 따르면, 요구되는 특성에 맞는 변환 효율을 갖는 이미지 센서가 최소 비용으로 형성될 수 있다.
Claims (3)
- 반도체 기판에 소자분리 영역과 상기 소자분리 영역에 의해 정의되는 활성 영역을 형성하고;상기 반도체 기판 상에 절연막 및 도전막을 형성한 후 패터닝하여 상기 활성 영역 상에 전송 게이트, 리셋 게이트, 구동 게이트 및 선택 게이트를 형성하고;상기 전송 게이트 및 상기 리셋 게이트 사이의 반도체 기판 상에 복수의 콘택 플러그들을 형성하고;상기 복수의 콘택 플러그들 및 상기 구동 게이트를 전기적으로 연결하는 국부 도전 배선을 형성하는 것을 포함하며,상기 복수의 콘택 플러그들 중에서 적어도 하나는 상기 활성 영역에 형성되고, 나머지는 상기 소자분리 영역에 형성되는 이미지 센서의 형성 방법.
- 제 1 항에 있어서,상기 전송 게이트, 상기 리셋 게이트, 상기 구동 게이트 및 상기 선택 게이트를 형성한 후에,상기 전송 게이트에 인접한 활성 영역에 수광 소자를 형성하고;상기 전송 게이트 및 상기 리셋 게이트 사이의 활성 영역에는 플로팅 확산 영역을, 상기 플로팅 확산 영역 맞은 편의 상기 리셋 게이트 외측의 활성 영역에는 리셋 확산 영역을, 상기 구동 게이트 및 상기 선택 게이트 사이에 그리고 상기 구 동 게이트 맞은 편의 상기 선택 게이트 외측의 반도체 기판에 소오스/드레인 영역들을 형성하는 것을 더 포함하는 이미지 센서의 형성 방법.
- 소자분리 영역 및 상기 소자분리 영역에 의해 정의되는 활성 영역을 갖는 반도체 기판;상기 활성 영역에 형성된 수광소자, 플로팅 확산 영역, 및 리셋 확산 영역;상기 수광소자 및 상기 플로팅 확산 영역 사이의 상기 활성 영역 상에 형성되어, 상기 수광소자에서 생성된 전하를 상기 플로팅 확산 영역으로 전송하는 전송 게이트;상기 플로팅 확산 영역 및 상기 리셋 확산 영역 사이의 상기 활성 영역 상에 형성되어, 상기 플로팅 확산 영역에 저장된 전하를 상기 리셋 확산 영역으로 배출하는 리셋 게이트;상기 리셋 확산 영역을 사이에 두고 상기 리셋 게이트로부터 이격되어 상기 활성 영역 상에 형성된 구동 게이트 및 선택 게이트;상기 전송 게이트 및 상기 리셋 게이트 사이의 상기 반도체 기판 상에 형성된 복수의 콘택 플러그들; 및상기 복수의 콘택 플러그들 및 상기 구동 게이트를 전기적으로 연결하는 국부 도전 배선을 포함하며,상기 복수의 콘택 플러그들 중에서 적어도 하나는 상기 플로팅 확산 영역 상에 배치되고, 나머지는 소자분리 영역에 배치되는 이미지 센서.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060001063A KR100706802B1 (ko) | 2006-01-04 | 2006-01-04 | 이미지 센서 및 그 형성 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020060001063A KR100706802B1 (ko) | 2006-01-04 | 2006-01-04 | 이미지 센서 및 그 형성 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR100706802B1 true KR100706802B1 (ko) | 2007-04-12 |
Family
ID=38161682
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020060001063A KR100706802B1 (ko) | 2006-01-04 | 2006-01-04 | 이미지 센서 및 그 형성 방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR100706802B1 (ko) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040093947A (ko) * | 2003-04-30 | 2004-11-09 | 매그나칩 반도체 유한회사 | 다중 플로팅디퓨젼영역을 구비하는 씨모스 이미지센서 |
| KR20050049841A (ko) * | 2003-11-24 | 2005-05-27 | 삼성에스디아이 주식회사 | 발광 표시 장치 |
-
2006
- 2006-01-04 KR KR1020060001063A patent/KR100706802B1/ko not_active IP Right Cessation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20040093947A (ko) * | 2003-04-30 | 2004-11-09 | 매그나칩 반도체 유한회사 | 다중 플로팅디퓨젼영역을 구비하는 씨모스 이미지센서 |
| KR20050049841A (ko) * | 2003-11-24 | 2005-05-27 | 삼성에스디아이 주식회사 | 발광 표시 장치 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7884401B2 (en) | CMOS image sensor and manufacturing method thereof | |
| EP1668701B1 (en) | IMAGE SENSOR HAVING PINNED FLOATING DIFFUSION DIODE and its method of manufacturing | |
| US7524695B2 (en) | Image sensor and pixel having an optimized floating diffusion | |
| US6949388B2 (en) | CMOS image sensor integrated together with memory device | |
| US7772624B2 (en) | Image sensors and methods of fabricating same | |
| KR100760913B1 (ko) | 씨모스 이미지 센서 및 이의 제조 방법 | |
| US6734471B2 (en) | Image sensor having photo diode and method for manufacturing the same | |
| KR100614650B1 (ko) | 이미지 센서 및 그 형성 방법 | |
| US8828775B2 (en) | Image sensor and method for fabricating same | |
| KR100539253B1 (ko) | 폴리실리콘 콘택 스터드를 갖는 ｃｍｏｓ 이미지 디바이스 | |
| KR20010061353A (ko) | 씨모스 이미지센서 및 그 제조방법 | |
| JP2000012823A (ja) | 固体撮像装置およびその製造方法 | |
| WO2013178078A1 (zh) | 图像传感器与晶体管的制作方法 | |
| KR100706802B1 (ko) | 이미지 센서 및 그 형성 방법 | |
| US7534643B2 (en) | CMOS image sensor and method for fabricating the same | |
| US20080042170A1 (en) | Image Sensor and Method for Manufacturing the Same | |
| KR20070081703A (ko) | 이미지 센서 및 그 형성 방법 | |
| US7763909B2 (en) | Image sensor and method for manufacturing the same | |
| KR100789624B1 (ko) | 시모스 이미지 센서 및 이의 제조 방법 | |
| KR20030000654A (ko) | 이미지센서 제조 방법 | |
| KR100776151B1 (ko) | 고집적 이미지센서 제조 방법 | |
| US20080048221A1 (en) | Image sensor and manufacturing method thereof | |
| KR20060127498A (ko) | 암전류를 감소시키기 위한 씨모스 이미지 센서의 제조 방법 | |
| KR100440775B1 (ko) | 이미지센서 제조 방법 | |
| KR20070033694A (ko) | 시모스 이미지센서 제조 방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A201 | Request for examination | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20100315 Year of fee payment: 4 |
|
| LAPS | Lapse due to unpaid annual fee |