JP2006179608A - 半導体装置及びその組立方法 - Google Patents

Abstract

【課題】 複数の半導体チップを三次元方向に積層可能な半導体装置において高密度実装が可能で、信頼性が高く、汎用性に富んだ半導体装置及びその組立方法を提供する。
【解決手段】 実装基板１と、実装基板１上の実装側電極１０ａ，１０ｄと、実装側電極１０ａ，１０ｄに接続されたチップ側突起電極３４ｌ，３４ｃと、チップ側突起電極３４ｌ，３４ｃが素子面に接続された半導体チップ３と、半導体チップ３の裏面を固定し、実装基板１に対向する第１主面を有する第１基板２と、第１主面上に配置された基板側下部電極２０ａ，２０ｄと、基板側下部電極２０ａ，２０ｄ，とチップ側突起電極３４ｌ，３４ｃとを接続するボンディングワイヤ３２ｌ，３２ｄと、半導体チップ３の周囲の封止樹脂５とを備える。
【選択図】 図１

Description

本発明は半導体装置に係り、特に、複数の半導体チップを三次元方向に積層可能な半導体装置及びその組立方法に関する。

半導体装置の高集積化要求や高機能化要求に伴い、複数の半導体チップを三次元方向に積層するための様々な実装方法が開発されている。例えば、実装基板上に第１半導体パッケージを搭載し、第１半導体パッケージ上に第２半導体パッケージを搭載する実装方法がある（例えば、特許文献１参照。）第２半導体パッケージは、第２半導体パッケージの外側に延出した外部リードを介して、実装基板に電気的に接続される。

他の実装方法としては、回路基板上に絶縁層を配置し、絶縁層中に複数の半導体素子を埋め込む実装方法も知られている（例えば、特許文献２参照。）。絶縁層中に半導体パッケージを埋め込むことにより、半導体素子周辺に配置される封止樹脂の流動性の影響が少なくなるため、高密度実装が可能となる。

しかしながら、上層の第２半導体パッケージを外部リードにより実装基板に接続する実装方法では、外部リードと実装基板とを接続するための領域を、実装基板上に確保しなければならない。このため、実装基板の外形が大きくなり、高密度化が困難である。また、第２半導体パッケージ上に更に第３半導体パッケージを積層したい場合には、専用の半導体パッケージを準備しなくてはならないため、汎用性に乏しくなる。

一方、回路基板の絶縁層に複数の半導体素子を埋め込む方法では、同一の層間絶縁膜中に複数の半導体素子を並列させて配置することにより、回路基板の外形が大きくなる。また、半導体素子を埋め込むための絶縁層を配置することによる回路基板全体の厚みも大きくなるため、高密度化が困難である。

特開平２００２−２３１８８５号公報 特開平２０００−１７４４４２号公報

本発明は、複数の半導体チップを三次元方向に積層可能な半導体装置において、高密度実装が可能で、信頼性が高く、汎用性に富んだ半導体装置及びその組立方法を提供する。

本発明の第１の特徴は、（イ）実装基板と、（ロ）実装基板上の実装側電極と、（ハ）実装側電極に接続されたチップ側突起電極と、（ニ）チップ側突起電極が素子面に接続された半導体チップと、（ホ）半導体チップの裏面を固定し、実装基板に対向する第１主面を有する第１基板と、（ヘ）第１主面上に配置された基板側下部電極と、（ト）基板側下部電極とチップ側突起電極とを接続するボンディングワイヤと、（チ）半導体チップの周囲の封止樹脂とを備える半導体装置であることを要旨とする。

第２の特徴は、（イ）第１基板の第１主面に半導体チップの裏面を固定するステップと、（ロ）第１主面に基板側下部電極を配置するステップと、（ハ）基板側下部電極と半導体チップの素子面をボンディングワイヤにより接続し、素子面にチップ側突起電極を接続するステップと、（ニ）第１主面を実装基板に対向させ、実装基板の実装側電極とチップ側突起電極とを接続するステップと、（ホ）半導体チップの周囲を封止樹脂で封止するステップとを含む半導体装置の組立方法であることを要旨とする。

本発明によれば、複数の半導体チップを三次元方向に積層可能な半導体装置においても高密度実装が可能で、信頼性が高く、汎用性に富んだ半導体装置及びその組立方法が提供できる。

次に、図面を参照して、本発明の第１〜第４の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。また、図面は模式的なものであり、厚みと平均寸法の関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。また、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることは勿論である。以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は構成部品の材質、形状、構造、配置等を下記のものに特定するものではない。この発明の技術的思想は、特許請求の範囲において種々の変更を加えることができる。

（第１の実施の形態）
本発明の第１の実施の形態に係る半導体装置は、実装基板１と、実装基板１上の実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄと、実装側電極１０ａ，１０ｄに接続された第１チップ側突起電極３４ｌ，３４ｃと、素子面に第１チップ側突起電極３４ｌ，３４ｃが接続された第１半導体チップ３と、第１半導体チップ３の裏面を固定し、実装基板１に対向する第１主面を有する第１基板２と、第１主面上の基板側下部電極２０ａ，２０ｂ，２０ｃ，２０ｄと、基板側下部電極２０ａ，２０ｄと第１チップ側突起電極３４ｌ，３４ｃとをそれぞれ接続するボンディングワイヤ３２ｌ，３２ｃとを備える。第１半導体チップ３の周囲には、封止樹脂層５が配置されている。

実装基板１としては、有機系の種々な合成樹脂、セラミック、及びガラス等の無機系の材料が採用可能である。有機系の樹脂材料としては、フェノール樹脂、ポリエステル樹脂、エポキシ樹脂、ポリイミド樹脂、及びフッ素樹脂等が使用可能で、また板状にする際の芯となる基材は、紙、ガラス布、及びガラス基材などが使用される。実装基板１としては、銅（Ｃｕ）などの金属上に耐熱性の高いポリイミド系の樹脂板を積層して多層化したリードフレーム等でもかまわない。

実装基板１の実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄに対向する側の面には、ランド１２ａ，１２ｂ，１２ｃ，・・・１２ｊが配置されている。ランド１２ａ，１２ｂ，１２ｃ，・・・１２ｊは、実装基板１を貫通するスルーホール(図示省略）を介して実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄに電気的に接続されている。ランド１２ａ，１２ｂ，１２ｃ，・・・１２ｊの表面は、保護膜１３が配置されている。外部電極端子１５ａ，１５ｂ，１５ｃ，・・・１５ｊは、保護膜１３から一部露出されたランド１２ａ，１２ｂ，１２ｃ，・・・１２ｊに接続されている。外部電極端子１５ａ，１５ｂ，１５ｃ，・・・１５ｊとしては、共晶半田の他に、錫−銀（Ｓｎ−Ａｇ）等の鉛を使わない半田材料等を用いることができる。

実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄの表面は、保護膜１１で覆われている。保護膜１１から一部露出した実装側電極１０ａ，１０ｄ上には、金属バンプ１４ｌ，１４ｃが配置されている。第１チップ側突起電極３４ｌ，３４ｃは、金属バンプ１４ｌ，１４ｃを介して実装側電極１０ａ，１０ｄにそれぞれ接続されている。第１チップ側突起電極３４ｌ，３４ｃは、例えば、金製の突起電極（スタッドバンプ）が好適である。第１チップ側突起電極３４ｌ，３４ｃは、第１半導体チップ３の素子面に配置された第１チップ電極３３ｌ，３３ｃ上に配置されている。第１半導体チップ３の裏面は、接着剤層４により第１基板２の第１主面に固定されている。接着剤層４の材料としては、エポキシ系、又はアクリル系の有機系の合成樹脂等が好適である。

第１基板２としては、ポリイミドやガラスエポキシ等の基板が採用可能である。第１基板２の材料は、実装基板１の材料と同種であっても異種であっても構わない。第１主面側の基板側下部電極２０ａ，２０ｂ，２０ｃ，２０ｄの表面は、保護膜２１が配置されている。保護膜２１から一部露出した基板側下部電極２０ａは、ボンディングワイヤ３２ｌにより第１チップ電極３３ｌ及び第１チップ側突起電極３４ｌに接続されている。基板側下部電極２０ｂには、ボンディングワイヤ３２ｃにより第１チップ電極３３ｃ及び第１チップ側突起電極３４ｃに接続されている。

第１基板２の第２主面には、ボールグリッドアレイ（ＢＧＡ）型、薄型スモールアウトラインパッケージ（ＴＳＯＰ）型若しくはクワッドフラットパッケージ（ＱＦＰ）型等の各種半導体モジュールを搭載するための基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・２２ｊが配置されている。基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・２２ｊは、第１基板２の内部に配置されたビアプラグ又はスルーホール（図示省略）により、基板側下部電極２０ａ，２０ｂ，２０ｃ，２０ｄに電気的に接続されている。基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・２２ｊの表面には、保護膜２３が配置されている。

第１半導体チップ３の周囲に配置された封止樹脂層５としては、エポキシ系、又はアクリル系の有機系の合成樹脂が採用可能である。封止樹脂層５の材料としては、液状の樹脂を用いることができ、例えば、フラックス機能を有する半田接続用活性液状樹脂（ノンフローアンダーフィル材）等が採用可能である。

図２は、図１に示す第１半導体チップ３の素子面側からみた場合の平面図の一例である。基板側下部電極２０ａ，２０ｂ，２０ｃ，・・・，２０ｒは、保護膜２１で覆われた第１基板２の外形を定義する四辺に沿ってそれぞれ配置されている。第１半導体チップ３の素子面には、第１半導体チップ３の外形を定義する四辺に沿って、複数の第１チップ電極３３ａ，３３ｂ，３３ｃ，・・・，３３ｒがそれぞれ配置されている。基板側下部電極２０ａ，２０ｂ，２０ｃ，・・・，２０ｒ及び第１チップ電極３３ａ，３３ｂ，３３ｃ，・・・，３３ｒは、ボンディングワイヤ３２ａ，３２ｂ，３２ｃ，・・・，３２ｒにより接続されている。

第１チップ電極３３ａ，３３ｂ，３３ｃ，・・・，３３ｒ上には、金製の第１チップ側突起電極３４ａ，３４ｂ，３４ｃ，・・・，３４ｒがそれぞれ配置されている。第１チップ側突起電極３４ａ，３４ｂ，３４ｃ，・・・，３４ｒは、ボンディングワイヤ３２ａ，３２ｂ，３２ｃ，・・・，３２ｒを介して、基板側下部電極２０ａ，２０ｂ，２０ｃ，・・・，２０ｒにそれぞれ電気的に接続される。
第１チップ側突起電極３４ａ，３４ｂ，３４ｃ，・・・，３４ｒの配置する位置及び個数は、図２に示す構成には限定されない。例えば、第１基板２上に搭載する半導体モジュールの特性に応じて、導通を取る必要がある場所にのみ局所的に第１チップ側突起電極３４ａ，３４ｂ，３４ｃ，・・・，３４ｒを配置して、ボンディングワイヤ３２ａ，３２ｂ，３２ｃ，・・・，３２ｒにより基板側下部電極２０ａ，２０ｂ，２０ｃ，・・・，２０ｒと接続すればよい。

例えば、第１半導体チップ３の角部で第１基板２と実装基板１との導通を取りたい場合は、ボンディングワイヤ３２ａ，３２ｅ，３２ｊ，３２ｎを、基板側下部電極２０ａ，２０ｅ，２０ｊ，２０ｎと第１チップ電極３３ａ，３３ｅ，３３ｊ，３３ｎとの間に配置する。そして、第１チップ電極３３ａ，３３ｅ，３３ｊ，３３ｎ上にのみ局所的に第１チップ側突起電極３４ａ，３４ｅ，３４ｊ，３４ｎを配置すればよい。

図１に示す半導体装置によれば、基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊから伝搬される信号が、第１基板２中のビアプラグ又はスルーホール（図示省略）を介して、基板側下部電極２０ａ，２０ｂ，２０ｃ，２０ｄに伝搬され、更にボンディングワイヤ３２ｌ，３２ｃ及び第１チップ側突起電極３４ｌ，３４ｃを介して実装基板１上の実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄに伝搬される。第１基板２上に搭載される半導体モジュールと実装基板１との電気的導通は、第１チップ側突起電極３４ｌ，３４ｃを介して取ることができるので、外部リード等を用いて直接、実装基板１に接続する場合に比べてより高密度実装が可能となる。

さらに、基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊの配置は、搭載する半導体モジュールの特性に合わせて適宜変更可能であるので、用途に応じて様々な形態の半導体モジュールを搭載することができ、汎用性の高い半導体装置が提供できる。第１基板２の厚さを薄型化すれば、半導体装置の小型化も容易に実現可能である。

図３に、第１の実施の形態に係る半導体装置にＢＧＡ等のエリア端子型の半導体モジュール５０を搭載した例を示す。半導体モジュール５０の素子面に配置された外部電極５５ａ，５５ｂ，５５ｃ，・・・，５５ｊは、基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊにそれぞれ対応して接続されている。半導体モジュール５０からの信号は、外部電極５５ａ，５５ｂ，５５ｃ，・・・，５５ｊ及び基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊを通って第１基板２の基板側下部電極２０ａ，２０ｂ，２０ｃ，２０ｄに伝搬され、基板側下部電極２０ａ，２０ｄ上を介して実装基板１の実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄに伝搬される。このため、第１の実施の形態に係る半導体装置によれば、外部リード等を用いて半導体パッケージを直接、実装基板１に接続する場合に比べて、より高密度に半導体モジュール５０が搭載できる。

図４に、第１の実施の形態に係る半導体装置にＴＳＯＰ型又はＱＦＰ型等の周辺端子型の半導体モジュール６０を搭載した一例を示す。半導体モジュール６０のリード６５ａ，６５ｉは、基板側上部電極２２ａ，２２ｉに接続されている。半導体モジュール６０からの信号は、リード６５ａ，６５ｉを通って第１基板２の基板側下部電極２０ａ，２０ｄに伝搬され、基板側下部電極２０ａ，２０ｄを介して実装基板１の実装側電極１０ａ，１０ｄに伝搬される。このように、第１の実施の形態に係る半導体装置では、エリア端子型の半導体モジュール５０の他にも周辺端子型の半導体モジュール６０も搭載することができるため、汎用性の高い半導体装置を提供することができる。

次に、図５〜図９を用いて、第１の実施の形態に係る半導体装置の組立方法の一例を説明する。

（ａ）図５に示すように、基板側下部電極２０ａ，２０ｂ，２０ｃ，２０ｄ及び基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊを有する第１基板２を用意する。第１基板２の上に接着剤層４を形成し、接着剤層４上に第１半導体チップ３の裏面を固定する。

（ｂ）図６に示すように、保護膜２１から一部露出した基板側下部電極２０ａ，２０ｄ上に、ボンディングワイヤ３２ｌ，３２ｃの一端を配置し、ボンディングワイヤ３２ｃ，３２ｌの他端を、熱圧着法又は超音波ボンディング法等により、第１半導体チップ３の素子面に配置された第１チップ電極３３ｃ，３３ｌ上に接続する。その後、図７に示すように、第１チップ電極３３ｃ，３３ｌ上には、金等からなる第１チップ側突起電極３４ｃ，３４ｌを配置する。

（ｃ）図８に示すように、実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄ及びランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｊを有する実装基板１を用意する。保護膜１１から一部露出した実装側電極１０ａ，１０ｄの上には、それぞれ金属バンプ１４ｌ，１４ｃを配置する。そして、図８に示す第１基板２を上下反転させて実装基板１上に配置し、位置合わせを行いながら第１チップ側突起電極３４ｌ，３４ｃを金属バンプ１４ｌ，１４ｃを介して実装側電極１０ａ，１０ｄと接合させ、加圧する。図９に示すように、第１半導体チップ３の周囲は、エポキシ系、又はアクリル系の有機系の合成樹脂製の封止樹脂層５で封止し、実装基板１のランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｌに外部電極端子１５ａ，１５ｂ，１５ｃ，・・・，１５ｌを接続すれば、図１に示す半導体装置が完成する。

第１の実施の形態に係る半導体装置の組立方法によれば、第１チップ側突起電極３４ｌ，３４ｃと実装側電極１０ａ，１０ｄとを接続することにより、第１基板２の第２主面にある基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊと第１半導体チップ３と実装側電極１０ａ，１０ｄの電気的接続が一度に行われる。このため、第１基板２上に搭載する半導体モジュールを、外部リードを介して実装基板１に接続する場合に比べて工程数を省略できると共に、より高密度で信頼度の高い半導体装置を提供できる。

（第２の実施の形態）
第２の実施の形態に係る半導体装置は、図１０に示すように、第１チップ側電極３４ｌ，３４ｃがボンディングワイヤ３２ｌ，３２ｃの端部に積み重ねられている点が、図１に示す半導体装置と異なる。

第２の実施の形態に係る半導体装置によれば、製造工程によってボンディングワイヤ３２ｌ，３２ｃのループの高さが高く形成された場合に、ボンディングワイヤ３２ｌ，３２ｃ上に第１チップ側電極３４ｌ，３４ｃを積み重ねることにより、ボンディングワイヤ３２ｌ，３２ｃが他の部品に接触しない。このため、ボンディングワイヤ３２ｌ，３２ｃが他の部品に接触することによるショート等の問題を低減でき、信頼度の高い半導体装置が提供できる。

なお、ボンディングワイヤ３２ｌ，３２ｃ上に積み重ねる第１チップ側突起電極３４ｌ，３４ｃの数は、図１０に示す構成に限られない。例えば、ボンディングワイヤ３２ｌ，３２ｃのループの高さが高く配置される場合は、ループの高さに応じて第１チップ側突起電極３４ｌ，３４ｃを複数配置すればよい。また、第１チップ電極３３ｃ，３３ｌのサイズが大きい場合には、第１チップ電極３３ｃ，３３ｌ上に複数個の突起電極を形成することもできる。他は、図１に示す半導体装置の構成と実質的に同様である。

次に、図１１〜図１３を用いて、第２の実施の形態に係る半導体装置の組立方法を説明する。

図１１に示すように、第１基板２上に接着剤層４を介して固定された第１半導体チップ３の素子面に配置された第１チップ電極３３ｃ，３３ｌに、ボンディングワイヤ３２ｃ，３２ｌの一端を配置し、他端を基板側下部電極２０ａ，２０ｄ上に接続する。図１２に示すように、第１チップ電極３３ｃ，３３ｌ上のボンディングワイヤ３２ｃ，３２ｌの上に、第１チップ側突起電極３４ｃ，３４ｌをそれぞれ配置する。

図１３に示すように、実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄ及びランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｊを有する実装基板１を用意する。保護膜１１から一部露出した実装側電極１０ａ，１０ｄの上には、それぞれ金属バンプ１４ｌ，１４ｃを配置する。そして、図１２に示す第１基板２を反転させて実装基板１上に配置し、位置合わせを行いながら第１チップ側突起電極３４ｌ，３４ｃを金属バンプ１４ｌ，１４ｃを介して実装側電極１０ａ，１０ｄと接合させ、加圧する。その後、第１半導体チップ３の周囲に、エポキシ系、又はアクリル系の有機系の合成樹脂製の封止樹脂層５を配置し、ランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｌに外部電極端子１５ａ，１５ｂ，１５ｃ，・・・，１５ｌを接続すれば、図１０に示す半導体装置が完成する。

第２の実施の形態に係る組立方法に示すように、第１半導体チップ３から第１基板２側にワイヤボンディングする方法（順ボンディング）では、第１の実施の形態において説明した組立方法（逆ボンディング）に比べて、ボンディングワイヤ３２ｌ，３２ｃのループの高さが高く形成されやすい。このように、ボンディングワイヤ３２ｌ，３２ｃのループの高さが高く形成された場合には、高さに応じた数の第１チップ側突起電極３４ｌ，３４ｃをボンディングワイヤ３２ｌ，３２ｃもしくは第１チップ電極３３ｃ，３３ｌ上に適宜配置することにより、ボンディングワイヤ３２ｌ，３２ｃが他の部品に接触することによるショート等の問題を低減でき、信頼度の高い半導体装置が提供できる。

（第３の実施の形態）
第３の実施の形態に係る半導体装置は、図１４に示すように、第１半導体チップ３と実装基板１との間に第２半導体チップ７ａが更に配置されている。第２半導体チップ７ａの裏面は、接着剤層６により第１半導体チップ３の素子面に固定されている。第２半導体チップ７ａの素子面には、第２チップ電極３６ｌ，３６ｃが配置されている。第２チップ電極３６ｌ，３６ｃには、第２チップ側突起電極３７ｌ，３７ｃがそれぞれ配置されている。第２チップ側突起電極３７ｌ，３７ｃは、金属バンプ１４ｌ，１４ｃを介して実装側電極１０ｂ，１０ｃに接続されている。他は、第１の実施の形態に示す半導体装置と実質的に同様である。

第３の実施の形態に係る半導体装置によれば、実装基板１と第１基板２との間に第２半導体チップ７ａを更に配置することにより、高密度化が可能な半導体装置を提供できる。

次に、図１５〜図１８を用いて、第３の実施の形態に係る半導体装置の組立方法を説明する。

（ａ）図１５に示すように、第１基板２の上に接着剤層４を形成し、接着剤層４上に第１半導体チップ３の裏面を固定する。保護膜２１から一部露出した基板側下部電極２０ａ，２０ｄ上にボンディングワイヤ３２ｃ，３２ｌの一端を配置し、他端を第１半導体チップ３の素子面の一部に形成された第１チップ電極３３ｃ，３３ｌ上に、熱圧着法又は超音波ボンディング法等により接続する。引き続き、第１半導体チップ３の素子面の他の領域に接着剤層６を配置し、接着剤層６上に第２半導体チップ７ａの裏面を固定する。

（ｂ）図１６に示すように、第１チップ電極３３ｃ，３３ｌにボンディングワイヤ３５ｃ，３５ｌの一端を配置し、他端を第２半導体チップ７ａの素子面の一部に形成された第２チップ電極３６ｃ，３６ｌ上に、熱圧着方又は超音波ボンディング法等により接続する。その後、第２チップ電極３６ｃ，３６ｌ上に、金製等からなる第２チップ側突起電極３７ｃ，３７ｌを形成する。

（ｃ）図１７に示すように、実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄを有する実装基板１を用意する。保護膜１１から一部露出した実装側電極１０ａ，１０ｄの上には、それぞれ金属バンプ１４ｌ，１４ｃを配置する。そして、図１６に示す第１基板２を上下反転させて実装基板１上に配置し、位置合わせを行いながら第２チップ側突起電極３７ｌ，３７ｃを金属バンプ１４ｌ，１４ｃを介して実装側電極１０ａ，１０ｄと接合させ、加圧する。その後、第１半導体チップ３及び第２半導体チップ７ａの周囲を、エポキシ系、又はアクリル系の有機系の合成樹脂製の封止樹脂層５で封止し、図１４に示すように、実装基板１のランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｌに外部電極端子１５ａ，１５ｂ，１５ｃ，・・・，１５ｌを接続すれば、第３の実施の形態に係る半導体装置が完成する。

第３の実施の形態に係る半導体装置の組立方法によれば、実装基板１と第１基板２との間に第１半導体チップ３及び第２半導体チップ７ａを配置した場合においても、第２チップ側突起電極３７ｌ，３７ｃと実装側電極１０ａ，１０ｄとを接続することにより、第１基板２の第２主面にある基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・，２２ｊと第２半導体チップ７ａと実装側電極１０ａ，１０ｄの電気的接続を一度に行える。このため、高密度で信頼度の高い半導体装置が提供できる。

（第４の実施の形態）
第４の実施の形態に係る半導体装置は、図１８に示すように、第２半導体チップ７ｂとの間にシリコン製等のスペーサ８が配置される。第１半導体チップ３の第１チップ電極３３ｌ、３３ｃは、ボンディングワイヤ３２ｌ，３２ｃにより、第１基板２上の基板側下部電極２０ａ，２０ｄに接続されている。第２半導体チップ７ｂの第２チップ電極３６ｌ，３６ｃは、ボンディングワイヤ３５ｌ，３５ｃにより基板側下部電極２０ａ，２０ｄにそれぞれ隣接して配置された基板側下部電極２０ｘ，２０ｙに接続されている。他は、第３の実施の形態に示す半導体装置と実質的に同様である。

第４の実施の形態に係る半導体装置によれば、第１半導体チップ３と第２半導体チップ７ｂとの間にスペーサ８が配置されるため、同一サイズの第１半導体チップ３及び第２半導体チップ７ｂを積層した場合においても、第１チップ３３ｌ，３３ｃと基板側下部電極２０ａ，２０ｄとをワイヤボンディングするための領域を確保できる。このため、信頼性が高く、高密度化が可能な半導体装置が提供できる。

次に、図１９〜図２２を用いて、第４の実施の形態に係る半導体装置の組立方法を説明する。

（ａ）図１９に示すように、第１基板２の上に接着剤層４を配置し、接着剤層４上に第１半導体チップ３の裏面を固定する。第１半導体チップ３の素子面の一部には、第１チップ電極３３ｃ，３３ｌが形成されている。保護膜２１から一部露出した基板側下部電極２０ａ，２０ｄ上には、ボンディングワイヤ３２ｃ，３２ｌの一端を配置し、他端を第１チップ電極３３ｃ、３３ｌ上に熱圧着法又は超音波ボンディング法等により接続する。第１半導体チップ３の素子面の他の一部には、シリコン製等のスペーサ８を配置する。

（ｂ）図２０に示すように、スペーサ８上に第２半導体チップ７ｂの裏面を配置する。第２半導体チップ７ｂの素子面には、第２チップ電極３６ｃ，３６ｌが形成されている。引き続き、図２１に示すように、保護膜２１から露出した基板側下部電極２０ｘ，２０ｙ上にボンディングワイヤ３５ｃ，３５ｌの一端を配置し、他端を第２チップ電極３６ｃ、３６ｌ上に熱圧着法又は超音波ボンディング法等により接続する。第２チップ電極３６ｃ，３６ｌ上には、金製等からなる第２チップ側突起電極３７ｃ，３７ｌを配置する。

（ｃ）図２２に示すように、実装側電極１０ａ，１０ｂ，１０ｃ，１０ｄ及びランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｊを有する実装基板１を用意する。保護膜１１から一部露出した実装側電極１０ａ，１０ｄの上には、それぞれ金属バンプ１４ｌ，１４ｃを配置する。そして、図２１に示す第１基板２を上下反転させて実装基板１上に配置し、位置合わせを行いながら第２チップ側突起電極３７ｌ，３７ｃを金属バンプ１４ｌ，１４ｃを介して実装側電極１０ａ，１０ｄと接合させ、加圧する。

（ｄ）その後、第１半導体チップ３、第２半導体チップ７ｂ及びスペーサ８の周囲には、エポキシ系、又はアクリル系の有機系の合成樹脂製の封止樹脂層５を配置し、実装基板１のランド１２ａ，１２ｂ，１２ｃ，・・・，１２ｌに外部電極端子１５ａ，１５ｂ，１５ｃ，・・・，１５ｌを接続すれば、図１８に示す半導体装置が完成する。

第４の実施の形態に係る半導体装置の組立方法によれば、第１半導体チップ３と第２半導体チップ７ｂとの間にスペーサ８を配置することで、第１チップ電極３３ｌ，３３ｃと基板側下部電極２０ａ，２０ｄとをワイヤボンディングするための領域を確保できる。この結果、実装基板１と第１基板２との間に同一サイズの第１半導体チップ３及び第２半導体チップ７ｂを積層することができる。

（その他の実施の形態）
上記のように、本発明は第１〜第４の実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。

第１〜第４の実施の形態においては、外部電極端子１５ａ，１５ｂ，１５ｃ，・・・１５ｊをランド１２ａ，１２ｂ，１２ｃ，・・・１２ｊに接続する例を示したが、例えば図１に示す半導体装置を上下反転させて、基板側上部電極２２ａ，２２ｂ，２２ｃ，・・・２２ｊ側に外部電極端子１５ａ，１５ｂ，１５ｃ，・・・１５ｊを接続することもできる。この場合は、ランド１２ａ，１２ｂ，１２ｃ，・・・１２ｊ上に搭載する半導体モジュールの特性に合わせて導通を取る必要がある場所にのみ局所的に第１チップ側突起電極３４ａ，３４ｂ，３４ｃ，・・・，３４ｒを配置し、ボンディングワイヤ３２ａ，３２ｂ，３２ｃ，・・・，３２ｒを介して基板側下部電極２０ａ，２０ｂ，２０ｃ，・・・，２０ｒに接続すればよい。

このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。

本発明の第１の実施の形態に係る半導体装置の断面図の一例を示す。 本発明の第１の実施の形態に係る半導体装置の第１半導体チップの素子面側からみた平面図の一例である。 本発明の第１の実施の形態に係る半導体装置にエリア端子型の半導体モジュールを搭載した例を示す断面図である。 本発明の第１の実施の形態に係る半導体装置に周辺端子型の半導体モジュールを搭載した例を示す断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第１の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の断面図の一例を示す。 本発明の第２の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第２の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第３の実施の形態に係る半導体装置の断面図の一例を示す。 本発明の第３の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第３の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第３の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第４の実施の形態に係る半導体装置の断面図の一例を示す。 本発明の第４の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第４の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第４の実施の形態に係る半導体装置の組立方法を示す工程断面図である。 本発明の第４の実施の形態に係る半導体装置の組立方法を示す工程断面図である。

符号の説明

１…実装基板
２…第１基板
３…第１半導体チップ
５…封止樹脂層
１０ａ，１０ｂ，１０ｃ，１０ｄ…実装側電極
２０ａ，２０ｂ，２０ｃ，２０ｄ，・・・２０ｒ…基板側下部電極
２２ａ，２２ｂ，２２ｃ，・・・２２ｊ…基板側上部電極
３２ａ，３２ｂ，３２ｃ，・・・３２ｒ…ボンディングワイヤ
３４ａ，３４ｂ，３４ｃ，・・・３４ｒ…第１チップ側突起電極
３５ａ，３５ｂ，３５ｃ，・・・３５ｒ…ボンディングワイヤ
３７ｃ，３７ｌ…第２チップ側突起電極
５０，６０…半導体モジュール

Claims (5)

1. 実装基板と、
   前記実装基板上の実装側電極と、
   前記実装側電極に接続されたチップ側突起電極と、
   前記チップ側突起電極が素子面に接続された半導体チップと、
   前記半導体チップの裏面を固定し、前記実装基板に対向する第１主面を有する第１基板と、
   前記第１主面上に配置された基板側下部電極と、
   前記基板側下部電極と前記チップ側突起電極とを接続するボンディングワイヤと、
   前記半導体チップの周囲の封止樹脂
   とを備えることを特徴とする半導体装置。
2. 前記第１基板の前記第１主面に対向する第２主面に、前記基板側下部電極に電気的に接続された基板側上部電極を更に有することを特徴とする請求項１に記載の半導体装置。
3. 前記チップ側突起電極は、前記素子面に接続された前記ボンディングワイヤの端部に積み重ねられていることを特徴とする請求項１又は２に記載の半導体装置。
4. 第１基板の第１主面に半導体チップの裏面を固定するステップと、
   前記第１主面に基板側下部電極を配置するステップと、
   前記基板側下部電極と前記半導体チップの素子面をボンディングワイヤにより接続し、前記素子面にチップ側突起電極を接続するステップと、
   前記第１主面を実装基板に対向させ、前記実装基板の実装側電極と前記チップ側突起電極とを接続するステップと、
   前記半導体チップの周囲を封止樹脂で封止するステップ
   とを含むことを特徴とする半導体装置の組立方法。
5. 前記半導体チップを固定するステップは、積層した複数の前記半導体チップを固定することを特徴とする請求項４に記載の半導体装置の組立方法。
   

Images