JP2006178430A5 - - Google Patents

Claims (10)

1. マトリクス状に配置された複数の画素と、
   サンプリングパルスを出力するシフトレジスタと、
   同じ行に配置された複数の画素の各々に出力する映像信号を保持するラインバッファ回路と、
   前記ラインバッファ回路に保持された前記映像信号を検査する検査回路と、
   タイミングコントローラと、を有し、
   前記検査回路は、前記ラインバッファ回路に保持された前記映像信号が特定の映像信号であることを検出すると、前記タイミングコントローラに制御信号を出力し、
   前記検査回路から前記タイミングコントローラに前記制御信号が出力されると、前記同じ行に配置された前記複数の画素に対応する前記サンプリングパルスの出力が停止されることを特徴とする表示装置。
2. マトリクス状に配置された複数の画素と、
   サンプリングパルスを出力するシフトレジスタと、
   同じ行に配置された複数の画素の各々に出力する映像信号を保持するラインバッファ回路と、
   前記ラインバッファ回路に保持された前記映像信号を検査する検査回路と、
   前記シフトレジスタに第１の制御信号を出力するタイミングコントローラと、を有し、
   前記検査回路は、前記ラインバッファ回路に保持された前記映像信号が特定の映像信号であることを検出すると、前記タイミングコントローラに第２の制御信号を出力し、
   前記検査回路から前記タイミングコントローラに前記第２の制御信号が出力されると、前記同じ行に配置された前記複数の画素に対応する前記サンプリングパルスの出力が停止されることを特徴とする表示装置。
3. マトリクス状に配置された複数の画素と、
   サンプリングパルスを出力するシフトレジスタと、
   同じ行に配置された複数の画素の各々に出力する映像信号を保持する第１のラインバッファ回路と、
   前記第１のラインバッファ回路に保持された前記映像信号を保持し、かつ前記第１のラインバッファ回路に保持された前記映像信号を前記表示部に出力する第２のラインバッファ回路と、
   前記第１のラインバッファ回路に保持された前記映像信号を検査する検査回路と、
   前記シフトレジスタに第１の制御信号を出力するタイミングコントローラと、を有し、
   前記検査回路は、前記第１のラインバッファ回路に保持された前記映像信号が特定の映像信号であることを検出すると、前記タイミングコントローラに第２の制御信号を出力し、かつ、前記第２のラインバッファ回路に第３の制御信号を出力し、
   前記検査回路から前記タイミングコントローラに前記第２の制御信号が出力されると、前記同じ行に配置された前記複数の画素に対応する前記サンプリングパルスの出力が停止され、
   前記検査回路から前記第２のラインバッファ回路に前記第３の制御信号が出力されると、前記第１のラインバッファ回路から、前記第２のラインバッファ回路への前記映像信号の転送が停止されることを特徴とする表示装置。
4. 請求項１乃至請求項３のいずれか一項において、
   複数行のゲート信号線と、第１のゲートドライバと、第２のゲートドライバとを有し、
   前記第１のゲートドライバのｎ段目（ｎは自然数）の出力と、前記第２のゲートドライバのｎ段目の出力はｎ行目のゲート信号線を制御し、前記第１のゲートドライバ及び前記第２のゲートドライバの各段の出力端は、信号の出力を許可するか許可しないかを決定する選択回路を有することを特徴とする表示装置。
5. 請求項４において、
   前記選択回路は、トライステートバッファであることを特徴とする表示装置。
6. 請求項１乃至請求項５のいずれか一項において、
   前記特定の映像信号は、前記画素が黒を表示する映像信号であることを特徴とする表示装置。
7. 請求項１乃至請求項５のいずれか一項において、
   前記特定の映像信号は、前記画素が白を表示する映像信号であることを特徴とする表示装置。
8. 請求項１乃至請求項７のいずれか一項において、
   前記複数の画素の各々は、発光素子を有することを特徴とする表示装置。
9. 請求項１乃至請求項７のいずれか一項において、
   前記複数の画素の各々は、複数のトランジスタを有することを特徴とする表示装置。
10. 請求項１乃至請求項９のいずれか一項に記載の前記表示装置を用いた電子機器。