JP2004341498A - デジタルデータドライバ（ｄｉｇｉｔａｌｄａｔａｄｒｉｖｅｒ）とそれを用いた液晶ディスプレイ - Google Patents

Abstract

【課題】 液晶ディスプレイ(ＬＣＤ)の解像度が増加する場合における横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決するためのデジタルデータドライバとＬＣＤを提供する。
【解決手段】
本発明のデジタル型データドライバは、複数のデータラインを含み、それぞれ、第一期間で第一データラインと第二期間で第二データラインを伝送する。第一シフトレジスタは、第一期間で第一イネーブル信号を出力し、第二シフトレジスタは、第二期間で第二イネーブル信号を出力する。トランスミッションコントローラーは、それぞれデータラインに接続され、第一及び第二イネーブル信号と、二つの外部信号である第三及び第四イネーブル信号に従って、二つの異なるＤＡＣに、第一データと第二データを出力する。本発明のデジタルデータドライバは、ラッチとＤＡＣとを分けるものである。
【選択図】図３

Description

本発明は、データドライバに関するものであって、特に、デジタルデータドライバとそれを用いた液晶ディスプレイに関するものである。

公知のアクティブマトリクス液晶ディスプレイ（Active Matrix Liquid Crystal Display 、ＡＭＬＣＤ）のデジタルドライバは、ライン時間で、ストレージレジスタ（storage register）（デジタルラッチ）をラインバッファ（line buffer）として、デジタルビデオ信号を保存し、一回１ライン（line−at−a−time）モード下で、デジタル−アナログコンバータ（Digital to Analog Converter、以下ＤＡＣと略す）を駆動する。

図１と図２は、一回１ラインモードで操作する、公知の６ビットデジタルデータドライバの構造を示す図である。この種の構造によると、各水平スキャン期間中、デジタルビデオデータ信号Ｒ[５]〜Ｂ[０]は、シフトレジスタＳＲｎからのイネーブル信号により、対応する第一レベルラッチ（Latch１１）にロードされる。その後、信号ＬＢにより、第一レベルラッチ（Latch１１）に保存された全デジタルビデオデータ信号Ｒ[５]〜Ｂ[０]は、第二レベルラッチ（Latch１２）に書き込まれ、同時に、ＤＡＣｓ（ＤＡＣ−Ｒｎ、ＤＡＣ−Ｇｎ、ＤＡＣ−Ｂｎ）に入力される。次のシフトレジスタＳＲn+1からのイネーブル信号によると、データライン上に出現するデジタルビデオデータ信号Ｒ[５]〜Ｂ[０]は、対応する第一レベルラッチ（Latch２１）にロードされる。次に、信号ＬＢにより、第一レベルラッチ（Latch２１）に保存された全ビデオ信号Ｒ[５]〜Ｂ[０]は、第二レベルラッチ（Latch２２）に書き込まれ、同時にＤＡＣs（ＤＡＣ−Ｒn+1、ＤＡＣ−Ｇn+1、ＤＡＣ−Ｂn+1）に入力される。

ＡＭＬＣＤの解像度が増加すると、データのビット数も増加し、よって、デジタルデータドライバの数は、大きい配置領域を占有する。公知の配列方式において、デジタルデータドライバの横方向のレイアウトは制限を受けるので、ＡＭＬＣＤの解像度が増加する場合、ラッチとＤＣＳの数が増加することにより、ワイヤールーティングのレイアウト困難度が高くなる。

本発明は、ＬＣＤの解像度が増加する場合における、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決することを目的とする。

上述の目的を達成するため、本発明は、ＬＣＤ解像度が増加する場合における、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決するデジタルデータドライバとＬＣＤを提供する。本発明のデジタル型データドライバは、第一期間で第一データを、第二期間で第二データをそれぞれ伝送する複数のデータラインと、前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、複数の前記データラインにそれぞれ接続され、第一から第四ラッチと第一インバータとを有する複数のトランスミッションコントローラーとからなり、各トランスミッションコントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データとを、前記第二ラッチと前記第一ラッチとにそれぞれ保存し、各トランスミッションコントローラーは、外部回路からの第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに、第一ＤＡＣに出力し、各トランスミッションコントローラーは、外部回路からの第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二ＤＡＣに出力することを特徴とするものとした。

前記トランスミッションコントローラーは、平行に接続され、且つ、前記データラインの一端に接続された第一端と、前記第一ラッチの入力端に接続された第二端とを備える第一及び第二スイッチング装置と、平行に接続され、且つ、前記第一ラッチの出力端に接続された第一端と、前記第二ラッチの入力端に接続された第二端とを備える第三及び第四スイッチング装置と、平行に接続され、且つ、前記第二ラッチの出力端に接続された第一端と、前記第三ラッチの入力端に接続された第二端とを備える第五及び第六スイッチング装置と、前記第三ラッチの出力端に接続された第一端と、前記第四ラッチの入力端に接続された第二端とを備え、前記第一インバータは、前記第三ラッチの前記出力端に接続された入力端を備える第七スイッチング装置と、からなるものとすることが好ましい。

また、前記第一及び第三スイッチング装置は、前記第一イネーブル信号に基づいてオンになり、第二ラッチに前記第一データを保存し、前記第二スイッチング装置は、前記第二イネーブル信号に基づいてオンになり、前記第一スイッチング装置に前記第二データを保存し、前記第五及び第七スイッチング装置は、前記第三イネーブル信号に基づいてオンになり、前記第一データを前記第一ＤＡＣに出力し、前記第四及び第六スイッチング装置は、前記第四イネーブル信号に基づいてオンになり、前記第一インバータより前記第二データを前記第二ＤＡＣに出力するようにすることが好ましい。

そして、前記第一から第七スイッチング装置は伝送ゲート、或いはスイッチングトランジスタであることが望ましい。

さらに、前記第三イネーブル信号と前記第四イネーブル信号は、ブランク期間中の第三期間と第四期間で生成され、前記第三イネーブル信号は、前記第五スイッチング装置と前記第七スイッチング装置とを制御し、前記第四イネーブル信号は、前記第四スイッチング装置と前記第六スイッチング装置とを制御することが好ましい。

本発明は、ＬＣＤ解像度が増加する場合における、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決する上記デジタルデータドライバを取り入れたＬＣＤを提供する。本発明の液晶ディスプレイは、マトリクスで配列された複数の画素と、前記マトリクスで配列されたうちの一列の画素を、順に、オンにするスキャンドライバと、対応する前記画素にデータを出力するデジタルデータドライバと、からなり、第一期間で第一データを、第二期間でデータをそれぞれ伝送する複数のデータラインと、前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、それぞれ、複数の前記データラインに接続され、第一から第四ラッチと第一インバータとを有する複数のトランスミッションコントローラーと、を備えるものであって、各トランスミッションコントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データを、前記第二ラッチと前記第一ラッチにそれぞれ保存し、各トランスミッションコントローラーは、外部回路からの前記第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに第一ＤＡＣに出力し、各トランスミッションコントローラーは、外部回路からの前記第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二ＤＡＣに出力することを特徴とするものである。

本発明に係る液晶ディスプレイのトランスミッションコントローラー、スイッチング装置、イネーブル信号については、上記本発明のデジタル型データドライバと同様な構成することが望ましい。

さらに、本発明に係る液晶ディスプレイの前記第一ＤＡＣと前記第二ＤＡＣは、前記第一データと前記第二データを第一アナログデータと第二アナログデータに転換し、前記第一データと前記第二データを受信した後、対応する画素にそれぞれ出力するようにすることが好ましい。

本発明によれば、ＬＣＤの解像度が増加する場合であっても、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決することができる。

以下、本発明を実施するための最良の形態について、図面を参照しながら詳説する。図３は、本発明のデジタルデータドライバ２０３を備える液晶ディスプレイ２００を示す図である。図３で示されるように、液晶ディスプレイ２００は、複数の画素からなる少なくとも一つのアクティブマトリクス領域２０１、スキャンドライバ２０２、及びデジタルデータドライバ２０３、を備える。スキャンドライバ２０２は、アクティブマトリクス領域２０１の一列の画素を、順にオンにする。デジタルデータドライバ２０３は、データ信号を対応する画素に出力する。図３に示す第三イネーブル信号Ｅｎ3及び第四イネーブル信号Ｅｎ4は、図１及び図２で示したイネーブル信号ＬＢと類似する。イネーブル信号Ｅｎ3及びＥｎ4、ＬＢは、例えば、ディスプレイシステム（図示せず）のタインミングコントローラ２０４にて発生する。タインミングコントローラ２０４は、シフトレジスタのスタート信号や、スキャンドライバ２０２、デジタルドライバ２０３、イネーブル信号Ｅｎ3、Ｅｎ4、及びその他の各制御信号等の全タイミングコントロール信号を発生する。一般的に、このタイミングコントローラは、外部ＩＣ装置となったり、液晶ディスプレイパネルに内蔵させたりすることができるものである。

図４で示されるように、デジタルデータドライバ２０３は、複数のデータラインＤＬ1〜ＤＬn、複数のシフトレジスタ（ＳＲ1及びＳＲ2）、及び、複数の伝送コントローラＴＣＣ1〜ＴＣＣｎを含む。

複数のシフトレジスタは、順に、イネーブル信号を出力する。この場合、第一シフトレジスタＳＲ1は、第一期間で、第一イネーブル信号Ｅn1を出力し、第二シフトレジスタＳＲ2は、次の期間（第二期間）で、第二イネーブル信号Ｅn2を出力する。第一及び第二期間は、同一のライン期間にある。各データラインＤＬ1〜ＤＬnは、第一期間で、第一データを伝送し、第二期間で第二データを伝送する。各伝送コントローラＴＣＣ1〜ＴＣＣｎは対応するデータラインに接続される。

各伝送コントローラＴＣＣ1〜ＴＣＣｎの第一及び第二スイッチング装置Ｔ1及びＴ2は並行に接続され、それぞれは、データラインＤＬ1〜ＤＬnの一つに接続された第一端と、第一ラッチＬ１の入力端に接続された第二端とを備える。第三及び第四スイッチング装置Ｔ3及びＴ4は平行に接続され、それぞれ、第一ラッチＬ１の出力端に接続された第一端と、第二ラッチＬ２の入力端に接続された第二端とを備える。第五及び第六スイッチング装置Ｔ5及びＴ６は平行に接続され、それぞれ、第二ラッチＬ２の出力端に接続された第一端と、第三ラッチＬ3の入力端に接続された第二端とを備える。第七スイッチング装置Ｔ7は、第三ラッチＬ3の出力端に接続された第一端と、第四ラッチＬ4の入力端に接続された第二端とを備え、第四ラッチＬ4の出力端は、第一ＤＡＣ１に接続される。第一インバータＩＮＶ１は、第三ラッチＬ3の出力端に接続された入力端と、第二ＤＡＣ2に接続された出力端を備える。

図５〜図８は、本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した図である。図９は、本発明による伝送コントローラの波形図である。図５〜図８、及び図９を参照にしながら、デジタルデータドライバの伝送コントローラのオペレーションを説明する。

第一シフトレジスタＳＲ1は、第Ｎディスプレイ期間の第一期間で、第一イネーブル信号Ｅn1を出力し、第一及び第三スイッチング装置Ｔ1及びＴ3は、その後オンになる。よって、データラインＤＬ0上の第一データＤ０[０]は、ラッチＬ１及びＬ２に保存される。

第二シフトレジスタＳＲ2は、第Ｎディスプレイ期間の次の期間（第二期間）で、第二イネーブル信号Ｅn2を出力し、第一ラッチＬ1は、その後、オンになる。よって、データラインＤＬ0上の第二データＤ０[１]は、ラッチＬ1に保存される。

一般に、第Ｎ期間と第Ｎ＋１期間の間に、ブランク期間（ブランク）がある。第五及び第七スイッチング装置Ｔ5及びＴ7は、ブランク期間の期間（Ｂ1）で、外部回路（タイミングコントローラ２０４）からの第三イネーブル信号Ｅn3に従ってオンになる。第二ラッチＬ2に保存された第一データは、その後、第三及び第四ラッチＬ3及びＬ4に保存され、第一ＤＡＣ1に出力される。

第四及び第六スイッチング装置Ｔ4及びＴ6は、ブランク期間の次の期間（Ｂ2）で、外部回路からの第四イネーブル信号Ｅn4に従って、オンになる。第一ラッチＬ1に保存された第二データは、その後、第二及び第三ラッチＬ2及びＬ3に保存され、第一インバータＩＮＶ1より、第二ＤＡＣ2に出力される。本発明において、伝送コントローラＴＣＣ1〜ＴＣＣｎのオペレーションは、各伝送コントローラＴＣＣ1と同様である故、ここに詳述しない。本発明において、デジタルデータドライバ２０３は、シフトレジスタＳＲ1〜ＳＲnからの出力信号に従って、デジタルデータを対応するＤＡＣ ＤＡＣ−Ｒ1〜ＤＡＣ−Ｒn、ＤＡＣ−Ｇ1〜ＤＡＣ−Ｇｎ、ＤＡＣ−Ｂ1〜ＤＡＣ−Ｂnに出力する。

これにより、図１及び図２で示されるような公知のデジタルデータは、図１０で示されるような本発明のデジタルデータドライバにより代替される。伝送コントローラＴＣＣ1〜ＴＣＣｎの回路は、図４で示されるものと同様である。本発明の機構により、データライン上のデジタルビデオデータ信号Ｒ[５]〜Ｂ[０]（第一データ）は、各水平スキャン期間の第一期間で、シフトレジスタＳＲnからのイネーブル信号により、対応する第二ラッチＬ2にロードされる。次に、データライン上のデジタルビデオデータ信号Ｒ１[５]〜Ｂ１[０]（第二データ）は、各水平スキャン期間の第二期間で、シフトレジスタＳＲn+1からのイネーブル信号により、対応する第一ラッチＬ1にロードされる。これにより、第二ラッチＬ2に保存される全ビデオ信号Ｒ[５]〜Ｂ[０]は、第四ラッチＬ4に書き込まれ、ブランク期間の期間（Ｂ1）で、外部回路からの第三イネーブル信号に従って、同時に、ＤＡＣ（ＤＡＣ−Ｒn、ＤＡＣ−Ｇn、ＤＡＣ−Ｂｎ）に入力される。次に、第一ラッチＬ１に保存される全ビデオ信号Ｒ１[５]〜Ｂ１[０]は、第三ラッチＬ3に書き込まれ、ブランク期間の次の期間（Ｂ2）で、外部回路からの第四イネーブル信号に従って、インバータより、同時に、ＤＡＣ（ＤＡＣ−Ｒn+1、ＤＡＣ−Ｇn+1、ＤＡＣ−Ｂn+1）に入力される。このように、ラッチとＤＡＣを分けることにより、本発明のデジタルデータドライバとＬＣＤは、ＬＣＤの解像度が増加するため、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決する。

本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明明の保護範囲は、特許請求の範囲で指定した内容を基準とする。

公知のデジタルデータドライバの機構を示した説明図である。 公知のデジタルデータドライバの機構を示した説明図である。 本発明によるＬＣＤを示した説明図である。 本発明によるデジタル型データドライバを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による伝送コントローラの波形図である。 本発明によるデジタルデータドライバの機構を示した説明図である。

符号の説明

ＳＲ シフトレジスタ
Latch ラッチ
ＴＧ1、ＴＧ2 伝送ゲート
２００ 液晶ディスプレイ
２０１ アクティブマトリクス領域
２０２ スキャンドライバ
２０３ デジタルデータドライバ
Ｔ1〜Ｔ7 スイッチング装置
ＩＮＶ インバータ
ＤＡＣ デジタル−アナログコンバータ
ＤＬ データライン
Ｅ イネーブル信号

Claims (13)

1. 第一期間で第一データを、第二期間で第二データをそれぞれ伝送する複数のデータラインと、
   前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、
   前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、
   複数の前記データラインにそれぞれ接続され、第一から第四ラッチと第一インバータとを有する複数のトランスミッションコントローラーと、からなるデジタルデータドライバであって、
   各トランスミッションコントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データとを、前記第二ラッチと前記第一ラッチとにそれぞれ保存し、
   各トランスミッションコントローラーは、外部回路からの第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに、第一デジタル−アナログコンバータ（Digital to Analog Converter、以下ＤＡＣと略す）に出力し、
   各トランスミッションコントローラーは、外部回路からの第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二ＤＡＣに出力することを特徴とするデジタルデータドライバ。
2. 前記トランスミッションコントローラーは、更に、
   平行に接続され、且つ、前記データラインの一端に接続された第一端と、前記第一ラッチの入力端に接続された第二端とを備える第一及び第二スイッチング装置と、
   平行に接続され、且つ、前記第一ラッチの出力端に接続された第一端と、前記第二ラッチの入力端に接続された第二端とを備える第三及び第四スイッチング装置と、
   平行に接続され、且つ、前記第二ラッチの出力端に接続された第一端と、前記第三ラッチの入力端に接続された第二端とを備える第五及び第六スイッチング装置と、
   前記第三ラッチの出力端に接続された第一端と、前記第四ラッチの入力端に接続された第二端とを備え、前記第一インバータは、前記第三ラッチの前記出力端に接続された入力端を備える第七スイッチング装置と、
   からなる請求項１に記載のデジタルデータドライバ。
3. 前記第一及び第三スイッチング装置は、前記第一イネーブル信号に基づいてオンになり、第二ラッチに前記第一データを保存し、
   前記第二スイッチング装置は、前記第二イネーブル信号に基づいてオンになり、前記第一スイッチング装置に前記第二データを保存し、
   前記第五及び第七スイッチング装置は、前記第三イネーブル信号に基づいてオンになり、前記第一データを前記第一ＤＡＣに出力し、
   前記第四及び第六スイッチング装置は、前記第四イネーブル信号に基づいてオンになり、前記第一インバータより前記第二データを前記第二ＤＡＣに出力する請求項２に記載のデジタルデータドライバ。
4. 前記第一から第七スイッチング装置は、伝送ゲートである請求項２に記載のデジタルデータドライバ。
5. 前記第一から第七スイッチング装置は、スイッチングトランジスタである請求項２に記載のデジタルデータドライバ。
6. 前記第三イネーブル信号と前記第四イネーブル信号は、ブランク期間中の第三期間と第四期間で生成され、
   前記第三イネーブル信号は、前記第五スイッチング装置と前記第七スイッチング装置とを制御し、
   前記第四イネーブル信号は、前記第四スイッチング装置と前記第六スイッチング装置とを制御する請求項２に記載のデジタルデータドライバ。
7. マトリクスで配列された複数の画素と、
   前記マトリクスで配列されたうちの一列の画素を、順に、オンにするスキャンドライバと、
   対応する前記画素にデータを出力するデジタルデータドライバと、からなり、
   第一期間で第一データを、第二期間でデータをそれぞれ伝送する複数のデータラインと、
   前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、
   前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、
   それぞれ、複数の前記データラインに接続され、第一から第四ラッチと第一インバータとを有する複数のトランスミッションコントローラーと、を備える液晶ディスプレイであって、
   各トランスミッションコントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データを、前記第二ラッチと前記第一ラッチにそれぞれ保存し、
   各トランスミッションコントローラーは、外部回路からの前記第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに第一ＤＡＣに出力し、
   各トランスミッションコントローラーは、外部回路からの前記第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二ＤＡＣに出力することを特徴とする液晶ディスプレイ。
8. 前記トランスミッションコントローラーは、更に、
   平行に接続され、且つ、前記データラインの一端に接続された第一端と、前記第一ラッチの入力端に接続された第二端とを備える第一、第二スイッチング装置と、
   平行に接続され、且つ、前記第一ラッチの出力端に接続された第一端と、前記第二ラッチの入力端に接続された第二端とを備える第三及び第四スイッチング装置と、
   平行に接続され、且つ、前記第二ラッチの出力端に接続された第一端と、前記第三ラッチの入力端に接続された第二端とを備える第五及び第六スイッチング装置と、
   前記第三ラッチの出力端に接続された第一端と、前記第四ラッチの入力端に接続された第二端とを備え、前記第一インバータは、前記第三ラッチの前記出力端に接続された入力端を備える第七スイッチング装置と、
   からなる請求項７に記載の液晶ディスプレイ。
9. 前記第一及び第三スイッチング装置は、前記第一イネーブル信号に基づいてオンになり、
   第二ラッチに前記第一データを保存し、前記第二スイッチング装置は、前記第二イネーブル信号に基づいてオンになり、
   前記第一スイッチング装置に前記第二データを保存し、
   前記第五及び第七スイッチング装置は、前記第三イネーブル信号に基づいてオンになり、前記第一データを前記第一ＤＡＣに出力し、
   前記第四及び第六スイッチング装置は、前記第四イネーブル信号に基づいてオンになり、前記第一インバータより、前記第二データを前記第二ＤＡＣに出力する請求項８に記載の液晶ディスプレイ。
10. 前記第一から第七スイッチング装置は、伝送ゲートである請求項８に記載の液晶ディスプレイ。
11. 前記第一から第七スイッチング装置は、スイッチングトランジスタである請求項８に記載の液晶ディスプレイ。
12. 前記第三イネーブル信号と前記第四イネーブル信号は、ブランク期間中の第三期間と第四期間で生成され、
    前記第三イネーブル信号は、前記第五スイッチング装置と前記第七スイッチング装置とを制御し、
    前記第四イネーブル信号は、前記第四スイッチング装置と前記第六スイッチング装置とを制御する請求項８に記載の液晶ディスプレイ。
13. 前記第一ＤＡＣと前記第二ＤＡＣは、前記第一データと前記第二データを第一アナログデータと第二アナログデータに転換し、前記第一データと前記第二データを受信した後、対応する画素にそれぞれ出力する請求項９に記載の液晶ディスプレイ。
    

Images