JP4159500B2 - 液晶ディスプレイ用のデジタルデータドライバ(digitaldatadriver) - Google Patents

液晶ディスプレイ用のデジタルデータドライバ(digitaldatadriver) Download PDF

Info

Publication number
JP4159500B2
JP4159500B2 JP2004106031A JP2004106031A JP4159500B2 JP 4159500 B2 JP4159500 B2 JP 4159500B2 JP 2004106031 A JP2004106031 A JP 2004106031A JP 2004106031 A JP2004106031 A JP 2004106031A JP 4159500 B2 JP4159500 B2 JP 4159500B2
Authority
JP
Japan
Prior art keywords
data
latch
enable signal
period
liquid crystal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2004106031A
Other languages
English (en)
Other versions
JP2004341498A (ja
Inventor
信宏 葉
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AU Optronics Corp
Original Assignee
AU Optronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AU Optronics Corp filed Critical AU Optronics Corp
Publication of JP2004341498A publication Critical patent/JP2004341498A/ja
Application granted granted Critical
Publication of JP4159500B2 publication Critical patent/JP4159500B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3685Details of drivers for data electrodes
    • G09G3/3688Details of drivers for data electrodes suitable for active matrices only
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611Control of matrices with row and column drivers
    • G09G3/3648Control of matrices with row and column drivers using an active matrix
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00Aspects of the constitution of display devices
    • G09G2300/08Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809Several active elements per pixel in active matrix panels
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00Command of the display device
    • G09G2310/02Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264Details of driving circuits
    • G09G2310/027Details of drivers for data electrodes, the drivers handling digital grey scale data, e.g. use of D/A converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Liquid Crystal (AREA)

Description

本発明は、データドライバに関するものであって、特に、デジタルデータドライバとそれを用いた液晶ディスプレイに関するものである。
公知のアクティブマトリクス液晶ディスプレイ(Active Matrix Liquid Crystal Display 、AMLCD)のデジタルドライバは、ライン時間で、ストレージレジスタ(storage register)(デジタルラッチ)をラインバッファ(line buffer)として、デジタルビデオ信号を保存し、一回1ライン(line−at−a−time)モード下で、デジタル−アナログコンバータ(Digital to Analog Converter、以下DACと略す)を駆動する。
図1と図2は、一回1ラインモードで操作する、公知の6ビットデジタルデータドライバの構造を示す図である。この種の構造によると、各水平スキャン期間中、デジタルビデオデータ信号R[5]〜B[0]は、シフトレジスタSRnからのイネーブル信号により、対応する第一レベルラッチ(Latch11)にロードされる。その後、信号LBにより、第一レベルラッチ(Latch11)に保存された全デジタルビデオデータ信号R[5]〜B[0]は、第二レベルラッチ(Latch12)に書き込まれ、同時に、DACs(DAC−Rn、DAC−Gn、DAC−Bn)に入力される。次のシフトレジスタSRn+1からのイネーブル信号によると、データライン上に出現するデジタルビデオデータ信号R[5]〜B[0]は、対応する第一レベルラッチ(Latch21)にロードされる。次に、信号LBにより、第一レベルラッチ(Latch21)に保存された全ビデオ信号R[5]〜B[0]は、第二レベルラッチ(Latch22)に書き込まれ、同時にDACs(DAC−Rn+1、DAC−Gn+1、DAC−Bn+1)に入力される。
AMLCDの解像度が増加すると、データのビット数も増加し、よって、デジタルデータドライバの数は、大きい配置領域を占有する。公知の配列方式において、デジタルデータドライバの横方向のレイアウトは制限を受けるので、AMLCDの解像度が増加する場合、ラッチとDCSの数が増加することにより、ワイヤールーティングのレイアウト困難度が高くなる。
本発明は、LCDの解像度が増加する場合における、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決することを目的とする。
上述の目的を達成するため、本発明は、LCD解像度が増加する場合における、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決するデジタルデータドライバとLCDを提供する。本発明のデジタル型データドライバは、第一期間で第一データを、第二期間で第二データをそれぞれ伝送する複数のデータラインと、前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、複数の前記データラインにそれぞれ接続され、第一から第四ラッチと第一インバータとを有する複数の伝送コントローラーとからなり、各伝送コントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データとを、前記第二ラッチと前記第一ラッチとにそれぞれ保存し、各伝送コントローラーは、外部回路からの第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに、第一DACに出力し、各伝送コントローラーは、外部回路からの第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二DACに出力することを特徴とするものとした。
前記伝送コントローラーは、平行に接続され、且つ、前記データラインの一端に接続された第一端と、前記第一ラッチの入力端に接続された第二端とを備える第一及び第二スイッチング装置と、平行に接続され、且つ、前記第一ラッチの出力端に接続された第一端と、前記第二ラッチの入力端に接続された第二端とを備える第三及び第四スイッチング装置と、平行に接続され、且つ、前記第二ラッチの出力端に接続された第一端と、前記第三ラッチの入力端に接続された第二端とを備える第五及び第六スイッチング装置と、前記第三ラッチの出力端に接続された第一端と、前記第四ラッチの入力端に接続された第二端とを備え、前記第一インバータは、前記第三ラッチの前記出力端に接続された入力端を備える第七スイッチング装置と、からなるものとすることが好ましい。
また、前記第一及び第三スイッチング装置は、前記第一イネーブル信号に基づいてオンになり、第二ラッチに前記第一データを保存し、前記第二スイッチング装置は、前記第二イネーブル信号に基づいてオンになり、前記第一スイッチング装置に前記第二データを保存し、前記第五及び第七スイッチング装置は、前記第三イネーブル信号に基づいてオンになり、前記第一データを前記第一DACに出力し、前記第四及び第六スイッチング装置は、前記第四イネーブル信号に基づいてオンになり、前記第一インバータより前記第二データを前記第二DACに出力するようにすることが好ましい。
そして、前記第一から第七スイッチング装置は伝送ゲート、或いはスイッチングトランジスタであることが望ましい。
さらに、前記第三イネーブル信号と前記第四イネーブル信号は、ブランク期間中の第三期間と第四期間で生成され、前記第三イネーブル信号は、前記第五スイッチング装置と前記第七スイッチング装置とを制御し、前記第四イネーブル信号は、前記第四スイッチング装置と前記第六スイッチング装置とを制御することが好ましい。
本発明は、LCD解像度が増加する場合における、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決する上記デジタルデータドライバを取り入れたLCDを提供する。本発明の液晶ディスプレイは、マトリクスで配列された複数の画素と、前記マトリクスで配列されたうちの一列の画素を、順に、オンにするスキャンドライバと、対応する前記画素にデータを出力するデジタルデータドライバと、からなり、第一期間で第一データを、第二期間でデータをそれぞれ伝送する複数のデータラインと、前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、それぞれ、複数の前記データラインに接続され、第一から第四ラッチと第一インバータとを有する複数の伝送コントローラーと、を備えるものであって、各伝送コントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データを、前記第二ラッチと前記第一ラッチにそれぞれ保存し、各伝送コントローラーは、外部回路からの前記第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに第一DACに出力し、各伝送コントローラーは、外部回路からの前記第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二DACに出力することを特徴とするものである。
本発明に係る液晶ディスプレイの伝送コントローラー、スイッチング装置、イネーブル信号については、上記本発明のデジタル型データドライバと同様な構成することが望ましい。
さらに、本発明に係る液晶ディスプレイの前記第一DACと前記第二DACは、前記第一データと前記第二データを第一アナログデータと第二アナログデータに転換し、前記第一データと前記第二データを受信した後、対応する画素にそれぞれ出力するようにすることが好ましい。
本発明によれば、LCDの解像度が増加する場合であっても、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決することができる。
以下、本発明を実施するための最良の形態について、図面を参照しながら詳説する。図3は、本発明のデジタルデータドライバ203を備える液晶ディスプレイ200を示す図である。図3で示されるように、液晶ディスプレイ200は、複数の画素からなる少なくとも一つのアクティブマトリクス領域201、スキャンドライバ202、及びデジタルデータドライバ203、を備える。スキャンドライバ202は、アクティブマトリクス領域201の一列の画素を、順にオンにする。デジタルデータドライバ203は、データ信号を対応する画素に出力する。図3に示す第三イネーブル信号En3及び第四イネーブル信号En4は、図1及び図2で示したイネーブル信号LBと類似する。イネーブル信号En3及びEn4、LBは、例えば、ディスプレイシステム(図示せず)のタインミングコントローラ204にて発生する。タインミングコントローラ204は、シフトレジスタのスタート信号や、スキャンドライバ202、デジタルドライバ203、イネーブル信号En3、En4、及びその他の各制御信号等の全タイミングコントロール信号を発生する。一般的に、このタイミングコントローラは、外部IC装置となったり、液晶ディスプレイパネルに内蔵させたりすることができるものである。
図4で示されるように、デジタルデータドライバ203は、複数のデータラインDL1〜DLn、複数のシフトレジスタ(SR1及びSR2)、及び、複数の伝送コントローラTCC1〜TCCnを含む。
複数のシフトレジスタは、順に、イネーブル信号を出力する。この場合、第一シフトレジスタSR1は、第一期間で、第一イネーブル信号En1を出力し、第二シフトレジスタSR2は、次の期間(第二期間)で、第二イネーブル信号En2を出力する。第一及び第二期間は、同一のライン期間にある。各データラインDL1〜DLnは、第一期間で、第一データを伝送し、第二期間で第二データを伝送する。各伝送コントローラTCC1〜TCCnは対応するデータラインに接続される。
各伝送コントローラTCC1〜TCCnの第一及び第二スイッチング装置T1及びT2は並行に接続され、それぞれは、データラインDL1〜DLnの一つに接続された第一端と、第一ラッチL1の入力端に接続された第二端とを備える。第三及び第四スイッチング装置T3及びT4は平行に接続され、それぞれ、第一ラッチL1の出力端に接続された第一端と、第二ラッチL2の入力端に接続された第二端とを備える。第五及び第六スイッチング装置T5及びT6は平行に接続され、それぞれ、第二ラッチL2の出力端に接続された第一端と、第三ラッチL3の入力端に接続された第二端とを備える。第七スイッチング装置T7は、第三ラッチL3の出力端に接続された第一端と、第四ラッチL4の入力端に接続された第二端とを備え、第四ラッチL4の出力端は、第一DAC1に接続される。第一インバータINV1は、第三ラッチL3の出力端に接続された入力端と、第二DAC2に接続された出力端を備える。
図5〜図8は、本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した図である。図9は、本発明による伝送コントローラの波形図である。図5〜図8、及び図9を参照にしながら、デジタルデータドライバの伝送コントローラのオペレーションを説明する。
第一シフトレジスタSR1は、第Nディスプレイ期間の第一期間で、第一イネーブル信号En1を出力し、第一及び第三スイッチング装置T1及びT3は、その後オンになる。よって、データラインDL0上の第一データD0[0]は、ラッチL1及びL2に保存される。
第二シフトレジスタSR2は、第Nディスプレイ期間の次の期間(第二期間)で、第二イネーブル信号En2を出力し、第一ラッチL1は、その後、オンになる。よって、データラインDL0上の第二データD0[1]は、ラッチL1に保存される。
一般に、第N期間と第N+1期間の間に、ブランク期間(ブランク)がある。第五及び第七スイッチング装置T5及びT7は、ブランク期間の期間(B1)で、外部回路(タイミングコントローラ204)からの第三イネーブル信号En3に従ってオンになる。第二ラッチL2に保存された第一データは、その後、第三及び第四ラッチL3及びL4に保存され、第一DAC1に出力される。
第四及び第六スイッチング装置T4及びT6は、ブランク期間の次の期間(B2)で、外部回路からの第四イネーブル信号En4に従って、オンになる。第一ラッチL1に保存された第二データは、その後、第二及び第三ラッチL2及びL3に保存され、第一インバータINV1より、第二DAC2に出力される。本発明において、伝送コントローラTCC1〜TCCnのオペレーションは、各伝送コントローラTCC1と同様である故、ここに詳述しない。本発明において、デジタルデータドライバ203は、シフトレジスタSR1〜SRnからの出力信号に従って、デジタルデータを対応するDAC DAC−R1〜DAC−Rn、DAC−G1〜DAC−Gn、DAC−B1〜DAC−Bnに出力する。
これにより、図1及び図2で示されるような公知のデジタルデータは、図10で示されるような本発明のデジタルデータドライバにより代替される。伝送コントローラTCC1〜TCCnの回路は、図4で示されるものと同様である。本発明の機構により、データライン上のデジタルビデオデータ信号R[5]〜B[0](第一データ)は、各水平スキャン期間の第一期間で、シフトレジスタSRnからのイネーブル信号により、対応する第二ラッチL2にロードされる。次に、データライン上のデジタルビデオデータ信号R1[5]〜B1[0](第二データ)は、各水平スキャン期間の第二期間で、シフトレジスタSRn+1からのイネーブル信号により、対応する第一ラッチL1にロードされる。これにより、第二ラッチL2に保存される全ビデオ信号R[5]〜B[0]は、第四ラッチL4に書き込まれ、ブランク期間の期間(B1)で、外部回路からの第三イネーブル信号に従って、同時に、DAC(DAC−Rn、DAC−Gn、DAC−Bn)に入力される。次に、第一ラッチL1に保存される全ビデオ信号R1[5]〜B1[0]は、第三ラッチL3に書き込まれ、ブランク期間の次の期間(B2)で、外部回路からの第四イネーブル信号に従って、インバータより、同時に、DAC(DAC−Rn+1、DAC−Gn+1、DAC−Bn+1)に入力される。このように、ラッチとDACを分けることにより、本発明のデジタルデータドライバとLCDは、LCDの解像度が増加するため、横方向のレイアウト領域の増加により生じる、ワイヤールーティングのレイアウト困難度を解決する。
本発明では好ましい実施例を前述の通り開示したが、これらは決して本発明に限定するものではなく、当該技術を熟知する者なら誰でも、本発明の精神と領域を脱しない範囲内で各種の変動や潤色を加えることができ、従って本発明明の保護範囲は、特許請求の範囲で指定した内容を基準とする。
公知のデジタルデータドライバの機構を示した説明図である。 公知のデジタルデータドライバの機構を示した説明図である。 本発明によるLCDを示した説明図である。 本発明によるデジタル型データドライバを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による、デジタルデータドライバの伝送コントローラのオペレーションを示した説明図である。 本発明による伝送コントローラの波形図である。 本発明によるデジタルデータドライバの機構を示した説明図である。
符号の説明
SR シフトレジスタ
Latch ラッチ
TG1、TG2 伝送ゲート
200 液晶ディスプレイ
201 アクティブマトリクス領域
202 スキャンドライバ
203 デジタルデータドライバ
T1〜T7 スイッチング装置
INV インバータ
DAC デジタル−アナログコンバータ
DL データライン
E イネーブル信号

Claims (6)

  1. マトリクスで配列された複数の画素と、前記マトリクスで配列されたうちの一列の画素を、順に、オンにするスキャンドライバと有し、対応する前記画素にデータを出力するようになっている液晶ディスプレイを駆動させるものであり、
    第一期間でデジタルビデオデータ信号である第一データを、第二期間でデジタルビデオデータ信号である第二データを、それぞれ伝送する複数のデータラインと、
    前記第一期間で、第一イネーブル信号を出力する第一シフトレジスタと、
    前記第二期間で、第二イネーブル信号を出力する第二シフトレジスタと、
    それぞれ、複数の前記データラインに接続され、第一から第四ラッチと第一インバータとを有する複数の伝送コントローラーと、を備える液晶ディスプレイ用のデジタルデータドライバであって、
    前記伝送コントローラーは、平行に接続され、且つ、前記データラインの一端に接続された第一端と、前記第一ラッチの入力端に接続された第二端とを備える第一、第二スイッチング装置と、
    平行に接続され、且つ、前記第一ラッチの出力端に接続された第一端と、前記第二ラッチの入力端に接続された第二端とを備える第三及び第四スイッチング装置と、
    平行に接続され、且つ、前記第二ラッチの出力端に接続された第一端と、前記第三ラッチの入力端に接続された第二端とを備える第五及び第六スイッチング装置と、
    前記第三ラッチの出力端に接続された第一端と、前記第四ラッチの入力端に接続された第二端とを備える第七スイッチング装置と、からなり、
    前記第一インバータは、前記第三ラッチの前記出力端に接続された入力端を備え、
    各伝送コントローラーは、前記第一及び第二イネーブル信号に従って、前記第一データと前記第二データを、前記第二ラッチと前記第一ラッチにそれぞれ保存し、
    各伝送コントローラーは、外部回路からの前記第三イネーブル信号に従って、前記第二ラッチに保存された前記第一データを、前記第四ラッチに出力するとともに第一デジタル−アナログコンバータ(Digital to Analog Converter、以下DACと略す)に出力し、
    各伝送コントローラーは、外部回路からの前記第四イネーブル信号に従って、前記第一ラッチに保存された前記第二データを、前記第三ラッチに出力し、前記第一インバータにより、第二DACに出力することを特徴とする液晶ディスプレイ用のデジタルデータドライバ。
  2. 前記第一及び第三スイッチング装置は、前記第一イネーブル信号に基づいてオンになり、
    第二ラッチに前記第一データを保存し、前記第二スイッチング装置は、前記第二イネーブル信号に基づいてオンになり、
    前記第一スイッチング装置に前記第二データを保存し、
    前記第五及び第七スイッチング装置は、前記第三イネーブル信号に基づいてオンになり、前記第一データを前記第一DACに出力し、
    前記第四及び第六スイッチング装置は、前記第四イネーブル信号に基づいてオンになり、前記第一インバータより、前記第二データを前記第二DACに出力する請求項1に記載の液晶ディスプレイ用のデジタルデータドライバ
  3. 前記第一から第七スイッチング装置は、伝送ゲートである請求項1または請求項2に記載の液晶ディスプレイ。
  4. 前記第一から第七スイッチング装置は、スイッチングトランジスタである請求項1または請求項2に記載の液晶ディスプレイ用のデジタルデータドライバ
  5. 前記第三イネーブル信号と前記第四イネーブル信号は、ブランク期間中の第三期間と第四期間で生成され、
    前記第三イネーブル信号は、前記第五スイッチング装置と前記第七スイッチング装置とを制御し、
    前記第四イネーブル信号は、前記第四スイッチング装置と前記第六スイッチング装置とを制御する請求項1に記載の液晶ディスプレイ用のデジタルデータドライバ
  6. 前記第一DACと前記第二DACは、前記第一データと前記第二データを第一アナログデータと第二アナログデータに転換し、前記第一データと前記第二データを受信した後、対応する画素にそれぞれ出力する請求項1に記載の液晶ディスプレイ用のデジタルデータドライバ
JP2004106031A 2003-05-15 2004-03-31 液晶ディスプレイ用のデジタルデータドライバ(digitaldatadriver) Expired - Fee Related JP4159500B2 (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW092113173A TW591593B (en) 2003-05-15 2003-05-15 Digital data driver and LCD

Publications (2)

Publication Number Publication Date
JP2004341498A JP2004341498A (ja) 2004-12-02
JP4159500B2 true JP4159500B2 (ja) 2008-10-01

Family

ID=33415042

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004106031A Expired - Fee Related JP4159500B2 (ja) 2003-05-15 2004-03-31 液晶ディスプレイ用のデジタルデータドライバ(digitaldatadriver)

Country Status (3)

Country Link
US (1) US7176871B2 (ja)
JP (1) JP4159500B2 (ja)
TW (1) TW591593B (ja)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100606972B1 (ko) * 2004-06-28 2006-08-01 엘지.필립스 엘시디 주식회사 액정표시장치의 구동부
KR100595099B1 (ko) * 2004-11-08 2006-06-30 삼성에스디아이 주식회사 데이터 집적회로와 이를 이용한 발광 표시장치 및 그의구동방법
JP4492334B2 (ja) * 2004-12-10 2010-06-30 ソニー株式会社 表示装置および携帯端末
US7250888B2 (en) 2005-11-17 2007-07-31 Toppoly Optoelectronics Corp. Systems and methods for providing driving voltages to a display panel
JP2007193237A (ja) * 2006-01-20 2007-08-02 Sony Corp 表示装置および携帯端末
TWI319864B (en) * 2006-01-27 2010-01-21 Driving circuit and driving method of a liquid crystal display device
US8780093B2 (en) * 2009-03-25 2014-07-15 Himax Technologies Limited Method for transmitting image data through RSDS transmission interfaces
TW201123725A (en) * 2009-12-16 2011-07-01 Raydium Semiconductor Corp Data transmitting method and data transmitting structure
JP5457286B2 (ja) 2010-06-23 2014-04-02 シャープ株式会社 駆動回路、液晶表示装置、および電子情報機器
ITVI20120060A1 (it) 2012-03-19 2013-09-20 St Microelectronics Srl Sistema elettronico avente un' aumentata connessione tramite l'uso di canali di comunicazione orizzontali e verticali
FR3047378B1 (fr) * 2016-01-29 2018-05-18 STMicroelectronics (Alps) SAS Circuit de fourniture d'un signal video analogique
KR102513173B1 (ko) * 2017-11-15 2023-03-24 삼성전자주식회사 픽셀 그룹별 독립적 제어가 가능한 디스플레이 장치 및 방법
CN110660357B (zh) * 2019-10-11 2020-10-30 上海视涯技术有限公司 一种显示面板、驱动方法及显示装置
CN112908233B (zh) * 2019-11-19 2024-02-06 京东方科技集团股份有限公司 地址锁存器、显示装置及地址锁存方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08227283A (ja) * 1995-02-21 1996-09-03 Seiko Epson Corp 液晶表示装置、その駆動方法及び表示システム
JPH1185111A (ja) * 1997-09-10 1999-03-30 Sony Corp 液晶表示素子
JP2001051661A (ja) * 1999-08-16 2001-02-23 Semiconductor Energy Lab Co Ltd D/a変換回路および半導体装置
TW525138B (en) * 2000-02-18 2003-03-21 Semiconductor Energy Lab Image display device, method of driving thereof, and electronic equipment

Also Published As

Publication number Publication date
JP2004341498A (ja) 2004-12-02
US20040227717A1 (en) 2004-11-18
TW200425028A (en) 2004-11-16
US7176871B2 (en) 2007-02-13
TW591593B (en) 2004-06-11

Similar Documents

Publication Publication Date Title
JP4159500B2 (ja) 液晶ディスプレイ用のデジタルデータドライバ(digitaldatadriver)
JP3579368B2 (ja) 駆動回路および表示装置
JP3294114B2 (ja) データ信号出力回路および画像表示装置
US7180438B2 (en) Source driving device and timing control method thereof
JP5689589B2 (ja) データ駆動方法、これを行うためのデータ駆動回路、及びこのデータ駆動回路を含む表示装置
JP2005202408A (ja) ディスプレイ装置
US20020030648A1 (en) Liquid crystal display device
US7719509B2 (en) Driver for liquid crystal display
JP2007249106A (ja) 画像表示装置
JP2023041737A (ja) ゲートドライバ、データドライバ、およびこれを用いた表示装置
US6611247B1 (en) Data transfer system and method for multi-level signal of matrix display
KR20160057553A (ko) 표시장치
JP4884428B2 (ja) ドライバモノリシック型液晶パネルを有する液晶表示装置
JP2007171592A (ja) 表示駆動装置、表示信号転送装置、および表示装置
JP2004040809A (ja) 低電圧クロック信号を用いる連続パルス列発生器
US8094116B2 (en) Serial-parallel conversion circuit, display employing it, and its drive circuit
JP2000322019A (ja) 信号線駆動回路および画像表示装置
CN110969998B (zh) 源极驱动器及复合准位转换电路
JP4671187B2 (ja) アクティブマトリクス基板およびそれを用いた表示装置
JP2004341497A (ja) 液晶ディスプレイ装置
US20070139349A1 (en) Driving ic for a display device
CN100363971C (zh) 数字型数据驱动器及液晶显示器
JP2012212026A (ja) 液晶制御装置
JP4610440B2 (ja) 表示装置ならびにその駆動回路および駆動方法
KR100490059B1 (ko) 액정 표시 장치 및 그 구동 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070717

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070720

A601 Written request for extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A601

Effective date: 20071019

A602 Written permission of extension of time

Free format text: JAPANESE INTERMEDIATE CODE: A602

Effective date: 20071024

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20071102

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080303

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20080415

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20080709

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20080715

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 4159500

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110725

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120725

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130725

Year of fee payment: 5

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees