JP2006235067A5 - - Google Patents

Claims (9)

1. その各々が少なくとも１画素のｎ（ｎは２以上の整数）ビットの表示データを保持して出力する第１〜第ｍ（ｍは２以上の整数）の保持回路と、
   前記第１〜第ｍの保持回路から出力される複数画素の表示データを受け、通常動作モード時には前記複数画素の表示データを時分割に出力するマルチプレクサと、
   第１〜第ｎのＤ／Ａ変換用入力端子を備え、前記第１〜第ｎのＤ／Ａ変換用入力端子を介して入力されたｎビットのデータに基づいてＤ／Ａ変換し、その出力を階調電圧として出力するＤ／Ａ変換器と、
   を含み、
   前記第１〜第ｍの保持回路の各々は、前記ｎビットの表示データの各ビットのデータをラッチする第１〜第ｎのラッチ回路を含み、
   前記マルチプレクサは、第１〜第ｎのマルチプレクサ用出力端子を含み、
   前記表示データを検査するテストモード時には、
   前記第１〜第ｍの保持回路は、その各々が含む前記第ｎのラッチ回路の出力から第１〜第ｍのシリアル出力データとして、その各々が保持する前記ｎビットの表示データをシリアル出力し、
   前記マルチプレクサは、前記第１〜第ｍのシリアル出力データを時分割に前記第ｎのマルチプレクサ用出力端子から出力し、
   前記第１〜第ｎのＤ／Ａ変換用入力端子の各々には、前記第ｎのマルチプレクサ用出力端子を介して時分割に前記第１〜第ｍのシリアル出力データが入力され、
   前記Ｄ／Ａ変換器は、前記第１〜第ｎのＤ／Ａ変換用入力端子に入力される前記第１〜第ｍのシリアル出力データの各ビットのデータが入力される毎にＤ／Ａ変換を行い、前記階調電圧を出力することを特徴とする表示ドライバ。
2. 請求項１において、
   前記第１〜第ｍの保持回路の各々は、
   スキャンイネーブル信号に基づいて前記第１〜第ｎのラッチ回路にラッチされている表示データを前記マルチプレクサに出力し、
   前記スキャンイネーブル信号がノンアクティブに設定された場合は、前記第１〜第ｎのラッチ回路に保持されている前記第１〜第ｎビットのデータをそれぞれ異なる出力線を介して前記マルチプレクサに出力し、
   前記スキャンイネーブル信号がアクティブに設定された場合は、前記第ｎのラッチ回路の出力端子から前記第１〜第ｎビットのデータをシリアル出力データとして前記マルチプレクサに出力することを特徴とする表示ドライバ。
3. 請求項２において、
   前記第１〜第ｍの保持回路の各々は、
   第１〜第（ｎ−１）のスキャン用スイッチ回路をさらに含み、
   前記第１〜第（ｎ−１）のスキャン用スイッチ回路のうちの第ｋ（ｋは１以上の整数）のスキャン用スイッチ回路は、
   前記第１〜第ｎのラッチ回路のうちの第ｋのラッチ回路からの出力と、前記表示データのうちの第（ｋ＋１）ビットのデータとを受け、
   前記スキャンイネーブル信号がアクティブに設定された場合には、前記第ｋのラッチ回路の出力を第（ｋ＋１）のラッチ回路に出力し、
   前記スキャンイネーブル信号がノンアクティブに設定された場合には、前記第（ｋ＋１）ビットのデータを第（ｋ＋１）のラッチ回路に出力することを特徴とする表示ドライバ。
4. その各々が少なくとも１画素のｎ（ｎは２以上の整数）ビットの表示データを保持して出力する第１〜第ｍ（ｍは２以上の整数）の保持回路と、
   前記第１〜第ｍの保持回路から出力される複数画素の表示データを受け、通常動作モード時には前記複数画素の表示データを時分割に出力するマルチプレクサと、
   第１〜第ｎのＤ／Ａ変換用入力端子を備え、前記第１〜第ｎのＤ／Ａ変換用入力端子を介して入力されたｎビットのデータに基づいてＤ／Ａ変換し、その出力を階調電圧として出力するＤ／Ａ変換器と、
   を含み、
   前記第１〜第ｍの保持回路の各々は、前記ｎビットの表示データの各ビットのデータをラッチする第１〜第ｎのラッチ回路を含み、
   前記マルチプレクサは、第１〜第ｎのマルチプレクサ用出力端子を含み、
   前記表示データを検査するテストモード時には、
   前記第１〜第ｍの保持回路は、その各々が含む前記第ｎのラッチ回路の出力から第１〜第ｍのシリアル出力データとして、その各々が保持する前記ｎビットの表示データをシリアル出力し、
   前記第ｍの保持回路の前記第ｎのラッチ回路の出力から前記第１〜第ｍのシリアル出力データが順次に出力され、
   前記マルチプレクサは、前記第１〜第ｍのシリアル出力データを前記第ｎのマルチプレクサ用出力端子に出力し、
   前記第１〜第ｎのＤ／Ａ変換用入力端子の各々には、前記第ｎのマルチプレクサ用出力端子を介して順次に前記第１〜第ｍのシリアル出力データが入力され、
   前記Ｄ／Ａ変換器は、前記第１〜第ｎのＤ／Ａ変換用入力端子に入力される前記第１〜第ｍのシリアル出力データの各ビットのデータが入力される毎にＤ／Ａ変換を行い、前記階調電圧を出力することを特徴とする表示ドライバ。
5. 請求項４において、
   前記マルチプレクサは
   前記テストモード時には、前記第１〜第ｍの保持回路のうち、前記第１〜第（ｍ−１）の保持回路の出力から入力されるデータを、前記第１〜第ｎのマルチプレクサ用出力端子に出力しないことを特徴とする表示ドライバ。
6. 請求項４又は５において、
   前記第１〜第ｍの保持回路のうち、少なくとも第２〜第ｍの保持回路の各々は、前記テストモード時に前段の保持回路の第ｎのラッチ回路の出力が接続されるシリアルデータ入力端子を含み、
   前記第１〜第ｍの保持回路の各々は、
   スキャンイネーブル信号に基づいて、その各々が含む前記第１〜第ｎのラッチ回路にラッチされている表示データを前記マルチプレクサに出力し、
   前記テストモード時には、前記スキャンイネーブル信号がアクティブに設定され、
   前記第１〜第ｍの保持回路の各々は、前記第ｎのラッチ回路の出力端子から前記ｎビットの表示データをシリアル出力データとして出力し、
   前記第２〜第ｍの保持回路の前記シリアルデータ入力端子には前段の保持回路の前記第ｎのラッチ回路の出力端子から出力される前記シリアル出力データが入力され、前記第ｍの保持回路の前記第ｎのラッチ回路の出力端子から前記第１〜第ｍのシリアル出力データが順次に前記マルチプレクサに出力されることを特徴とする表示ドライバ。
7. 請求項６において、
   前記第１〜第ｍの保持回路の各々は、
   第１〜第（ｎ−１）のスキャン用スイッチ回路と、
   シリアル出力データ用スイッチ回路と、
   をさらに含み、
   前記第１〜第（ｎ−１）のスキャン用スイッチ回路のうちの第ｋ（ｋは１以上の整数）のスキャン用スイッチ回路は、
   前記第１〜第ｎのラッチ回路のうちの第ｋのラッチ回路からの出力と、前記表示データのうちの第（ｋ＋１）ビットのデータとを受け、
   前記スキャンイネーブル信号がアクティブに設定された場合には、前記第ｋのラッチ回路の出力を第（ｋ＋１）のラッチ回路に出力し、
   前記スキャンイネーブル信号がノンアクティブに設定された場合には、前記第（ｋ＋１）ビットのデータを第（ｋ＋１）のラッチ回路に出力し、
   前記第１〜第ｍの保持回路のうちの第Ｌ（Ｌは２以上の整数）の保持回路が含む前記シリアル出力データ用スイッチ回路は、
   第（Ｌ−１）の保持回路の前記第ｎのラッチ回路からの出力と、前記表示データのうちの第１ビットのデータとを受け、
   前記スキャンイネーブル信号がアクティブに設定された場合には、前記第（Ｌ−１）の保持回路の前記第ｎのラッチ回路からの出力を第２のラッチ回路に出力し、
   前記スキャンイネーブル信号がノンアクティブに設定された場合には、前記表示データの第１ビットのデータを前記第２のラッチ回路に出力することを特徴とする表示ドライバ。
8. 請求項１乃至７のいずれかにおいて、
   前記通常動作モード時と、前記テストモード時とで、入力されたデータの出力経路を切り替えて出力するモードセレクタをさらに含み、
   前記モードセレクタは、前記マルチプレクサの前記第１〜第ｎのマルチプレクサ用出力端子と接続された第１〜第ｎのモードセレクタ用入力端子と、前記マルチプレクサから入力された前記表示データを出力するための第１〜第ｎのモードセレクタ用出力端子を含み、
   前記テストモード時には、前記モードセレクタは、アクティブに設定されたデジタル出力イネーブル信号を受け、前記第１〜第ｎのモードセレクタ用入力端子のうち、前記マルチプレクサの前記第ｎのマルチプレクサ用出力端子から出力される前記シリアル出力データを受ける第ｎのモードセレクタ用入力端子を、前記第１〜第ｎのモードセレクタ用出力端子のそれぞれに電気的に接続し、前記第ｎのラッチ回路からの前記シリアル出力データを前記第１〜第ｎのモードセレクタ用出力端子に出力することを特徴とする表示ドライバ。
9. 請求項８において、
   前記モードセレクタは、第１〜第（ｎ−１）のモードセレクタ用スイッチ回路を含み、
   第１〜第（ｎ−１）のモードセレクタ用スイッチ回路のうちの第ｋ（ｋは１以上の整数）のモードセレクタ用スイッチ回路は、
   第ｋのモードセレクタ用入力端子に接続される第ｋのマルチプレクサ用出力端子からの出力と、第ｎのモードセレクタ用入力端子に接続される前記第ｎのマルチプレクサ用出力端子からの出力とを受け、
   前記デジタル出力イネーブル信号がアクティブに設定された場合には、前記第ｎのマルチプレクサ用出力端子からの出力を前記第ｋのモードセレクタ用出力端子に出力し、
   前記デジタル出力イネーブル信号がノンアクティブに設定された場合には、前記第ｋのマルチプレクサ用出力端子からの出力を前記第ｋのモードセレクタ用出力端子に出力することを特徴とする表示ドライバ。