KR100640961B1 - 씨모스 이미지 센서의 스캐닝 장치 및 방법 - Google Patents

씨모스 이미지 센서의 스캐닝 장치 및 방법 Download PDF

Info

Publication number
KR100640961B1
KR100640961B1 KR1020040116550A KR20040116550A KR100640961B1 KR 100640961 B1 KR100640961 B1 KR 100640961B1 KR 1020040116550 A KR1020040116550 A KR 1020040116550A KR 20040116550 A KR20040116550 A KR 20040116550A KR 100640961 B1 KR100640961 B1 KR 100640961B1
Authority
KR
South Korea
Prior art keywords
scanning
signal
pixel array
signals
image sensor
Prior art date
Application number
KR1020040116550A
Other languages
English (en)
Other versions
KR20060077637A (ko
Inventor
김범식
Original Assignee
동부일렉트로닉스 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 동부일렉트로닉스 주식회사 filed Critical 동부일렉트로닉스 주식회사
Priority to KR1020040116550A priority Critical patent/KR100640961B1/ko
Publication of KR20060077637A publication Critical patent/KR20060077637A/ko
Application granted granted Critical
Publication of KR100640961B1 publication Critical patent/KR100640961B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H04N25/44—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array
    • H04N25/443—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled by partially reading an SSIS array by reading pixels from selected 2D regions of the array, e.g. for windowing or digital zooming
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/767—Horizontal readout lines, multiplexers or registers

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)

Abstract

본 발명은 소비전력을 감소시킬 수 있도록 한 씨모스 이미지 센서의 스캐닝 장치 및 방법에 관한 것이다.
본 발명에 따른 씨모스 이미지 센서의 스캐닝 장치는 광을 받아들이는 복수의 포토 셀들이 배열된 픽셀 어레이와, 상기 픽셀 어레이를 1차로 스캐닝하기 위한 제 1 스캐닝 신호를 발생하는 제 1 스캐닝 회로와, 상기 1차 스캐닝 신호를 세분화하여 상기 픽셀 어레이를 2차 스캐닝하기 위한 제 2 스캐닝 신호를 발생하는 제 2 스캐닝 회로와, 상기 제 1 및 제 2 스캐닝 회로 각각을 제어하는 제 1 및 제 2 제어부와, 상기 제 1 및 제 2 스캐닝 회로 각각으로부터의 제 1 및 제 2 스캐닝 신호에 따라 상기 픽셀 어레이를 스캐닝하는 스캐닝 신호 출력부를 구비하는 것을 특징으로 한다.
이러한 구성에 의하여 본 발명은 쉬프트 레지스터와 디코더를 이용하여 픽셀 어레이를 순차적으로 스캐닝하거나 무작위성을 가지도록 스캐닝할 수 있다. 이에 따라, 본 발명은 디코더의 비트 수를 감소시켜 소비전력을 감소시킬 수 있으며, 픽셀 어레이의 스캐닝 속도를 향상시킬 수 있다.
씨모스 이미지 센서, 쉬프트 레지스터, 디코더, 스캐닝

Description

씨모스 이미지 센서의 스캐닝 장치 및 방법{Apparatus and Method Scanning of Complementary Metal Oxide Semiconductor Image Sensor}
도 1은 일반적인 씨모스 이미지 센서의 스캐닝 장치를 나타내는 도면.
도 2는 일반적인 다른 씨모스 이미지 센서의 스캐닝 장치를 나타내는 도면.
도 3은 본 발명의 제 1 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치를 나타내는 도면.
도 4는 도 3에 도시된 제 1 및 제 2 스캐닝 회로와 스캐닝 신호 출력부를 나타내는 도면.
도 5는 도 4에 도시된 제 1 및 제 2 스캐닝 회로와 스캐닝 신호 출력부를 상세하게 나타내는 회로도.
도 6은 본 발명의 제 2 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치를 나타내는 도면.
〈도면의 주요 부분에 대한 부호의 설명〉
10, 110 : 픽셀 어레이 20, 132, 142 : 제어부
30, 32 : 디코더 130, 140 : 스캐닝 회로
150 : 스캐닝 신호 출력부 152 : 출력부
154 : 논리곱 게이트 156 : 버퍼
160. 170 : 쉬프트 레지스터 180 : 멀티플렉서부
182 : 멀티플렉서
본 발명은 씨모스(Complementary Metal Oxide Semiconductor, 이하 CMOS라 함) 이미지 센서(Image Sensor)에 관한 것으로, 특히 소비전력을 감소시킬 수 있도록 한 씨모스 이미지 센서의 스캐닝 장치 및 방법에 관한 것이다.
일반적으로, 이미지 센서란 빛에 반응하는 반도체의 성질을 이용하여 이미지를 찍어(Capture)내는 장치를 말하는 것이다. 자연계에 존재하는 각 피사체의 부분부분은 빛의 밝기 및 파장 등이 서로 달라서 감지하는 장치의 각 화소(Pixel)에서 다른 전기적인 값을 보이는데, 이 전기적인 값을 신호처리가 가능한 레벨로 만들어 주는 것이 바로 이미지 센서가 하는 일이다.
최근 출시되는 많은 전자 제품들에 이러한 이미지 센서가 적용되고 있다. 현재, 저전압 동작이 가능하고 소모 전력이 작으면서 공정 단가도 저렴한 씨모스(Complementary Metal Oxide semiconductor, 이하 CMOS라 함) 공정에서 촬상소자를 구현하고자 CMOS 이미지 센서에 대한 연구 및 생산이 이루어지고 있다.
이러한, CMOS 이미지 센서는 광전하(Photon)에 의해 발생된 전하를 집적하는 집적시간을 제어하는 신호, 집적된 전하량을 전압 변화로 나타내 읽어내는 신호 및 화소의 초기화를 담당하는 신호를 외부 패드로부터 입력받아 상기 신호들에 응답하 여 전기적인 셔터(Shutter)의 기능을 수행하게 된다. 이때 이미지 센서를 통해 화소 어레이의 행(Line) 단위로 이루어지는 이미지 찍기(Capturing)를 위해 상기 세 가지 신호와 행 별로 집적의 시작을 알리는 집적 어드레스 및 스캔 어드레스로부터 각 행의 단위 화소를 직접 제어하는 적절한 타이밍을 가진 제어 신호(집적 신호, 스캔 신호 및 리셋 신호)의 발생이 필요하게 된다.
도 1은 일반적인 CMOS 이미지 센서에 있어서 스캐닝 장치만을 나타내는 도면이다.
도 1을 참조하면, 일반적인 이미지 센서의 스캐닝 장치는 광을 받아들이는 복수의 포토 셀(Photo Cell)들이 규칙적으로 배열된 픽셀 어레이(Pixel Array)(10)와, 픽셀 어레이(10)의 행방향 어드레스 신호를 디코딩(Decding)하여 픽셀 어레이(10)의 행방향을 스캐닝하는 디코더(Decoder)(30)와, 디코더(30)를 제어하는 제어부(20)를 구비한다.
픽셀 어레이(10)는 N×M의 해상도를 가지도록 복수의 포토 셀들이 배열된다. 여기서, N은 픽셀 어레이(10)의 행(Low)방향이고, M은 픽셀 어레이(10)의 열(Column) 방향이 된다.
제어부(20)는 어드레스 신호를 발생하여 디코더(30)에 공급한다.
디코더(30)는 제어부(20)로부터의 어드레스 신호에 응답하여 픽셀 어레이(10)의 행방향을 일정시간 간격으로 구동하기 위한 스캐닝 신호를 발생한다.
이러한, 일반적인 CMOS 이미지 센서의 스캐닝 장치는 디코더(30)로부터의 스캐닝 신호를 픽셀 어레이(10)에 인가하여 각각의 포토 셀들을 선택적으로 선택하여 포토 셀들에 발생된 아날로그 신호를 대응되는 디지털 신호를 외부로 출력하게 된다.
한편, 일반적인 CMOS 이미지 센서의 스캐닝 장치는 도 2에 도시된 바와 같이 픽셀 어레이(10)의 열방향 어드레스 신호를 발생하는 디코더(32)를 이용하여 픽셀 어레이(10)의 포토 셀들을 열방향으로 구동시킬 수 있다.
이와 같은, 일반적인 CMOS 이미지 센서에서는 픽셀 어레이(10)의 해상도가 증가하여 어드레스 수가 증가할 경우 디코더(30)의 크기 역시 증가하게 된다. 이에 따라, 일반적인 CMOS 이미지 센서는 픽셀 어레이(10)의 해상도가 증가할 경우 디코더(30)의 소비전력이 높으며 스캐닝 속도가 둔화되는 문제점이 있다.
따라서, 본 발명의 목적은 이와 같은 종래 기술의 문제점을 해결하기 위해 안출한 것으로서, 소비전력을 감소시킬 수 있도록 한 씨모스 이미지 센서의 스캐닝 장치 및 방법을 제공하는데 있다.
또한, 본 발명의 다른 목적은 픽셀 어레이이 순차적인 스캐닝 및 무작위도(Randomness)를 확보할 수 있도록 한 씨모스 이미지 센서의 스캐닝 장치 및 방법을 제공하는데 있다.
상기와 같은 목적을 달성하기 위하여, 본 발명의 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치는 광을 받아들이는 복수의 포토 셀들이 배열된 픽셀 어레이와, 상기 픽셀 어레이를 1차로 스캐닝하기 위한 제 1 스캐닝 신호를 발생하는 제 1 스캐닝 회로와, 상기 1차 스캐닝 신호를 세분화하여 상기 픽셀 어레이를 2차 스캐닝하기 위한 제 2 스캐닝 신호를 발생하는 제 2 스캐닝 회로와, 상기 제 1 및 제 2 스캐닝 회로 각각을 제어하는 제 1 및 제 2 제어부와, 상기 제 1 및 제 2 스캐닝 회로 각각으로부터의 제 1 및 제 2 스캐닝 신호에 따라 상기 픽셀 어레이를 스캐닝하는 스캐닝 신호 출력부를 구비하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 장치에서 제 1 스캐닝 회로는 쉬프트 레지스터 및 디코더 중 어느 하나로 구성되는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 장치에서 상기 제 2 스캐닝 회로는 상기 제 1 스캐닝 회로와 다른 어느 하나로 구성되는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 장치에서 상기 쉬프트 레지스터로 구성되는 제 1 및 제 2 스캐닝 회로 각각은 제 1 방향으로 쉬프트되는 제 1 쉬프트 신호를 발생하는 제 1 쉬프트 레지스터와, 상기 제 1 방향과 다른 제 2 방향으로 쉬프트되는 제 2 쉬프트 신호를 발생하는 제 2 쉬프트 레지스터와, 상기 제 1 및 제 2 쉬프트 신호 중 어느 하나를 상기 제 1 스캐닝 신호로 선택하여 상기 스캐닝 신호 출력부에 공급하는 멀티플렉서부를 구비하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 장치에서 상기 디코더로 구성되는 제 1 및 제 2 스캐닝 회로 각각은 입력되는 i비트의 어드레스 신호를 2i개의 상기 제 2 스캐닝 신호로 디코딩하여 상기 스캐닝 신호 출력부에 공급하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 장치에서 상기 스캐닝 신호 출력부는 상기 제 1 및 제 2 스캐닝 신호를 논리 연산한 후, 버퍼링하여 상기 픽셀 어레이에 공급하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 장치에서 상기 스캐닝 신호 출력부는 상기 제 1 및 제 2 스캐닝 신호를 논리곱(AND) 연산하는 복수의 논리곱 게이트와, 상기 복수의 논리곱 게이트로부터의 출력신호를 버퍼링하여 상기 픽셀 어레이에 공급하는 버퍼를 구비하는 것을 특징으로 한다.
본 발명의 실시 예에 따른 씨모스 이미지 센서의 스캐닝 방법은 광을 받아들이는 복수의 포토 셀들이 배열된 픽셀 어레이를 스캐닝하는 스캐닝 방법에 있어서, 상기 픽셀 어레이를 1차로 스캐닝하기 위한 제 1 스캐닝 신호를 발생하는 단계와, 상기 1차 스캐닝 신호를 세분화하여 상기 픽셀 어레이를 2차 스캐닝하기 위한 제 2 스캐닝 신호를 발생하는 단계와, 제 1 및 제 2 스캐닝 신호에 따라 상기 픽셀 어레이를 스캐닝하는 단계를 포함하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 방법에서 제 1 스캐닝 신호는 쉬프트 레지스터 및 디코더 중 어느 하나에 의해 발생되는 것을 특징으로 한다
상기 씨모스 이미지 센서의 스캐닝 방법에서 상기 제 2 스캐닝 신호는 상기 제 1 스캐닝 신호를 발생하는 상기 쉬프트 레지스터 및 디코더 중 어느 하나를 제외한 다른 하나에 의해 발생되는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 방법에서 상기 쉬프트 레지스터를 이용하여 상기 제 1 스캐닝 신호를 발생하는 단계는, 제 1 방향으로 쉬프트되는 제 1 쉬 프트 신호를 발생하는 단계와, 상기 제 1 방향과 다른 제 2 방향으로 쉬프트되는 제 2 쉬프트 신호를 발생하는 단계와, 상기 제 1 및 제 2 쉬프트 신호 중 어느 하나를 상기 제 2 스캐닝 신호로 선택하여 출력하는 단계를 포함하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 방법에서 상기 디코더를 이용하여 상기 제 2 스캐닝 신호를 발생하는 단계는 입력되는 i비트의 어드레스 신호를 2i개의 상기 제 2 스캐닝 신호로 디코딩하는 것을 특징으로 한다.
상기 씨모스 이미지 센서의 스캐닝 방법에서 상기 픽셀 어레이를 상기 스캐닝하는 단계는 상기 제 1 및 제 2 스캐닝 신호를 논리곱(AND) 논리 연산한 후, 버퍼링하여 상기 픽셀 어레이에 공급하는 것을 특징으로 한다.
이하 발명의 바람직한 실시 예에 따른 구성 및 작용을 첨부한 도면을 참조하여 설명한다.
도 3은 본 발명의 제 1 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치를 나타내는 도면이다.
도 3을 참조하면, 본 발명의 제 1 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치는 광을 받아들이는 복수의 포토 셀(Photo Cell)들이 규칙적으로 배열된 픽셀 어레이(Pixel Array)(110)와, 픽셀 어레이(110)의 행(Low) 방향을 구동시키기 위한 1차 스캐닝 신호를 발생하는 제 1 스캐닝 회로(130)와, 픽셀 어레이(110)의 행 방향을 구동시키기 위한 2차 스캐닝 신호를 발생하는 제 2 스캐닝 회로(140)와, 제 1 및 제 2 스캐닝 회로(130, 140) 각각을 제어하는 제 1 및 제 2 제어부(132, 142)와, 제 1 및 제 2 스캐닝 회로(130, 140) 각각으로부터 1차 및 2차 스캐닝 신호에 따라 픽셀 어레이(110)의 행 방향을 구동시키는 스캐닝 신호 출력부(150)를 구비한다.
픽셀 어레이(110)는 N×M의 해상도를 가지도록 복수의 포토 셀들이 배열된다. 여기서, N은 픽셀 어레이(110)의 행 방향이고, M은 픽셀 어레이(110)의 열(Column) 방향이 된다.
제 1 제어부(132)는 제 1 제어신호를 발생하여 제 1 스캐닝 회로(130)를 제어한다. 제 2 제어부(142)는 제 2 제어신호를 발생하여 제 2 스캐닝 회로(140)를 제어한다.
제 2 스캐닝 회로(140)는 제 2 제어부(142)로부터 제 2 제어신호에 따라 픽셀 어레이(110)의 행 방향을 구동시키기 위한 제 2 스캐닝 신호를 발생한다. 이때, 제 2 스캐닝 회로(140)는 쉬프트 레지스터(Shift Register) 및 디코더(Decoder) 중 어느 하나가 될 수 있으며, 이하 디코더로 가정하기로 한다.
구체적으로, 제 2 스캐닝 회로(140)는 도 4에 도시된 바와 같이 제 2 제어부(142)로부터 제 2 제어신호, 즉 i비트 어드레스 신호(AS)를 디코딩하여 2i개의 제 2 스캐닝 신호(VE1 내지 VE2i)를 발생하여 스캐닝 신호 출력부(150)에 공급한다. 여기서, i비트는 픽셀 어레이(110)의 행이 1024개인 경우 적어도 3비트가 될 수 있다.
제 1 스캐닝 회로(130)는 제 1 제어부(132)로부터의 제 1 제어신호에 응답하여 픽셀 어레이(110)의 행 방향을 구동시키기 위한 제 1 스캐닝 신호를 발생한다. 이러한, 제 1 스캐닝 회로(130)에는 제 1 제어부(132)로부터 제 1 및 제 2 클럭신호(CLK1, CLK2), 스타트 펄스(SP) 및 선택 제어신호(SCS)가 공급된다. 이때, 제 1 스캐닝 회로(130)는 쉬프트 레지스터 및 디코더 중 어느 하나가 될 수 있으며, 이하 쉬프트 레지스터로 가정하기로 한다.
구체적으로, 제 1 스캐닝 회로(130)는 도 4에 도시된 바와 같이 제 1 방향의 제 1 쉬프트 신호를 발생하는 제 1 쉬프트 레지스터(160)와, 제 1 방향과 반대되는 제 2 방향의 제 2 쉬프트 신호를 발생하는 제 2 쉬프트 레지스터(170)와, 제 1 및 제 2 쉬프트 신호를 선택하는 멀티플렉서(Multiplexer : MUX)부(180)를 구비한다.
제 1 쉬프트 레지스터(160)는 도 5에 도시된 바와 같이 제 1 제어부(132)로부터의 제 1 클럭신호(CLK1)에 따라 스타트 펄스(SP)를 순차적으로 쉬프트시키기 위한 복수의 플립플롭(162)을 포함한다. 이에 따라, 제 1 쉬프트 레지스터(160)는 복수의 플립플롭(162)을 이용하여 픽셀 어레이(110)의 제 1 행부터 제 N 행 방향으로 쉬프트되는 제 1 쉬프트 신호를 순차적으로 발생하여 멀티플렉서부(180)에 공급한다.
제 2 쉬프트 레지스터(170)는 도 5에 도시된 바와 같이 제 1 제어부(132)로부터의 제 2 클럭신호(CLK2)에 따라 스타트 펄스(SP)를 순차적으로 쉬프트시키기 위한 복수의 플립플롭(172)을 포함한다. 이에 따라, 제 2 쉬프트 레지스터(170)는 복수의 플립플롭(172)을 이용하여 픽셀 어레이(110)의 제 N 행부터 제 1 행 방향으 로 쉬프트되는 제 2 쉬프트 신호를 순차적으로 발생하여 멀티플렉서부(180)에 공급한다.
멀티플렉서부(180)는 복수의 멀티플렉서(182)로 구성된다. 이러한, 멀티플렉서부(180)는 제 1 제어부(132)로부터의 선택 제어신호(SCS)에 따라 제 1 및 제 2 쉬프트 레지스터(160, 170) 각각의 플립플롭(162, 172)으로부터 출력되는 제 1 및 제 2 쉬프트 신호 중 어느 하나를 제 1 스캐닝 신호로 선택하여 스캐닝 신호 출력부(150)에 공급한다.
이러한, 제 1 스캐닝 회로(130)는 2j개의 제 1 스캐닝 신호를 발생하여 스캐닝 신호 출력부(150)에 공급한다. 여기서, j는 픽셀 어레이(110)의 행 개수인 N이 1024개인 경우, i보다 크며, i가 3인 경우 7이 될 수 있다.
스캐닝 신호 출력부(150)는 제 1 및 제 2 스캐닝 회로(130, 140)로부터의 제 1 및 제 2 스캐닝 신호를 논리 연산한 후 버퍼링하여 픽셀 어레이(110)에 공급하는 N개의 출력부(152)를 구비한다.
각 출력부(152)는 제 1 및 제 2 스캐닝 회로(130, 140)로부터의 제 1 및 제 2 스캐닝 신호를 논리곱(AND) 연산하는 논리곱 게이트(154)와, 논리곱 게이트(154)로부터의 출력신호를 버퍼링하여 픽셀 어레이(110)에 공급하는 버퍼(156)를 구비한다. 이때, N개의 출력부(152) 중 2i개에는 하나의 멀티플렉서부(180)의 출력신호가 공통적으로 공급된다. 즉, 디코더(140)가 제 2 제어부(142)로부터 3비트의 어드레스 신호를 8개로 디코딩하여 출력하는 경우 각 멀티플렉서(182)의 출력신호는 8개 의 출력부(152)에 공급된다.
각 논리곱 게이트(154)의 제 1 입력단자는 디코더(140)의 출력라인에 각각에 전기적으로 접속되고, 제 2 입력단자는 2i개 단위로 멀티플렉서(182)의 출력라인에 공통적으로 접속된다.
이에 따라, 각 논리곱 게이트(154)는 제 1 및 제 2 스캐닝 신호를 논리곱(AND) 연산하여 버퍼(156)에 공급한다.
각 버퍼(156)는 논리곱 게이트(154)로부터의 출력신호를 픽셀 어레이(110)의 행 방향을 구동시킬 수 있는 레벨을 버퍼링하여 픽셀 어레이(110)의 행 방향을 구동시키게 된다.
이와 같은, 본 발명의 제 1 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치 및 방법은 쉬프트 레지스터로 구성된 제 1 스캐닝 회로(130)를 이용하여 2j개의 제 1 스캐닝 신호를 순차적으로 발생하고, 디코더로 구성된 제 1 스캐닝 회로(140)를 이용하여 2i개의 무작위성을 가지는 제 2 스캐닝 신호를 발생한 후, 순차적인 제 1 스캐닝 신호와 무작위성의 제 2 스캐닝 신호를 논리 연산하여 픽셀 어레이(110)의 행 방향을 구동시키게 된다.
이에 따라, 본 발명의 제 1 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치 및 방법은 쉬프트 레지스터를 이용하여 제 1 스캐닝 신호를 발생하므로 소비전력을 감소시켜 픽셀 어레이(110)의 행 방향을 구동시킬 수 있고, 디코더를 이용하여 제 2 스캐닝 신호를 발생하므로 제 1 및 제 2 스캐닝 신호의 논리 연산에 따라 픽셀 어레이(110)의 행 방향을 무작위로 구동시킬 수 있다.
한편, 도 6은 본 발명의 제 2 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치를 나타내는 도면이다.
도 6을 참조하면, 본 발명의 제 2 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치는 픽셀 어레이(110)를 행 방향이 아닌 열 방향으로 스캐닝하는 것을 제외하고는 도 3에 도시된 본 발명의 제 1 실시 예와 동일한 구성을 가지게 된다. 이에 따라, 본 발명의 제 2 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치 및 방법은 상술한 본 발명의 제 1 실시 예에 대한 설명으로 대신하기로 한다.
다른 한편으로, 본 발명의 제 1 및 제 2 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치에서 제 1 스캐닝 회로(130)를 쉬프트 레지스터로 구성하고, 제 2 스캐닝 회로(140)를 디코더로 구성하였으나 이에 한정되지 않는다. 즉, 본 발명의 다른 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치에서는 제 1 스캐닝 회로(130)를 디코더로 구성되고, 제 2 스캐닝 회로(140)를 쉬프트 레지스터로 구성할 수 있다.
이상의 설명에서와 같이 본 발명의 실시 예에 따른 씨모스 이미지 센서의 스캐닝 장치 및 방법은 쉬프트 레지스터와 디코더를 이용하여 픽셀 어레이를 순차적으로 스캐닝하거나 무작위성을 가지도록 스캐닝할 수 있다. 이에 따라, 본 발명은 디코더의 비트 수를 감소시켜 소비전력을 감소시킬 수 있으며, 픽셀 어레이의 스캐닝 속도를 향상시킬 수 있다.
이상 설명한 내용을 통해 당업자라면 본 발명의 기술 사상을 일탈하지 아니하는 범위에서 다양한 변경 및 수정이 가능함을 알 수 있을 것이다. 따라서, 본 발명의 기술적 범위는 실시 예에 기재된 내용으로 한정하는 것이 아니라 특허 청구 범위에 의해서 정해져야 한다.

Claims (13)

  1. 광을 받아들이는 복수의 포토 셀들이 배열된 픽셀 어레이와,
    상기 픽셀 어레이를 1차로 스캐닝하기 위하여, 제 1 방향으로 쉬프트되는 제 1 쉬프트 신호를 발생하는 제 1 쉬프트 레지스터 및 상기 제 1 방향과 다른 제 2 방향으로 쉬프트되는 제 2 쉬프트 신호를 발생하는 제 2 쉬프트 레지스터를 가지며, 상기 제 1 쉬프트 신호 및 제 2 쉬프트 신호 중 어느 하나를 제 1 스캐닝 신호로서 출력하는 제 1 스캐닝 회로와,
    상기 제 1 스캐닝 신호를 세분화하여 상기 픽셀 어레이를 2차 스캐닝하기 위한 제 2 스캐닝 신호를 발생하는 제 2 스캐닝 회로와,
    상기 제 1 스캐닝 회로가 제 1 스캐닝 신호를 출력하도록 상기 제 1 스캐닝 회로에 제 1 제어신호를 공급하는 제 1 제어부와,
    상기 제 2 스캐닝 회로가 제 2 스캐닝 신호를 출력하도록 상기 제 2 스캐닝 회로에 제 2 제어신호를 공급하는 제 2 제어부와,
    상기 제 1 및 제 2 스캐닝 회로 각각으로부터의 제 1 및 제 2 스캐닝 신호에 따라 상기 픽셀 어레이를 스캐닝하는 스캐닝 신호 출력부를 구비하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 장치.
  2. 제 1 항에 있어서,
    제 2 스캐닝 회로는 디코더로 구성되는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 장치.
  3. 삭제
  4. 제 1 항에 있어서,
    상기 제 1 스캐닝 회로는, 상기 제 1 및 제 2 쉬프트 신호 중 어느 하나를 상기 제 1 스캐닝 신호로 선택하여 상기 스캐닝 신호 출력부에 공급하는 멀티플렉서부를 더 구비하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 장치.
  5. 제 2 항에 있어서,
    상기 디코더로 구성되는 제 2 스캐닝 회로는 입력되는 i비트의 어드레스 신호를 2i개의 상기 제 2 스캐닝 신호로 디코딩하여 상기 스캐닝 신호 출력부에 공급하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 장치.
  6. 제 1 항에 있어서,
    상기 스캐닝 신호 출력부는 상기 제 1 및 제 2 스캐닝 신호를 논리 연산한 후, 버퍼링하여 상기 픽셀 어레이에 공급하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 장치.
  7. 제 6 항에 있어서,
    상기 스캐닝 신호 출력부는 상기 제 1 및 제 2 스캐닝 신호를 논리곱(AND) 연산하는 복수의 논리곱 게이트와,
    상기 복수의 논리곱 게이트로부터의 출력신호를 버퍼링하여 상기 픽셀 어레이에 공급하는 버퍼를 구비하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 장치.
  8. 광을 받아들이는 복수의 포토 셀들이 배열된 픽셀 어레이를 스캐닝하는 스캐닝 방법에 있어서,
    상기 픽셀 어레이를 1차로 스캐닝하기 위하여, 제 1 방향으로 쉬프트되는 제 1 쉬프트 신호 및 상기 제 1 방향과 다른 제 2 방향으로 쉬프트되는 제 2 쉬프트 신호 중 어느 하나를 제 1 스캐닝 신호로서 출력하는 단계와,
    상기 제 1 스캐닝 신호를 세분화하여 상기 픽셀 어레이를 2차 스캐닝하기 위한 제 2 스캐닝 신호를 발생하는 단계와,
    제 1 및 제 2 스캐닝 신호에 따라 상기 픽셀 어레이를 스캐닝하는 단계를 포함하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 방법.
  9. 제 8 항에 있어서,
    제 2 스캐닝 신호는 디코더에 의해 발생되는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 방법.
  10. 삭제
  11. 삭제
  12. 제 9 항에 있어서,
    상기 디코더를 이용하여 상기 제 2 스캐닝 신호를 발생하는 단계는 입력되는 i비트의 어드레스 신호를 2i개의 상기 제 2 스캐닝 신호로 디코딩하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 방법.
  13. 제 8 항에 있어서,
    상기 픽셀 어레이를 상기 스캐닝하는 단계는 상기 제 1 및 제 2 스캐닝 신호를 논리곱(AND) 논리 연산한 후, 버퍼링하여 상기 픽셀 어레이에 공급하는 것을 특징으로 하는 씨모스 이미지 센서의 스캐닝 방법.
KR1020040116550A 2004-12-30 2004-12-30 씨모스 이미지 센서의 스캐닝 장치 및 방법 KR100640961B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020040116550A KR100640961B1 (ko) 2004-12-30 2004-12-30 씨모스 이미지 센서의 스캐닝 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040116550A KR100640961B1 (ko) 2004-12-30 2004-12-30 씨모스 이미지 센서의 스캐닝 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20060077637A KR20060077637A (ko) 2006-07-05
KR100640961B1 true KR100640961B1 (ko) 2006-11-02

Family

ID=37169678

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020040116550A KR100640961B1 (ko) 2004-12-30 2004-12-30 씨모스 이미지 센서의 스캐닝 장치 및 방법

Country Status (1)

Country Link
KR (1) KR100640961B1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045383A (ja) 1999-08-04 2001-02-16 Canon Inc 撮像装置及び選択回路

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001045383A (ja) 1999-08-04 2001-02-16 Canon Inc 撮像装置及び選択回路

Also Published As

Publication number Publication date
KR20060077637A (ko) 2006-07-05

Similar Documents

Publication Publication Date Title
JP4899327B2 (ja) シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
JP4893320B2 (ja) 固体撮像装置、撮像装置
EP2315197B1 (en) Liquid crystal display device, driving device for liquid crystal display panel, and liquid crystal display panel
TWI533697B (zh) 影像感測器中之暫停行讀出
WO2015109672A1 (zh) 一种触摸电路及驱动方法、触摸显示装置
JP2862592B2 (ja) ディスプレイ装置
JP2008015755A (ja) センサ内蔵表示装置
JP2010093331A (ja) イメージセンサ及びその駆動方法
CN102652431A (zh) 在图像传感器中暂停列读出
JP2005251335A (ja) シフトレジスタ回路及びその駆動制御方法並びに駆動制御装置
JP5933183B2 (ja) 表示パネルの駆動装置、半導体集積装置、及び表示パネル駆動装置における画素データ取り込み方法
JP2008259107A (ja) 固体撮像装置
JP2007163877A (ja) アレイ基板及び表示装置
JP2010044237A (ja) 表示パネルの駆動装置
US11356621B2 (en) Hybrid output multiplexer for a high framerate CMOS imager
KR100640961B1 (ko) 씨모스 이미지 센서의 스캐닝 장치 및 방법
US11272129B2 (en) Imager with vertical row addressing
KR101180387B1 (ko) 엣지 추출을 위한 이미지 센서 및 이를 이용한 엣지 이미지 생성 방법.
KR100640960B1 (ko) 이미지 센서의 스캐닝 장치 및 방법
CN112738431B (zh) 图像传感器装置及应用于图像传感器装置的方法
WO2006051790A1 (ja) 駆動装置および駆動方法
JP4008777B2 (ja) 表示装置
KR20060065275A (ko) 액정표시장치의 소스 구동회로 및 소스구동 방법
JP2005099770A (ja) 表示装置とその駆動方法
TW201430798A (zh) 源極驅動器與顯示裝置

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20110920

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20120926

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee