CN109246369B - 摄像装置及照相机系统 - Google Patents

摄像装置及照相机系统 Download PDF

Info

Publication number
CN109246369B
CN109246369B CN201810588334.3A CN201810588334A CN109246369B CN 109246369 B CN109246369 B CN 109246369B CN 201810588334 A CN201810588334 A CN 201810588334A CN 109246369 B CN109246369 B CN 109246369B
Authority
CN
China
Prior art keywords
counter
memory
unit
wiring
order
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201810588334.3A
Other languages
English (en)
Other versions
CN109246369A (zh
Inventor
金原旭成
角谷范彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Intellectual Property Management Co Ltd
Original Assignee
Panasonic Intellectual Property Management Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Intellectual Property Management Co Ltd filed Critical Panasonic Intellectual Property Management Co Ltd
Publication of CN109246369A publication Critical patent/CN109246369A/zh
Application granted granted Critical
Publication of CN109246369B publication Critical patent/CN109246369B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/77—Pixel circuitry, e.g. memories, A/D converters, pixel amplifiers, shared circuits or shared components
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/60—Control of cameras or camera modules
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N23/00—Cameras or camera modules comprising electronic image sensors; Control thereof
    • H04N23/80—Camera processing pipelines; Components thereof
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/40—Extracting pixel data from image sensors by controlling scanning circuits, e.g. by modifying the number of pixels sampled or to be sampled
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/616—Noise processing, e.g. detecting, correcting, reducing or removing noise involving a correlated sampling function, e.g. correlated double sampling [CDS] or triple sampling
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/60—Noise processing, e.g. detecting, correcting, reducing or removing noise
    • H04N25/617—Noise processing, e.g. detecting, correcting, reducing or removing noise for reducing electromagnetic interference, e.g. clocking noise
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/71—Charge-coupled device [CCD] sensors; Charge-transfer registers specially adapted for CCD sensors
    • H04N25/75—Circuitry for providing, modifying or processing image signals from the pixel array
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N25/00—Circuitry of solid-state image sensors [SSIS]; Control thereof
    • H04N25/70—SSIS architectures; Circuits associated therewith
    • H04N25/76—Addressed sensors, e.g. MOS or CMOS sensors
    • H04N25/78—Readout circuits for addressed sensors, e.g. output amplifiers or A/D converters

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Transforming Light Signals Into Electric Signals (AREA)
  • Solid State Image Pick-Up Elements (AREA)

Abstract

目的是在抑制面积的增加的同时实现高速化。摄像装置，具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1～第4计数器部；上述存储器包括与上述第1～第4计数器部分别对应的第1～第4存储器部；第1、第3计数器部分别经由第1布线连接至第1、第3存储器部；第2、第4计数器部分别经由第2布线连接至第2、第4存储器部。

Description

摄像装置及照相机系统
技术领域
本公开涉及摄像装置及照相机系统。
背景技术
近年来，CMOS(Complementary MOS)图像传感器等的摄像装置被广泛使用(例如，参照专利文献1及专利文献2)。
现有技术文献
专利文献
专利文献1：日本专利第5067011号公报
专利文献2：国际公开第2015－111368号
发明内容
在这样的摄像装置中，希望在抑制面积的增加的同时实现高速化。
有关本公开的一技术方案的摄像装置具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1计数器部、第2计数器部、第3计数器部及第4计数器部；上述存储器包括与上述第1计数器部对应的第1存储器部、与上述第2计数器部对应的第2存储器部、与上述第3计数器部对应的第3存储器部、以及与上述第4计数器部对应的第4存储器部；上述第1计数器部经由上述第1布线连接至上述第1存储器部；上述第3计数器部经由上述第1布线连接至上述第3存储器部；上述第2计数器部经由上述第2布线连接至上述第2存储器部；上述第4计数器部经由上述第2布线连接至上述第4存储器部。
本公开能够提供一种能够在抑制面积的增加的同时实现高速化的摄像装置或照相机系统。
附图说明
图1是表示有关第1实施方式的摄像装置的例示性的结构的框图。
图2是表示有关第1实施方式的计数器电路及存储器电路的结构的图。
图3是表示有关第1实施方式的计数器部的结构的图。
图4是表示有关第1实施方式的存储器部的结构的电路图。
图5是表示有关第1实施方式的控制部、计数器及存储器的结构的图。
图6是表示有关第1实施方式的动作定时的图。
图7是表示有关第2实施方式的控制部、计数器及存储器的结构的图。
图8是表示有关第2实施方式的动作定时及消耗电流的图。
图9是表示有关第2实施方式的低照度时的动作定时及消耗电流的图。
图10是表示有关第3实施方式的控制部、计数器及存储器的结构的图。
图11是表示有关第3实施方式的动作定时及消耗电流的图。
图12是表示有关第4实施方式的控制部、计数器及存储器的结构的图。
图13是表示有关第4实施方式的动作定时及消耗电流的图。
图14是表示有关第5实施方式的照相机系统的结构例的框图。
具体实施方式
(达成本公开的认识)
在列方向上排列的列AD变换电路将来自像素的模拟信号变换为数字信号。提出了该列AD变换电路的AD变换时间的高速化。此外，还提出了将数字信号向图像传感器的外部转送的处理的高速化。例如，在专利文献1中，提出了一次进行从计数器向存储器的转送的方式。具体而言，通过将各个计数器与对应的存储器用单独的信号线连接，能够同时进行从全部的计数器向存储器的转送。但是，在该方式中，为了以一次进行信号的转送，同时需要较多的信号。在目前的图像传感器中，随着像素数的增加，每1像素的间距变小。此外，随着高帧速率化，为了使列AD变换电路的数量增加而进行并行处理，列AD变换电路的间距变小。由此，必须抑制每1列的信号线的数量。在这样的状态下，如在专利文献1中记载那样，难以采用使用多个信号线以一次转送信号的方式。此外，在该方式中，还有转送时的峰值电流变大、并且起因于峰值电流的噪声也增加的问题。
此外，在专利文献2中，提出了在计数器与存储器之间的信号的传送中使用共用的总线的方式。具体而言，将多个计数器和多个存储器用一根信号线连接。但是，在专利文献2的方法中，转送处理的时间有可能变长，由此，整体的处理时间有可能变长。
在本实施方式中，对能够在抑制面积的增加的同时实现高速化的摄像装置进行说明。此外，对转送时的峰值电流减小并且起因于峰值电流的噪声也能够降低的摄像装置进行说明。
有关本公开的一技术方案的摄像装置具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1计数器部、第2计数器部、第3计数器部及第4计数器部；上述存储器包括与上述第1计数器部对应的第1存储器部、与上述第2计数器部对应的第2存储器部、与上述第3计数器部对应的第3存储器部、以及与上述第4计数器部对应的第4存储器部；上述第1计数器部经由上述第1布线连接至上述第1存储器部；上述第3计数器部经由上述第1布线连接至上述第3存储器部；上述第2计数器部经由上述第2布线连接至上述第2存储器部；上述第4计数器部经由上述第2布线连接至上述第4存储器部。
据此，由于使用第1布线及第2布线进行转送处理，所以能够使转送处理高速化。此外，由于能够将第1布线及第2布线作为转送多个比特的信号的共用总线使用，所以能够抑制面积的增加。此外，能够减小转送时的峰值电流，并且也减小起因于峰值电流的噪声。
例如也可以是，上述摄像装置具备包括上述第1布线及上述第2布线的L条布线，L是2以上的整数；上述计数器包括以第1顺序排列而配置的至少2L个计数器部；上述第1计数器部是配置在上述第1顺序中的第i个的计数器部，i是L以下的整数；上述第3计数器部是配置在上述第1顺序中的第i+L个的计数器部；上述第2计数器部是配置在上述第1顺序中的第k个的计数器部，k是L以下的整数，k与i不同；上述第4计数器部是配置在上述第1顺序中的第k+L个的计数器部。
例如也可以是，上述存储器包括以第2顺序排列而配置的至少2L个存储器部；上述第1存储器部是配置在上述第2顺序中的第i个的存储器部；上述第3存储器部是配置在上述第2顺序中的第i+L个的存储器部；上述第2存储器部是配置在上述第2顺序中的第k个的存储器部；上述第4存储器部是配置在上述第2顺序中的第k+L个的存储器部。
例如也可以是，上述第1计数器部及上述第3计数器部是配置在上述第1顺序中的第奇数个的计数器部；上述第2计数器部及上述第4计数器部是配置在上述第1顺序中的第偶数个的计数器部。
例如也可以是，上述第1存储器部及上述第3存储器部是配置在上述第2顺序中的第奇数个的存储器部；上述第2存储器部及上述第4存储器部是配置在上述第2顺序中的第偶数个的存储器部。
据此，由于能够将用来控制转送处理的信号线在邻接的计数器部及存储器部间共用，所以能够削减布线资源。由此，能够减小面积。
例如也可以是，上述第1计数器部及上述第3计数器部与上述数字信号的低位的比特对应；上述第2计数器部及上述第4计数器部与上述数字信号的高位的比特对应。
据此，将高位比特的一个和低位比特的一个同时转送。这里，在低照度摄像时高位比特的数据不变迁。由此，通过该结构，能够抑制低照度摄影时的转送处理的峰值电流。
例如也可以是，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送基于同一信号进行。
据此，能够同时进行经由第1布线的数据的转送和经由第2布线的数据的转送。由此，能够使转送处理高速化。
例如也可以是，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送在相互不同的定时进行。
据此，在不同的定时进行经由第1布线的数据的转送和经由第2布线的数据的转送。由此，能够抑制转送时的峰值电流。
例如也可以是，上述摄像装置具有第1动作模式和第2动作模式；上述第1动作模式中，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送基于同一信号进行；上述第2动作模式中，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送在相互不同的定时进行。
据此，能够按照用途来切换能够实现高速化的第1动作模式和能够抑制转送时的峰值电流的第2动作模式。由此，能够将单一的计数器电路及存储器电路由多个用途的摄像装置或照相机系统共用。
有关本公开的一技术方案的照相机系统具备上述摄像装置、以及对从上述摄像装置输出的信号进行处理的照相机信号处理部。
据此，在该照相机系统中，由于使用第1布线及第2布线进行转送处理，所以能够使转送处理高速化。此外，由于能够将第1布线及第2布线作为转送多个比特的信号的共用总线使用，所以能够抑制面积的增加。此外，能够减小转送时的峰值电流，并且也减小起因于峰值电流的噪声。
以下，参照附图详细地说明本公开的实施方式。另外，以下说明的实施方式都是表示包含性或具体的例子的。在以下的实施方式中表示的数值、形状、材料、构成要素、构成要素的配置位置及连接形态、步骤、步骤的顺序等是一例，不是限定本公开的意思。在本说明书中说明的各种各样的形态只要不发生矛盾就能够相互组合。此外，关于以下的实施方式的构成要素中的、在表示本公开的最上位概念的独立权利要求中没有记载的构成要素，设为任意的构成要素而进行说明。在以下的说明中，具有实质上相同的功能的构成要素用共用的标号表示，有省略说明的情况。
(第1实施方式)
首先，说明有关本实施方式的摄像装置的结构。图1是表示有关本实施方式的摄像装置100的例示性的结构的框图。图1所示的摄像装置100具有包括多个像素102的像素阵列101和外围电路。
多个像素102例如以矩阵状排列在半导体基板上，作为摄像区域发挥功能。各像素102通过将入射光进行光电变换而生成电荷，将作为与电荷对应的电信号的像素信号输出。多个像素102被连接在按照每列设置的垂直信号线上。
在图示的例子中，各像素102的中心位于正方格子的格子点上。当然，像素102的配置并不限定于图示的例子，例如也可以以各中心位于三角格子、六角格子等的格子点上的方式配置多个像素102。此外，多个像素102也可以一维地排列。在此情况下，可以利用摄像装置100作为线传感器。
在图1所例示的结构中，外围电路包括行扫描电路103、电流源电路104、比较电路105、计数器电路106、存储器电路107、控制部108、信号处理电路109及输出电路110。外围电路既可以被配置在形成有像素阵列101的半导体基板上，也可以其一部分被配置在其他的基板上。
行扫描电路103选择多个像素102中的一部分行的像素102。电流源电路104包括按照每列设置的电流源(未图示)。各电流源被连接在对应的列的垂直信号线上。
比较电路105包括按照每列设置的比较器(未图示)。各比较器被连接在对应的垂直信号线上，将从像素102输出到垂直信号线中的像素信号与参照信号RAMP比较，生成表示比较结果的输出信号。
计数器电路106包括按照每列设置的计数器121。各计数器121通过对从计数期间的开始起到来自比较器的输出信号反转为止的期间进行计数，生成与像素信号对应的数字信号。即，通过由比较器及计数器121将作为模拟信号的像素信号的进行AD变换，生成数字信号。
存储器电路107包括按照每列设置的存储器131。各存储器131保存由对应的计数器121得到的数字信号。
共用转送总线111被连接在对应的计数器121与存储器131之间，将从计数器121输出的数字信号向存储器131传送。
控制部108控制各处理部。信号处理电路109对保存在存储器电路107中的数字信号进行信号处理。输出电路110将由信号处理电路109信号处理后的数字信号向摄像装置100的外部输出。
图2是表示计数器电路106及存储器电路107的结构的图。计数器121是2n(n是1以上的整数)比特的计数器，包括2n个计数器部122。各计数器部122是1比特的计数器。即，计数器121生成2n比特的数字信号。此外，2n个计数器部122分别与数字信号中包含的各比特对应。此外，2n个计数器部122例如在列延伸的方向上排列。此外，例如图2所示的计数器部CNT0侧对应于数字信号的低位比特侧，计数器部CNT2n－1侧对应于数字信号的高位比特侧。即，计数器部CNT0～CNT2n－1分别与数字信号的第0比特～第2n－1比特对应。
存储器131是2n(n是1以上的整数)比特的存储器，包括2n个存储器部132。即，存储器131保存2n比特的数字信号。各存储器部132是1比特的存储器。即，2n个存储器部132分别与数字信号中包含的各比特对应。此外，2n个存储器部132例如在列延伸的方向上排列。此外，例如图2所示的存储器部MEM0侧对应于数字信号的低位比特侧，存储器部MEM2n－1侧对应于数字信号的高位比特侧。即，存储器部MEM0～MEM2n－1分别与数字信号的第0比特～第2n－1比特对应。此外，2n个计数器部122及2n个存储器部132被经由共用转送总线111A、111B、134A及134B连接。
此外，存储器电路107具备保持电路133A及133B和读出放大器136。保持电路133A及133B被连接在共用转送总线111A及111B上。
在将保持在存储器部132中的数据读出的情况下，被读出用字线RD选择的存储器部132内的数据，向读出用比特线135A及135B输出。读出放大器136将该数据放大后输出。
图3是表示计数器部122的结构例的图。计数器部122具备保持1比特的计数值的计数值保存单元123和三态缓存124。三态缓存124的输出端子仅被连接在共用转送总线111A及111B的某一方上。另外，这里在不将共用转送总线111A及111B区别的情况下，也将共用转送总线111A及111B的某一方记作共用转送总线111。此外，在不将共用转送总线134A及134B区别的情况下，也将共用转送总线134A及134B的某一方记作共用转送总线134。由转送信号TR将计数值保存单元123内的数据向共用转送总线111输出。此外，该数据的反转数据向共用转送总线134输出。
图4是表示存储器部132的结构例的图。通过转送用字线的转送信号TR成为高电平，共用转送总线111的数据被向存储器部132写入。此外，通过读出用字线RD成为高电平，存储器部132的数据被向读出用比特线135A及135B输出。由此，执行从存储器部132的读出动作。另外，在图4中，表示了存储器部132是SRAM(静态随机存取存储器)构造的例子，但存储器部132的结构并不限于此。
图5是表示一个计数器121及存储器131与控制部108的连接关系的图。
如图5所示，最低位的比特0的计数器部122被连接在共用转送总线111A上，比特1的计数器部122被连接在共用转送总线111B上，比特2的计数器部122被连接在共用转送总线111A上，比特2n－2的计数器部122被连接在共用转送总线111A上，比特2n－1的计数器部122被连接在共用转送总线111B上。这样，连接在共用转送总线111A上的计数器部122和连接在共用转送总线111B上的计数器部122被交替地排列。即，多个计数器部122在列延伸的方向上依次排列而配置。连接在共用转送总线111A上的多个计数器部122分别被配置在上述顺序中的第奇数个。连接在共用转送总线111B上的多个计数器部122别被配置在上述顺序中的第偶数个。
换言之，与偶数比特对应的多个计数器部122被连接在共用转送总线111A上，与奇数比特对应的多个计数器部122被连接在共用转送总线111B上。
此外，比特0的存储器部132被连接在共用转送总线111A及134A上，比特1的存储器部132被连接在共用转送总线111B及134B上，比特2的存储器部132被连接在共用转送总线111A及134A上，比特2n－2的存储器部132被连接在共用转送总线111A及134A上，比特2n－1的存储器部132被连接在共用转送总线111B及134B上。
上述多个存储器部以第2顺序排列而配置，这样，连接在共用转送总线111A及134A上的存储器部132和连接在共用转送总线111B及134B上的存储器部132被交替地排列。即，多个存储器部132在列延伸的方向上依次排列而配置。连接在共用转送总线111A及134A上的多个存储器部132分别被配置在上述顺序中的第奇数个。连接在共用转送总线111B及134B上的多个存储器部132分别被配置在上述顺序中的第偶数个。
换言之，与偶数比特对应的多个存储器部132被连接在共用转送总线111A及134A上，与奇数比特对应的多个存储器部132被连接在共用转送总线111B及134B上。
控制部108包括n比特的移位寄存器141。移位寄存器141使用转送时钟信号CLK1，生成n比特的转送信号TRANS0～TRANSn－1。转送信号TRANS0被向比特0及比特1的计数器部122、以及存储器部123供给。以后依次同样，各比特的转送信号TRANS被向连续的2比特的计数器部122及存储器部132供给。另外，下文中将向各比特的计数器部122及存储器部132供给的转送信号记作TRi(i是1～2n－1)。
通过这样的结构，由于向邻接的计数器部122供给相同的信号，所以能够将对于2比特的布线用1根布线实现。由此，能够削减布线区域的面积。另外，这里表示了多个计数器部122及多个存储器部132以比特顺序排列而配置的例子，但也可以不以比特顺序排列。即，只要向在物理上邻接配置的2个计数器部122供给相同的信号就可以。
以下，说明摄像装置100的动作。图6是用来说明信号的读出时的摄像装置100的动作的例示性的时序图。
在期间T1中，从第M行的像素102例如将作为复位(reset)状态的信号的基准信号读出。接着，在期间T2中，通过控制部108的控制，参照信号RAMP被输入到比较电路105中，同时计数时钟CLK0被输入到计数器电路106中。此外，计数器电路106进行向下计数(downcount)。由此，来自像素102的作为模拟信号的基准信号被变换为数字信号。
接着，在期间T3中，从像素102读出与光的强度对应的信号。接着，在期间T4中，通过控制部108的控制，参照信号RAMP被输入到比较电路105中，同时计数时钟CLK0被输入到计数器电路106中。此外，计数器电路106进行向上计数(up count)。由此，相当于与由第M行的像素102得到的光的强度对应的信号和基准信号的差的数字信号被保存到计数器电路106中。
接着，在期间T5中，控制部108使用转送时钟信号CLK1生成转送信号TRANS0～TRANSn－1，作为转送信号TR0～TR2n－1向计数器电路106供给。由此，计数器电路106的数字信号被向存储器电路107转送。
具体而言，对应于第1次的转送时钟信号CLK1，第0比特的转送信号TRANS0变为有效。该转送信号TRANS0被供给到第0比特和第1比特的计数器部122及存储器部132中。由此，第0比特和第1比特的计数器部122的数据及反转数据分别向共用转送总线111A、111B、134A及134B输出，该数据被保存到第0比特和第1比特的存储器部132中。这样，从第0比特的计数器部122向存储器部132的转送和从第1比特的计数器部122向存储器部132的转送在基于相同的转送信号TRANS0的定时被进行。
以后依次进行同样的动作。由此，将2n比特的数字信号从2n比特的计数器部122向2n比特的存储器部132通过n次的转送时钟高速地转送。
接着，如果将第M+1行的像素信号的读出在从期间T6到期间T10中同样地执行，则同时从存储器电路107将与第M行的像素信号对应的数字信号向摄像装置100的外部读出。
另外，计数器部122及存储器部132的比特数也可以不是偶数。此外，计数器部122和存储器部132的比特数也可以不同。例如，计数器部122是11比特，存储器部132是12比特。此外，在存储器部132的剩余的1比特中，保存不包含在计数器部122的数据中的标志信号等。
此外，共用转送总线111的数量也可以是3条以上。例如，在使用L(L是2以上的整数)条的第1至第L的共用转送总线111的情况下，在第i(i是1至L的任意的整数)的共用转送总线111上，连接着第i个及第i+L个配置的计数器部122、和第i个及第i+L个配置的存储器部132。
(第2实施方式)
在本实施方式中，对第1实施方式的变形例进行说明。在本实施方式中，2条共用转送总线111A及111B和计数器部122及存储器部132的连接关系与第1实施方式不同。图7是表示有关本实施方式的摄像装置100中的一个计数器121及存储器131与控制部108的连接关系的图。
如图7所示，从最低位的比特0到比特n－1的计数器部122被连接在共用转送总线111A上。从比特n到比特2n－1的计数器部122被连接在共用转送总线111B上。
此外，从最低位的比特0到比特n－1的存储器部132被连接在共用转送总线111A及134A上。从比特n到比特2n－1的存储器部132被连接在共用转送总线111B及134B上。
这样，连接在共用转送总线111A上的多个计数器部122及多个存储器部132与数字信号的多个低位比特对应。此外，连接在共用转送总线111B上的多个计数器部122及多个存储器部132与数字信号的多个高位比特对应。
控制部108的结构与第1实施方式是同样的，但转送信号TRANS0～TRANSn－1的供给目标与第1实施方式不同。转送信号TRANS0被供给到比特0及比特n的计数器部122以及存储器部132中。以后依次同样，各比特的转送信号TRANS被供给到相差n比特的2个计数器部122及存储器部132中。
图8是从通常照度时的计数器部122向存储器部132的转送动作的时序图。控制部108使用转送时钟信号CLK1生成转送信号TRANS0～TRANSn－1，作为转送信号TR0～TR2n－1向计数器电路106供给。由此，计数器电路106的数字信号被向存储器电路107转送。
具体而言，对应于第1次的转送时钟信号CLK1，第0比特的转送信号TRANS0变为有效。该转送信号TRANS0被供给到第0比特和第n比特的计数器部122及存储器部132中。由此，第0比特和第n比特的计数器部122的数据及反转数据分别向共用转送总线111A、111B、134A及134B输出，该数据被保存到第0比特和第n比特的存储器部132。
以后依次进行同样的动作。由此，与第1实施方式同样，能够将2n比特的数字信号通过n次的转送时钟高速地转送。
这里，在设1比特的转送时数据反转的情况下的峰值电流为A的情况下，进行每2比特的转送，所以每个时钟最大有可能消耗2A的峰值电流。
图9是低照度时的从计数器部122向存储器部132的转送动作的时序图。在低照度时，由于高位侧的比特几乎不变化，所以高位侧的共用转送总线111B几乎不会从由保持电路133B保持的数据变化。由此，在从计数器部122向存储器部132的转送时几乎不发生用来驱动共用转送总线111B及134B的电流。在本实施方式中，如上述那样同时被转送的比特的组由高位比特和低位比特构成。由此，低照度时的峰值电流如图9所示那样成为A。这样，通过使用本实施方式的结构，能够减小低照度时的峰值电流。由此，能够削减起因于峰值电流的噪声。
另外，为了减小低照度时的峰值电流，只要进行控制以使同时被转送的数字信号为低位比特和高位比特的组就可以。即，多个计数器部122及多个存储器部132的物理上的配置是任意的。
(第3实施方式)
在本实施方式中，对第1实施方式的变形例进行说明。在第1实施方式中，叙述了用2条共用转送总线111A及111B将2比特的数据同时转送的例子。在本实施方式中，使用2条共用转送总线111A及111B按每1个比特以不同的定时转送数据。
图10是表示有关本实施方式的摄像装置100中的一个计数器121及存储器131和控制部108A的连接关系的图。
另外，计数器部122及存储器部132和共用转送总线111A及111B的连接关系与第1实施方式是同样的。
控制部108A具备n比特的移位寄存器141及141A。移位寄存器141使用转送时钟信号CLK1，生成n比特的转送信号TRANS0_0～TRANS0_n－1。转送信号TRANS0_0～TRANS0_n－1向偶数比特的计数器部122存储器部132供给。
移位寄存器141A使用转送时钟信号CLK2生成n比特的转送信号TRANS1_0～TRANS1_n－1。转送信号TRANS1_0～TRANS1_n－1被供给到奇数比特的计数器部122存储器部132中。
图11是本实施方式的从计数器部122向存储器部132的转送动作的时序图。转送时钟信号CLK1和CLK2相位不同，例如如图11所示，转送时钟信号CLK2是转送时钟信号CLK1的反转信号。
此外，如图11所示，从第0比特的计数器部122起，依次以不同的定时依次进行数据的转送。即，从第0比特的计数器部122向存储器部132的转送和从第1比特的计数器部122向存储器部132的转送基于不同的转送信号TRANS0_0及TRANS1_0在不同的定时进行。
根据以上，在本实施方式中，与第1实施方式同样能够高速地实现转送。进而，由于能够不将转送信号TR0～TR2n－1的定时错开，所以如图11所示，能够将转送时的峰值电流抑制为不到2A。由此，能够削减起因于峰值电流的噪声。
另外，这里说明了对于第1实施方式的结构应用上述变更的例子，但也可以对于第2实施方式的结构应用同样的变更。
此外，也可以是多个转送信号TR的高区间相互不重复，也可以向连接在不同的共用转送总线111上的计数器部122供给的转送信号TR的一部分不重复。
(第4实施方式)
在本实施方式中，对第1实施方式的变形例进行说明。在本实施方式中，对具有在第1实施方式中说明的使用2条共用转送总线111A及111B进行高速转送的第1动作模式、和不进行高速转送的第2动作模式的摄像装置100进行说明。
图12是表示有关本实施方式的摄像装置100中的一个计数器121及存储器131和控制部108B的连接关系的图。
另外，计数器部122及存储器部132和共用转送总线111A及111B的连接关系与第1实施方式是同样的。
控制部108B包括n比特的移位寄存器141、2n比特的移位寄存器141B和选择器142。移位寄存器141使用转送时钟信号CLK1生成n比特的转送信号TRANS0_0～TRANS0_n－1。移位寄存器141B使用转送时钟信号CLK1生成2n比特的转送信号TRANS1_0～TRANS1_2n－1。
选择器142基于模式控制信号MODE，选择n比特的转送信号TRANS0_0～TRANS0_n－1和2n比特的转送信号TRANS1_0～TRANS1_2n－1的一方，将所选择的信号作为转送信号TR0～TR2n－1向多个计数器部122及多个存储器部132供给。
具体而言，选择器142在由模式控制信号MODE表示第1动作模式的情况下，将n比特的转送信号TRANS0_0～TRANS0_n－1通过与第1实施方式同样的方法，向多个计数器部122及多个存储器部132供给。此外，选择器142在由模式控制信号MODE表示第2动作模式的情况下，将2n比特的转送信号TRANS1_0～TRANS1_2n－1向多个计数器部122及多个存储器部132供给。
图13是选择了第2动作模式的情况下的转送动作的时序图。如图13所示，在第2动作模式中，对于转送时钟信号CLK1的一个时钟仅进行1比特的信号的转送。由此，能够减小转送时的峰值电流。
这样，在本实施方式中，通过切换动作模式，能够切换能够实现高速转送的第1动作模式和能够抑制峰值电流的第2动作模式。由此，能够将单一的计数器电路及存储器电路在多个用途的摄像装置或照相机系统中共用。
另外，这里说明了对于第1实施方式的结构应用上述变更的例子，但也可以对于第2实施方式的结构或第3实施方式的结构应用同样的变更。
此外，在第1至第4实施方式中表示的结构在转送源的计数器121的比特数和转送目的地的存储器132的比特数大致是相同数量的摄像装置中是特别有效的手段。
(第5实施方式)
在本实施方式中，对具备上述摄像装置100的照相机系统进行说明。
图14是表示有关本实施方式的照相机系统200的结构的一例的框图。该照相机系统200例如被用在智能电话、摄像机、数字静像照相机、监视照相机或面向车载的照相机等中。
该照相机系统200具备摄像装置100、透镜201、照相机信号处理部202和系统控制器203。
透镜201是用来将入射光向摄像装置100具备的像素阵列101引导的光学元件。
摄像装置100例如是有关上述实施方式的摄像装置100。摄像装置100将由透镜201成像在摄像面上的像光以像素单位变换为电信号，将得到的图像信号输出。
照相机信号处理部202是对于由摄像装置100生成的图像信号进行各种各样的处理的电路。
系统控制器203是驱动摄像装置100及照相机信号处理部202的控制部。
由照相机信号处理部202处理后的图像信号被作为静止图像或运动图像记录到例如存储器等的记录介质中。或者，图像信号被作为运动图像映在由液晶显示器等构成的监视器上。
有关本实施方式的照相机系统200通过使用上述摄像装置100，能够使从计数器电路106向存储器电路107的转送高速化。
以上，对有关本公开的实施方式的摄像装置进行了说明，但本公开并不限定于该实施方式。
例如，框图中的功能块的划分是一例，也可以将多个功能块作为一个功能块实现，或将一个功能块划分为多个，或将一部分的功能转移到其他的功能块中。
此外，在有关上述实施方式的各装置中包含的各处理部典型地可以作为集成电路即LSI实现。它们既可以单独地1芯片化，也可以包含一部分或全部而1芯片化。
此外，集成电路化并不限于LSI，也可以由专用电路或通用处理器实现。也可以利用在LSI制造后能够编程的FPGA(现场可编程门阵列)、或能够再构成LSI内部的电路单元的连接及设定的可重构处理器。
此外，上述各实施方式中，各构成要素的一部分也可以通过执行适合于该构成要素的软件程序来实现。构成要素也可以通过CPU或处理器等的程序执行部将记录在硬盘或半导体存储器等的记录介质中的软件程序读出并执行来实现。
产业上的可利用性
有关本公开的摄像装置能够向数字静像照相机、医疗用照相机、监视用照相机、车载用照相机、数字单反照相机、数字无反照相机等各种各样的照相机系统及传感器系统应用。
标号说明
100 摄像装置
101 像素阵列
102 像素
103 行扫描电路
104 电流源电路
105 比较电路
106 计数器电路
107 存储器电路
108、108A、108B 控制部
109 信号处理电路
110 输出电路
111、111A、111B、134、134A、134B 共用转送总线
121 计数器
122 计数器部
123 计数值保存单元
124 三态缓存
131 存储器
132 存储器部
133A、133B 保持电路
135A、135B 读出用比特线
136 读出放大器
141、141A、141B 移位寄存器
142 选择器
200 照相机系统
201 透镜
202 照相机信号处理部
203 系统控制器

Claims (15)

1.一种摄像装置，其特征在于，具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1计数器部、第2计数器部、第3计数器部及第4计数器部；上述存储器包括与上述第1计数器部对应的第1存储器部、与上述第2计数器部对应的第2存储器部、与上述第3计数器部对应的第3存储器部、以及与上述第4计数器部对应的第4存储器部；上述第1计数器部经由上述第1布线连接至上述第1存储器部；上述第3计数器部经由上述第1布线连接至上述第3存储器部；上述第2计数器部经由上述第2布线连接至上述第2存储器部；上述第4计数器部经由上述第2布线连接至上述第4存储器部；上述数字信号中包含的上述多个比特包括在上述多个比特中位于低位侧的低位比特和在上述多个比特中位于高位侧的高位比特；上述第1计数器部及上述第3计数器部分别与上述低位比特中的1个比特对应；上述第2计数器部及上述第4计数器部分别与上述高位比特中的1个比特对应。
2.如权利要求1所述的摄像装置，其特征在于，上述摄像装置具备包括上述第1布线及上述第2布线的L条布线，L是2以上的整数；上述计数器包括以第1顺序排列而配置的至少2L个计数器部；上述第1计数器部是配置在上述第1顺序中的第i个的计数器部，i是L以下的整数；上述第3计数器部是配置在上述第1顺序中的第i+L个的计数器部；上述第2计数器部是配置在上述第1顺序中的第k个的计数器部，k是L以下的整数，k与i不同；上述第4计数器部是配置在上述第1顺序中的第k+L个的计数器部。
3.如权利要求2所述的摄像装置，其特征在于，上述存储器包括以第2顺序排列而配置的至少2L个存储器部；上述第1存储器部是配置在上述第2顺序中的第i个的存储器部；上述第3存储器部是配置在上述第2顺序中的第i+L个的存储器部；上述第2存储器部是配置在上述第2顺序中的第k个的存储器部；上述第4存储器部是配置在上述第2顺序中的第k+L个的存储器部。
4.如权利要求1至3中任一项所述的摄像装置，其特征在于，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送基于同一信号进行。
5.如权利要求1至3中任一项所述的摄像装置，其特征在于，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送在相互不同的定时进行。
6.一种摄像装置，其特征在于，具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1计数器部、第2计数器部、第3计数器部及第4计数器部；上述存储器包括与上述第1计数器部对应的第1存储器部、与上述第2计数器部对应的第2存储器部、与上述第3计数器部对应的第3存储器部、以及与上述第4计数器部对应的第4存储器部；上述第1计数器部经由上述第1布线连接至上述第1存储器部；上述第3计数器部经由上述第1布线连接至上述第3存储器部；上述第2计数器部经由上述第2布线连接至上述第2存储器部；上述第4计数器部经由上述第2布线连接至上述第4存储器部；上述摄像装置具备包括上述第1布线及上述第2布线的L条布线，L是2以上的整数；上述计数器包括以第1顺序排列而配置的至少2L个计数器部；上述第1计数器部是配置在上述第1顺序中的第i个的计数器部，i是L以下的整数；上述第3计数器部是配置在上述第1顺序中的第i+L个的计数器部；上述第2计数器部是配置在上述第1顺序中的第k个的计数器部，k是L以下的整数，k与i不同；上述第4计数器部是配置在上述第1顺序中的第k+L个的计数器部；上述第1计数器部及上述第3计数器部是配置在上述第1顺序中的第奇数个的计数器部；上述第2计数器部及上述第4计数器部是配置在上述第1顺序中的第偶数个的计数器部。
7.如权利要求6所述的摄像装置，其特征在于，上述存储器包括以第2顺序排列而配置的至少2L个存储器部；上述第1存储器部是配置在上述第2顺序中的第i个的存储器部；上述第3存储器部是配置在上述第2顺序中的第i+L个的存储器部；上述第2存储器部是配置在上述第2顺序中的第k个的存储器部；上述第4存储器部是配置在上述第2顺序中的第k+L个的存储器部。
8.如权利要求6或7所述的摄像装置，其特征在于，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送基于同一信号进行。
9.如权利要求6或7所述的摄像装置，其特征在于，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送在相互不同的定时进行。
10.一种摄像装置，其特征在于，具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1计数器部、第2计数器部、第3计数器部及第4计数器部；上述存储器包括与上述第1计数器部对应的第1存储器部、与上述第2计数器部对应的第2存储器部、与上述第3计数器部对应的第3存储器部、以及与上述第4计数器部对应的第4存储器部；上述第1计数器部经由上述第1布线连接至上述第1存储器部；上述第3计数器部经由上述第1布线连接至上述第3存储器部；上述第2计数器部经由上述第2布线连接至上述第2存储器部；上述第4计数器部经由上述第2布线连接至上述第4存储器部；上述摄像装置具备包括上述第1布线及上述第2布线的L条布线，L是2以上的整数；上述计数器包括以第1顺序排列而配置的至少2L个计数器部；上述第1计数器部是配置在上述第1顺序中的第i个的计数器部，i是L以下的整数；上述第3计数器部是配置在上述第1顺序中的第i+L个的计数器部；上述第2计数器部是配置在上述第1顺序中的第k个的计数器部，k是L以下的整数，k与i不同；上述第4计数器部是配置在上述第1顺序中的第k+L个的计数器部；上述存储器包括以第2顺序排列而配置的至少2L个存储器部；上述第1存储器部是配置在上述第2顺序中的第i个的存储器部；上述第3存储器部是配置在上述第2顺序中的第i+L个的存储器部；上述第2存储器部是配置在上述第2顺序中的第k个的存储器部；上述第4存储器部是配置在上述第2顺序中的第k+L个的存储器部；上述第1存储器部及上述第3存储器部是配置在上述第2顺序中的第奇数个的存储器部；上述第2存储器部及上述第4存储器部是配置在上述第2顺序中的第偶数个的存储器部。
11.如权利要求10所述的摄像装置，其特征在于，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送基于同一信号进行。
12.如权利要求10所述的摄像装置，其特征在于，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送在相互不同的定时进行。
13.一种摄像装置，其特征在于，具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括分别与上述数字信号中包含的多个比特中的1个对应的第1计数器部、第2计数器部、第3计数器部及第4计数器部；上述存储器包括与上述第1计数器部对应的第1存储器部、与上述第2计数器部对应的第2存储器部、与上述第3计数器部对应的第3存储器部、以及与上述第4计数器部对应的第4存储器部；上述第1计数器部经由上述第1布线连接至上述第1存储器部；上述第3计数器部经由上述第1布线连接至上述第3存储器部；上述第2计数器部经由上述第2布线连接至上述第2存储器部；上述第4计数器部经由上述第2布线连接至上述第4存储器部；上述摄像装置具有第1动作模式和第2动作模式；上述第1动作模式中，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送基于同一信号进行；上述第2动作模式中，从上述第1计数器部向上述第1存储器部的转送和从上述第2计数器部向上述第2存储器部的转送在相互不同的定时进行。
14.一种摄像装置，其特征在于，具备：像素，输出与入射光对应的像素信号；比较器，将上述像素信号与参照信号比较，生成表示比较结果的输出信号；计数器，通过对上述输出信号反转为止的期间进行计数，生成与上述像素信号对应的数字信号；存储器，保存上述数字信号；以及相互不同的第1布线及第2布线，将上述计数器和上述存储器连接；上述计数器包括与上述数字信号中包含的多个比特中位于低位侧的低位比特的每一个一一对应的低位计数器部、和与上述数字信号中包含的多个比特中位于高位侧的高位比特的每一个一一对应的高位计数器部；上述存储器包括与上述低位计数器部的每一个一一对应的低位存储器部和与上述高位计数器部的每一个一一对应的高位存储器部；上述低位计数器部的每一个经由上述第1布线连接至上述低位存储器部中的对应的低位存储器部；上述高位计数器部的每一个经由上述第2布线连接至上述高位存储器部中的对应的高位存储器部。
15.一种照相机系统，其特征在于，具备：权利要求1至14中任一项所述的摄像装置；以及照相机信号处理部，对从上述摄像装置输出的信号进行处理。
CN201810588334.3A 2017-07-03 2018-06-08 摄像装置及照相机系统 Active CN109246369B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2017130392 2017-07-03
JP2017-130392 2017-07-03

Publications (2)

Publication Number Publication Date
CN109246369A CN109246369A (zh) 2019-01-18
CN109246369B true CN109246369B (zh) 2022-08-09

Family

ID=64735000

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201810588334.3A Active CN109246369B (zh) 2017-07-03 2018-06-08 摄像装置及照相机系统

Country Status (3)

Country Link
US (1) US10623676B2 (zh)
JP (1) JP7113368B2 (zh)
CN (1) CN109246369B (zh)

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002140044A (ja) 2000-10-31 2002-05-17 Mitsubishi Electric Corp 液晶表示装置ならびにそれを備えた携帯電話機および携帯情報端末機器
JP4768163B2 (ja) * 2001-08-03 2011-09-07 富士通セミコンダクター株式会社 半導体メモリ
JP2003273852A (ja) 2002-03-14 2003-09-26 Shinji Kimura 半導体集積回路装置
JP5067011B2 (ja) 2007-05-18 2012-11-07 ソニー株式会社 固体撮像装置、撮像装置、電子機器
JP2009060545A (ja) 2007-09-03 2009-03-19 Panasonic Corp 固体撮像装置、カメラおよび固体撮像装置の駆動方法
JP4946761B2 (ja) 2007-09-28 2012-06-06 ソニー株式会社 固体撮像素子およびカメラシステム
JP5347341B2 (ja) 2008-06-06 2013-11-20 ソニー株式会社 固体撮像装置、撮像装置、電子機器、ａｄ変換装置、ａｄ変換方法
JP5429547B2 (ja) 2009-10-02 2014-02-26 ソニー株式会社 固体撮像装置、撮像装置、ａｄ変換方法
JP5777942B2 (ja) 2010-07-02 2015-09-09 オリンパス株式会社 撮像装置
JP2012253624A (ja) * 2011-06-03 2012-12-20 Sony Corp 固体撮像装置およびカメラシステム
JP5871531B2 (ja) * 2011-09-08 2016-03-01 キヤノン株式会社 撮像装置、撮像システム
JP6091674B2 (ja) 2012-03-01 2017-03-08 キヤノン株式会社 撮像装置、撮像システム、撮像装置の駆動方法、撮像システムの駆動方法
US8890742B2 (en) * 2013-03-11 2014-11-18 Taiwan Semiconductor Manufacturing Co., Ltd. Column analog-to-digital converter for CMOS sensor
JP6550590B2 (ja) 2014-01-22 2019-07-31 パナソニックＩｐマネジメント株式会社 固体撮像装置
JP6587123B2 (ja) * 2015-06-08 2019-10-09 パナソニックＩｐマネジメント株式会社 撮像装置
KR102324537B1 (ko) * 2015-06-12 2021-11-09 삼성전자주식회사 출력 피크 전류를 분산할 수 있는 이미지 센서와 이를 포함하는 이미지 처리 시스템

Also Published As

Publication number Publication date
JP2019017064A (ja) 2019-01-31
US10623676B2 (en) 2020-04-14
US20190007641A1 (en) 2019-01-03
CN109246369A (zh) 2019-01-18
JP7113368B2 (ja) 2022-08-05

Similar Documents

Publication Publication Date Title
JP4893320B2 (ja) 固体撮像装置、撮像装置
US9237285B2 (en) Solid-state image pickup device and camera system
JP4589131B2 (ja) 画像センサおよびその画像読み出し方法
TWI533697B (zh) 影像感測器中之暫停行讀出
JP2012165168A (ja) 半導体装置、物理情報取得装置、及び、信号読出し方法
US7932945B2 (en) Solid-state imaging device
GB2520726A (en) Read-out circuitry for an image sensor
US9860472B2 (en) Image sensor and image processing system that compensate for fixed pattern noise (FPN)
US11323640B2 (en) Tetracell image sensor preforming binning
US7639296B2 (en) Solid state imaging apparatus
TWI446790B (zh) 影像感測器中之懸置行讀出
US10432878B2 (en) Imaging apparatus and imaging system having logical circuit to generate pixel driving signals
KR101164246B1 (ko) 판독 어드레스 제어 방법, 물리 정보 취득 장치, 및 반도체장치
JP2013187705A (ja) 信号伝送装置、光電変換装置および撮像システム
US8421892B2 (en) Solid-state imaging device and imaging apparatus
JP2010206653A (ja) 撮像装置、撮像素子およびその駆動方法
CN109246369B (zh) 摄像装置及照相机系统
US20050237407A1 (en) CMOS image sensor for processing analog signal at high speed
JP2016134907A (ja) 固体撮像装置
CN112311963A (zh) 图像传感器和操作该图像传感器的方法
US10834352B2 (en) Configurable interface alignment buffer between DRAM and logic unit for multiple-wafer image sensors
JP2010263509A (ja) 固体撮像装置およびその駆動方法
JP5504910B2 (ja) 撮像装置および撮像装置の駆動方法
KR20140110254A (ko) 이미지 센서의 구동 회로 및 구동 방법
JP2012085063A (ja) 撮像装置

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant