JP2006165039A

JP2006165039A - 半導体装置の製造方法

Info

Publication number: JP2006165039A
Application number: JP2004349912A
Authority: JP
Inventors: Masakazu Okada; 昌和岡田
Original assignee: Renesas Technology Corp
Current assignee: Renesas Technology Corp
Priority date: 2004-12-02
Filing date: 2004-12-02
Publication date: 2006-06-22

Abstract

【課題】隣接する埋め込み銅配線の間の耐圧特性や経時絶縁破壊特性を改善する。
【解決手段】シリコン基板１の上に形成した第一層間絶縁膜２の中に、第一バリア膜４ａおよび埋め込み銅配線６ａからなる配線Ａ、Ｂが形成されている。これらの配線の第一バリア膜４ａの上端部と第一層間絶縁膜２の上面との間に高さＹの段差を形成した構造とする。
このような構造とすることにより、高さＹの段差がない場合と比較して、隣接する配線Ａ、Ｂのうち一方の配線の埋め込み銅配線６ａに含まれる銅が他方の配線の埋め込み銅配線６ａに移動する経路長をＹの２倍の長さ長くすることができる。これにより、隣接する配線間の耐圧特性、経時絶縁破壊特性を向上させることができる。
【選択図】図１

Description

本発明は、埋め込み銅配線を用いた半導体装置の製造方法に関する。

半導体装置の微細化に伴い、配線抵抗を低減するためにアルミニウム配線に代わり銅配線が用いられるようになった。
銅配線の構造としては、微細加工上の問題から、銅を埋め込んで配線を形成する埋め込み型構造（ダマシン型構造）が広く用いられている。

ここで、上述の埋め込み型構造の銅配線を形成する例について説明する。
まず、シリコン基板上に層間絶縁膜を形成し、これを選択的にエッチングして第一の溝を形成する。次に、第一の溝の内面を第一バリア膜で被覆して、第一の溝の内側位置に第二の溝を有するように第一バリア膜を形成する。次に、第二の溝を埋め込むように全面に銅膜を形成する。

次に、第一の溝の外部に形成した銅膜および第一バリア膜を化学機械研磨などにより除去して底面および側面を第一バリア膜で被覆した銅配線を形成し、層間絶縁膜の上面を露出させる。
さらに、露出した層間絶縁膜、第一バリア膜、および銅配線を被覆するように全面に第二バリア膜を形成する（例えば、特許文献１参照）。
特開２００３−１５２０７６号公報

上記従来の半導体装置において銅配線に含まれる銅は、銅配線の側面を被覆する第一バリア膜の上端部と第二バリア膜との界面に沿って移動し、さらに層間絶縁膜と第二バリア膜との界面に沿って隣接する銅配線に向かって移動する。
そうすると、隣接する銅配線間の耐圧特性や、経時絶縁破壊（Time Dependent Dielectric Breakdown；ＴＤＤＢ）特性を劣化させてしまうという問題があった。

本発明は上記課題を解決するためになされたもので、埋め込み銅配線を用いた半導体装置の製造方法において、埋め込み銅配線に含まれる銅が隣接する埋め込み銅配線に移動する経路を長くすることにより、隣接する配線間の耐圧特性や、ＴＤＤＢ特性を改善することができる半導体装置の製造方法を提供することを目的とする。

本発明に係る半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜に第一の溝を形成する工程と、前記第一の溝の内面を被覆して前記第一の溝の内側位置に第二の溝を有するように全面に第一バリア膜を形成する工程と、前記第二の溝を埋め込むように全面に銅膜を形成する工程と、前記第一の溝の外部に形成した前記銅膜および前記第一バリア膜を除去して銅配線を形成し、前記絶縁膜の上面を露出させる工程と、前記露出した前記絶縁膜を所定膜厚エッチングして、前記絶縁膜の上面を前記第一バリア膜の上端部よりも低くする工程と、前記絶縁膜、前記第一バリア膜、および前記銅配線を被覆するように全面に第二バリア膜を形成する工程とを含むことを特徴とする。

また、本発明に係る別の半導体装置の製造方法は、基板上に絶縁膜を形成する工程と、前記絶縁膜に第一の溝を形成する工程と、前記第一の溝の内面を被覆して前記第一の溝の内側位置に第二の溝を有するように全面に第一バリア膜を形成する工程と、前記第二の溝を埋め込むように全面に銅膜を形成する工程と、前記第一の溝の外部に形成した前記銅膜および前記第一バリア膜を除去して銅配線を形成し前記絶縁膜の上面を露出させるとともに、前記第二の溝の両側の上端部が露出するように前記第二の溝に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部を有する銅配線を形成する工程と、前記絶縁膜、前記第一バリア膜、および前記銅配線を被覆するように全面に第二バリア膜を形成する工程とを含むことを特徴とする。
本発明のその他の特徴については、以下において詳細に説明する。

本発明によれば、埋め込み銅配線を用いた半導体装置の製造方法において、埋め込み銅配線に含まれる銅が隣接する埋め込み銅配線に移動する経路を長くすることにより、隣接する配線間の耐圧特性や、ＴＤＤＢ特性を改善することができる半導体装置の製造方法を得ることができる。

以下、図面を参照しながら本発明の実施の形態について説明する。なお、各図において同一または相当する部分には同一符号を付して、その説明を簡略化ないし省略する。

実施の形態１．
図１は、本発明の実施の形態１に係る半導体装置の断面図である。
図１に示すように、シリコン基板１の上に形成した第一層間絶縁膜２に、第一の溝３が形成されている。第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有し、上端部が第一層間絶縁膜２の上面よりも高くなるように第一バリア膜４ａが形成されている。そして第二の溝５の内部に銅配線６ａが埋め込まれ、さらに第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆する第二バリア膜７が形成されている。

このようにして第一バリア膜４ａおよび銅配線６ａからなる配線Ａと、これと隣接して、第一バリア膜４ａおよび銅配線６ａからなる配線Ｂとが、間隔Ｘで互いに隣接して形成されている。
また、配線Ａ、Ｂの第一バリア膜４ａと、第一層間絶縁膜２の上面との間に、それぞれ高さＹの段差が形成されている。

次に、本実施の形態に係る半導体装置の製造方法について説明する。
まず、図２に示すように、シリコン基板１の上に第一層間絶縁膜２を形成する。例えば、化学気相成長（Chemical Vapor Deposition；以下、「ＣＶＤ」という）法により、フッ素を含む低誘電率膜を５００〜６００ｎｍの膜厚で形成する。

次に、図２に示した第一層間絶縁膜２の上に、リソグラフィによりレジストパターン（図示しない）を形成する。これをマスクとして第一層間絶縁膜２をエッチングして、図３に示すように、第一層間絶縁膜２に第一の溝３を形成する。

次に、図４に示すように、第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有するように、全面に第一バリア膜４を形成する。例えば、スパッタ法などにより窒化タンタル（ＴａＮ）膜を１０〜２０ｎｍ程度の膜厚で形成する。このとき、隣接する第二の溝５の間隔Ｘ（４００ｎｍ程度）は最終的に形成する銅配線の間隔と等しい。
なお、第一バリア膜４は、最終的に形成する銅配線に含まれる銅が第一層間絶縁膜２に拡散するのを防止するための膜である。

次に、図５に示すように、第二の溝５を埋め込むように全面に銅膜６を形成する。例えば、めっき形成に必要な銅シード膜（図示しない）をスパッタ法により５０ｎｍ程度の膜厚で形成した後、さらに、銅膜を電解めっき法により３００〜４００ｎｍ程度の膜厚で形成する。

次に、図６に示すように、第一の溝３の外部に形成した銅膜６および第一バリア膜４（図５参照）を除去して第一バリア膜４ａおよび銅配線６ａを形成し、第一層間絶縁膜２の上面を露出させる。例えば、化学機械研磨（Chemical Mechanical Polishing；以下、「ＣＭＰ」という）により研磨して、第一バリア膜４ａおよび銅配線６ａからなる配線Ａ、Ｂを形成する。このとき配線Ａの銅配線６ａと、配線Ｂの銅配線６ａとの間隔は、隣接する第二の溝５の間隔Ｘ（４００ｎｍ程度）と等しくなる。

次に、図７に示すように、露出した第一層間絶縁膜２（図６参照）を所定膜厚（Ｙ）エッチングして、第一層間絶縁膜２の上面を配線Ａ、Ｂの第一バリア膜４ａの上端部よりも低くする。例えば、第一バリア膜４ａおよび銅配線６ａに対するエッチングレートが小さい条件で全面エッチバックして、第一層間絶縁膜２を５０ｎｍ程度エッチングする。
上記の方法により露出した第一層間絶縁膜２を所定膜厚（Ｙ）エッチングすることにより、配線Ａ、Ｂの第一バリア膜４ａと、第一層間絶縁膜２の上面との間に、高さＹの段差を制御性良く形成することができる。

ここで、配線Ａの銅配線６ａに含まれる銅は第一バリア膜４ａと、後に全面に形成する第二バリア膜との界面に沿って移動し、さらに、第一層間絶縁膜２と、後に全面に形成する第二バリア膜との界面に沿って配線Ｂの銅配線６ａに移動する。このとき、その経路の長さは（Ｘ＋２×Ｙ）で表される。従って第一層間絶縁膜２の上面と第一バリア膜４ａとの間に高さＹの段差がない場合と比較して、銅が移動する経路長をＹの２倍の長さ長くすることができる。

ここで、露出した第一層間絶縁膜２を所定膜厚（Ｙ）エッチングする工程を、フッ酸水溶液を用いて行うようにしても良い。例えば、０．１〜０．２％程度の濃度の希フッ酸（ＨＦ）水溶液を用いて、所定時間ウェットエッチングする。
これにより、銅配線６ａの表面にダメージを与えることなく第一層間絶縁膜２を所定膜厚エッチングすることができ、後に銅配線６ａの上にビアホールを形成する工程において、銅配線６ａに抉れが発生する不良を防止することができる。

次に、図８に示すように、第一層間絶縁膜２、配線Ａ、Ｂの第一バリア膜４ａ、配線Ａ、Ｂの銅配線６ａを被覆するように、全面に第二バリア膜７を形成する。さらに、その上に第二層間絶縁膜８を形成する。例えば、第二バリア膜７として、プラズマＣＶＤ法などによりシリコン窒化膜を２０〜３０ｎｍ程度の膜厚で形成する。また、第二層間絶縁膜８として、ＣＶＤ法によりフッ素を含むシリコン酸化膜を８００〜１０００ｎｍ程度の膜厚で形成する。

この後、図示しないが、第二層間絶縁膜８（図８参照）の上にリソグラフィによりレジストパターンを形成する。これをマスクとして第二層間絶縁膜８をエッチングして、配線Ａ、Ｂの銅配線６ａの上にビアホールを形成する。
以上のようにして、本実施の形態に係る半導体装置を形成する。

以上説明したように、本実施の形態に係る半導体装置は、シリコン基板１の上に形成した第一層間絶縁膜２に第一の溝３が形成され、第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有し、上端部が第一層間絶縁膜２の上面よりも高くなるようにした第一バリア膜４ａが形成され、第二の溝５の内部に銅配線６ａが埋め込まれ、第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆する第二バリア膜７を形成するようにしたものである。

このような構成とすることにより、配線Ａの銅配線６ａに含まれる銅が配線Ｂの銅配線６ａに移動するとき、第一層間絶縁膜２の上面と第一バリア膜４ａとの間に高さＹの段差がない場合と比較して、銅が移動する経路長をＹの２倍の長さ長くすることができる。
これにより、隣接する配線Ａと配線Ｂとの間の耐圧特性、経時絶縁破壊（Time Dependent Dielectric Breakdown；以下、「ＴＤＤＢ」という）特性を向上させることができる。

また、本実施の形態に係る半導体装置の製造方法は、まず、シリコン基板１の上に第一層間絶縁膜２を形成し、これに第一の溝３を形成するようにした。次に、第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有するように全面に第一バリア膜４を形成し、さらに第二の溝５を埋め込むように全面に銅膜６を形成するようにした。
次に、第一の溝３の外部に形成した銅膜６および第一バリア膜４を除去して第一バリア膜４ａおよび銅配線６ａを形成し第一層間絶縁膜２の上面を露出させた後、露出した第一層間絶縁膜２を所定膜厚（Ｙ）エッチングして、第一層間絶縁膜２の上面を第一バリア膜４ａの上端部よりも低くするようにした。さらに第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆するように全面に第二バリア膜７を形成するようにした。

このように形成することにより、隣接する配線Ａ、Ｂのいずれか一方の配線の銅配線６ａに含まれる銅が他方の配線の銅配線６ａに移動する経路長を制御性良く長くすることができる。

実施の形態２．
図９は、本発明の実施の形態２に係る半導体装置の断面図である。
図９に示すように、シリコン基板１の上に形成した第一層間絶縁膜２に、第一の溝３が形成されている。第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有するように第一バリア膜４ａが形成されている。そして、第二の溝５の両側の上端部が露出するように第二の溝５に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部９を有する銅配線６ａが形成されている。さらに第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆する第二バリア膜７が形成されている。

このようにして、第二の溝５の両側の上端部が所定高さ（Ｚ）露出するように第二の溝５に埋め込まれ、上面が凸形状となるように、隣り合う配線に対向した側面の両端の上部にシリコン基板１の方向に傾斜した傾斜部９を有する配線Ａ、Ｂの銅配線６ａが形成されている。

次に、本実施の形態に係る半導体装置の製造方法について説明する。
まず、シリコン基板１の上に第一層間絶縁膜２を形成する工程（図２参照）から、第二の溝５を埋め込むように全面に銅膜６を形成するまでの工程（図５参照）を、実施の形態１で示した方法と同様にして行う。

次に、図１０に示すように、第一の溝３の外部に形成した銅膜６および第一バリア膜４（図５参照）を除去して第一バリア膜４ａおよび銅配線６ａを形成して第一層間絶縁膜２の上面を露出させるとともに、第二の溝５の両側の上端部が露出するように第二の溝５に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部９を有する銅配線６ａを形成する。

例えば、実施の形態１で示したＣＭＰを行う（図６参照）際に、実施の形態１よりも所定時間だけ研磨時間を長くすることにより、電子が第一バリア膜４ａを介して銅配線６ａの上端部に流れ込む。この後、銅配線６ａの表面の酸化を防止するための防食膜（酸化防止膜）としてベンゾトリアゾール（Benzotriazole；ＢＴＡ）を塗布すると、銅配線６ａの上端部で、電子が流れ込んだ箇所の表面には防食膜が形成されない。
さらにこの後、ＣＭＰの後洗浄として水洗浄を行うと、防食膜が形成されていない箇所の銅配線６ａの表面がわずかに溶解する。このようにして、工程数を大幅に増加させることなく、配線Ａおよび配線Ｂの両側の上端部に傾斜部９を形成することができる。

次に、図１１に示すように、第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆するように全面に第二バリア膜７を形成する。さらに、その上に第二層間絶縁膜８を形成する。
これらの膜は実施の形態１と同様にして形成する。また、これ以降の工程についても、実施の形態１と同様にして行う。

以上説明したように、本実施の形態に係る半導体装置は、シリコン基板１の上に形成した第一層間絶縁膜２に、第一の溝３が形成され、第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有するように第一バリア膜４ａが形成され、第二の溝５の両側の上端部が露出するように第二の溝５に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部９を有する銅配線６ａが形成され、第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆する第二バリア膜７が形成されるようにしたものである。

このような構成とすることにより、配線Ａの銅配線６ａに含まれる銅が配線Ｂの銅配線６ａに移動するとき、配線Ａ、Ｂの銅配線６ａの両側の側面の上端部が第一バリア膜４ａの上端部と同じ高さである場合と比較して、銅が移動する経路長をＺの２倍の長さ長くすることができる。これにより、隣接する配線Ａと配線Ｂとの間の耐圧特性、およびＴＤＤＢ特性を向上させることができる。

また、本実施の形態に係る半導体装置の製造方法は、まず、シリコン基板１の上に第一層間絶縁膜２を形成し、これに第一の溝３を形成するようにした。次に、第一の溝３の内面を被覆して第一の溝３の内側位置に第二の溝５を有するように全面に第一バリア膜４を形成し、さらに第二の溝５を埋め込むように全面に銅膜６を形成するようにした。
次に、第一の溝３の外部に形成した銅膜６および第一バリア膜４を除去して第一バリア膜４ａおよび銅配線６ａを形成し第一層間絶縁膜２の上面を露出させるとともに、第二の溝５の両側の上端部が露出するように第二の溝５に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部９を有する銅配線を形成するようにした。さらに第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆するように全面に第二バリア膜７を形成するようにした。

このように形成することにより、工程数を大幅に増加させることなく、隣接する配線Ａ、Ｂのいずれか一方の配線の銅配線６ａに含まれる銅が他方の配線の銅配線６ａに移動する経路長を長くすることができる。

実施の形態３.
図１２は、本発明の実施の形態３に係る半導体装置の断面図である。
図１２に示すように、本実施の形態に係る半導体装置は、実施の形態２で示した半導体装置（図９参照）の第一バリア膜６ａを、上端部が第一層間絶縁膜２の上面よりも高くなるように形成した。

このようにして実施の形態２で示した半導体装置において、配線Ａ、Ｂの第一バリア膜４ａと、第一層間絶縁膜２の上面との間に、高さＹの段差が形成されている。

次に、本実施の形態に係る半導体装置の製造方法について説明する。
実施の形態２で示した、第一の溝３の外部に形成した銅膜６および第一バリア膜４を除去して第一バリア膜４ａおよび銅配線６ａを形成して第一層間絶縁膜２の上面を露出させるとともに第二の溝５の両側の上端部が露出するように第二の溝５に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部９を有する銅配線を形成する工程（図１０参照）の後、第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆するように全面に第二バリア膜７を形成する工程（図１１参照）の前に、実施の形態１で示したように露出した第一層間絶縁膜２を所定膜厚（Ｙ）エッチングして（図７参照）、図１３に示すように第一層間絶縁膜２の上面を第一バリア膜４ａの上端部よりも低くする。

さらに、図１４に示すように、第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆するように、全面に第二バリア膜７を形成する。さらに、その上に第二層間絶縁膜８を形成する。これらの工程については、実施の形態１で示した方法と同様にして行う。また、その後の工程についても、実施の形態１で示した方法と同様にして行う。

以上説明したように、本実施の形態に係る半導体装置は、実施の形態２で示した半導体装置において、第一バリア膜６ａを、上端部が第一層間絶縁膜２の上面よりも高さＹだけ高くなるように形成した。

このような構成とすることにより、配線Ａの銅配線６ａに含まれる銅が配線Ｂの銅配線６ａに移動するとき、実施の形態２と比較して、銅が移動する経路長をＹの２倍の長さ長くすることができる。従って、実施の形態２と比較して、隣接する配線Ａと配線Ｂとの間の耐圧特性、およびＴＤＤＢ特性をさらに向上させることができる。

また、本実施の本実施の形態に係る半導体装置の製造方法は、実施の形態２で示した第一の溝３の外部に形成した銅膜６および第一バリア膜４を除去して第一バリア膜４ａおよび銅配線６ａを形成して第一層間絶縁膜２の上面を露出させるとともに第二の溝５の両側の上端部が露出するように第二の溝５に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部９を有する銅配線を形成する工程の後、第一層間絶縁膜２、第一バリア膜４ａ、および銅配線６ａを被覆するように全面に第二バリア膜７を形成する工程の前に、露出した第一層間絶縁膜２を所定膜厚エッチングして、第一層間絶縁膜２の上面を第一バリア膜４ａの上端部よりも低くするようにした。

このように形成することにより、実施の形態２と比較して、隣接する配線Ａ、Ｂのいずれか一方の配線の銅配線６ａに含まれる銅が他方の銅配線６ａに移動する経路長をＹの２倍の長さ長くすることができる。これにより、隣接する配線Ａと配線Ｂとの間の耐圧特性、およびＴＤＤＢ特性を、実施の形態２の場合よりもさらに向上させることができる。

本発明の実施の形態１に係る半導体装置を示す断面図。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。本発明の実施の形態１に係る半導体装置の製造方法を示す断面図。本発明の実施の形態２に係る半導体装置を示す断面図。本発明の実施の形態２に係る半導体装置の製造方法を示す断面図。本発明の実施の形態２に係る半導体装置の製造方法を示す断面図。本発明の実施の形態３に係る半導体装置を示す断面図。本発明の実施の形態３に係る半導体装置の製造方法を示す断面図。本発明の実施の形態３に係る半導体装置の製造方法を示す断面図。

符号の説明

１シリコン基板、２第一層間絶縁膜、３第一の溝、４第一バリア膜、５第二の溝、６埋め込み銅配線、７第二バリア膜、８第二層間絶縁膜、９傾斜部。

Claims

基板上に絶縁膜を形成する工程と、
前記絶縁膜に第一の溝を形成する工程と、
前記第一の溝の内面を被覆して前記第一の溝の内側位置に第二の溝を有するように全面に第一バリア膜を形成する工程と、
前記第二の溝を埋め込むように全面に銅膜を形成する工程と、
前記第一の溝の外部に形成した前記銅膜および前記第一バリア膜を除去して銅配線を形成し、前記絶縁膜の上面を露出させる工程と、
前記露出した前記絶縁膜を所定膜厚エッチングして、前記絶縁膜の上面を前記第一バリア膜の上端部よりも低くする工程と、
前記絶縁膜、前記第一バリア膜、および前記銅配線を被覆するように全面に第二バリア膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
基板上に絶縁膜を形成する工程と、
前記絶縁膜に第一の溝を形成する工程と、
前記第一の溝の内面を被覆して前記第一の溝の内側位置に第二の溝を有するように全面に第一バリア膜を形成する工程と、
前記第二の溝を埋め込むように全面に銅膜を形成する工程と、
前記第一の溝の外部に形成した前記銅膜および前記第一バリア膜を除去して銅配線を形成し前記絶縁膜の上面を露出させるとともに、前記第二の溝の両側の上端部が露出するように前記第二の溝に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部を有する銅配線を形成する工程と、
前記絶縁膜、前記第一バリア膜、および前記銅配線を被覆するように全面に第二バリア膜を形成する工程と、
を含むことを特徴とする半導体装置の製造方法。
前記第一の溝の外部に形成した前記銅膜および前記第一バリア膜を除去して銅配線を形成し前記絶縁膜の上面を露出させるとともに、前記第二の溝の両側の上端部が露出するように前記第二の溝に埋め込まれ、上面が凸形状となるように両端の上部に傾斜部を有する銅配線を形成する工程の後、前記第二バリア膜を形成する工程の前に、
前記露出した前記絶縁膜を所定膜厚エッチングして、前記絶縁膜の上面を前記第一バリア膜の上端部よりも低くする工程を行うことを特徴とする請求項２に記載の半導体装置の製造方法。
前記露出した前記絶縁膜を所定膜厚エッチングする工程を、フッ酸水溶液を用いて行うことを特徴とする請求項１又は３に記載の半導体装置の製造方法。