JP2006159201A - 半田付け方法 - Google Patents

半田付け方法 Download PDF

Info

Publication number
JP2006159201A
JP2006159201A JP2004349447A JP2004349447A JP2006159201A JP 2006159201 A JP2006159201 A JP 2006159201A JP 2004349447 A JP2004349447 A JP 2004349447A JP 2004349447 A JP2004349447 A JP 2004349447A JP 2006159201 A JP2006159201 A JP 2006159201A
Authority
JP
Japan
Prior art keywords
solder material
soldering
soldering method
solder
metal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Ceased
Application number
JP2004349447A
Other languages
English (en)
Inventor
Atsushi Yamaguchi
敦史 山口
Kazuto Nishida
一人 西田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Holdings Corp
Original Assignee
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Matsushita Electric Industrial Co Ltd filed Critical Matsushita Electric Industrial Co Ltd
Priority to JP2004349447A priority Critical patent/JP2006159201A/ja
Publication of JP2006159201A publication Critical patent/JP2006159201A/ja
Ceased legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321Disposition
    • H01L2224/32151Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32245Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732Location after the connecting process
    • H01L2224/73251Location after the connecting process on different surfaces
    • H01L2224/73265Layer and wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/0132Binary Alloys
    • H01L2924/01322Eutectic Alloys, i.e. obtained by a liquid transforming into two solid phases
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】 電子部品の内部接合などに適用できるように、鉛フリーでかつ低コストにて高温半田付けを実現できる半田付け方法を提供する。
【解決手段】 Sn系またはZn系の半田材料3を用いてベース板1とダイオード2の電極4などの2部材を半田付けして接合する方法であって、少なくとも何れかの接合面にCoまたはCrまたはMoなどの金属被覆層8を形成して半田付け時にその金属が半田中に溶け込み、接合部の半田材料3の融点を上昇させて接合するようにした。
【選択図】 図1

Description

本発明は、2部材を半田材料にて接合する半田付け方法に関し、特に電子回路基板に形成された電極ランドと電子部品のリードなどの電極とを接合するのに好適に適用できる半田付け方法に関するものである。
従来、電子機器などに用いられる電子回路基板の製造プロセスにおいて、電子部品を基板に実装するため、例えば、電子部品から引き出したリードと基板に形成された電極ランドとを電気的及び物理的に接合するためなどに用いられる方法の1つとしてリフロー半田付け方法が知られている。
一般的なリフロー半田付け方法では、まず基板に形成された配線パターンの一部である電極ランド上に、所謂クリーム半田をスクリーン印刷法により供給する。クリーム半田は、通常半田材料から成る半田粉末と、ロジン、活性剤及び溶剤から成るフラックスとを混合して構成されている。次に、電子部品から引き出されたリードを、電極ランド上に配置されたクリーム半田と付着するようにして、電子部品を基板の所定箇所に配置する。
次に、クリーム半田を介して電子部品が配置された基板を、半田材料の融点以上の温度で熱処理することより、フラックスを活性化させ、クリーム半田中の半田粉末を一旦溶融させるとともに、フラックスなどの他の成分を蒸発又は揮発させる。次に、これを冷却することにより、溶融した半田材料を凝固させる。凝固した半田材料は、電子部品のリードと基板の電極ランドとの間の接合部を形成し、これらを電気的及び物理的に接合する。
接合部には半田材料以外のフラックスなどの他の成分が存在し得るが、このような他の成分は熱処理時において半田材料と相分離するので、接合部の内部には存在せず、接合部の表面に僅かに残留し得る程度である。これにより、実質的に半田材料から成る接合部によって電子部品が基板に実装された電子回路基板が得られる。
半田材料としては、Sn−Pb系材料、特に共晶組成を有するもの(以下、単にSb−Pb共晶材料とも言う)が一般的に使用されている。Sn−Pb系材料の共晶組成は、Sn−37Pb組成(即ち、37重量%のPb及び残部(63重量%)のSnから成る組成)であり、この共晶組成においてSn−Pb系材料は183℃の融点を有することが知られている。
また、電子部品内部の接続用の半田としては、Sn−90Pb組成(即ち、90重量%のPb及び残部がSnから成る組成)の融点が約300℃の高温半田が使われている(例えば、特許文献1参照。)。この高温半田を用いて半田付けした電子部品について、図2を参照して説明する。図2において、ベース板1とダイオード2がSn−90Pbの高温半田11により電気的に接合されている。ベース板1はCuから成り、ダイオード2のベース板1側の表面にはNiにAuメッキ又はNiにAgメッキを施された電極4が設けられ、他の表面にはAl電極5が設けられている。Al電極5は、Cu又はNiにAgメッキされたリード6とアルミワイヤ7にて接続され、リード6とベース板1は封止樹脂9にて一体化されて電子部品10が構成されている。
特開2001−246493号公報
ところで、近年は電子回路基板を備える電子機器の廃棄処理法が問題とされ、半田材料に含まれる鉛(Pb)による地球環境や人体への影響が懸念されている。このため、半田材料として、従来使用されてきたSn−Pb系材料に代えて、鉛を含まない半田材料、即ち鉛フリー半田材料を使用しようとする動きがあり、その実用化が図られている。現在、鉛フリー半田材料として種々の組成を有する材料が提案されているが、その融点が200℃前後のものが多く、融点が300℃程度の高温の半田材料は見出されていない。しかるに、電子部品内部の接合用半田は、電子部品を基板に実装する温度及び既存の半田付け方法の適用を考慮すれば、半田付け時に電子部品内部の半田が溶けないように半田付け温度よりも十分に高いことが要請される。
上記Sn−90Pb組成に代わる高温半田材料としては、80Au−20Sn組成のものが知られており、融点及び機械的特性のバランスがとれているが、コストが高く実用的でないという問題がある。また、Agを60〜80重量%含む合金や、Cuを50重量%以上含む合金などでは融点が900℃程度にもなり、電子部品の内部接合用半田としては融点が高すぎ、半田付け時に電子部品を損傷してしまう恐れがある。
本発明は、上記従来の問題点に鑑み、電子部品の内部接合などに適用できるように、鉛フリーでかつ低コストにて高温半田付けを実現できる半田付け方法を提供することを目的とする。
本発明の半田付け方法は、半田材料を用いて2部材を半田付けして接合する半田付け方法であって、半田付け時に少なくとも何れか一方の部材の材料を半田材料に溶け込ませ、接合部の半田材料の融点を上昇させて接合するものである。
この構成によると、2部材の少なくとも一方の材料が半田材料中に溶け込むことにより、半田材料の凝固時に溶融した金属にてその融点を上昇させて凝固するので、低コストで鉛フリーの半田材料を用いながら、また半田付け時の熱的損傷を抑制又は防止しつつ、高温半田による半田付けに相当する半田付けを実現できる。したがって、例えばこの半田付け方法を電子部品の内部接合に適用すると、その電子部品を基板に半田付けする場合などの高温条件下においても、内部接合部の溶融劣化や耐熱疲労強度の低下を招く原因を排除することができる。
なお、ここで、半田材料とは、比較的低い融点を有する金属材料、例えば約100〜250℃の温度にて溶融する金属材料を言う。また、半田付け方法は、例えばリフロー半田付け方法及びフロー半田付け方法の何れの方法によっても実施され得る。
また、半田材料が、Sn−Ag、Sn−Sb、Sn−Zn、Sn−Biの何れかを主成分とするSn系の半田材料、またはZn−Ag、Zn−Alの何れかを主成分とするZn系の半田材料であるのが好適である。また、Sn系やZn系の半田材料とは、その金属成分で構成される系の共晶組成を中心とし、微量の他の金属成分をさらに含み得る材料を言う。例えば、Sn−Zn系材料とは、Sn−9Zn共晶組成を中心とし、微量の他の金属成分を含み得るもので、例えば約190〜200℃の融点を有し得る。
また、接合する2部材の少なくとも何れか一方が、Co、Cr、Moの何れかを含むのが好適である。更に、2部材の少なくとも何れか一方は、Co又はCr又はMoを含む多層積層体から成るものが好適である。
また、本発明の他の半田付け方法は、フラックスに金属錯体を含む半田材料を用い、半田付けして接合する時に金属錯体の金属を半田材料に溶け込ませ、接合部の半田の融点を上昇させて接合するものである。
この構成によっても、金属錯体の金属が半田材料に溶け込み、その金属によって凝固時に半田材料の融点を上昇させて凝固するので、低コストで鉛フリーの半田材料を用いながら、また半田付け時の熱的損傷を抑制又は防止しつつ、高温半田による半田付けに相当する半田付けを実現できる。
半田材料は、Sn−Ag、Sn−Sb、Sn−Zn、Sn−Biの何れかを主成分とするSn系の半田材料であるのが好適である。
また、フラックスの金属錯体の金属は、Co、Cr、Moの何れかを含むのが好適である。
また、半田付け温度は240℃〜340℃の高温で半田付けするのが好適である。
また、本発明は、以上の半田付け方法によって2部材が接合されている接合構造体、及び以上の半田付け方法によって基板の電極ランドと電子部品の電極が接合されている電子回路基板を提供するものである。
本発明の半田付け方法によれば、2部材の少なくとも一方の材料が半田材料中に溶融拡散し、若しくはフラックス中の金属錯体の金属が半田材料に溶け込むことにより、溶融した金属によって凝固時に半田材料の融点を上昇させて凝固し、その結果低コストで鉛フリーの半田材料を用いながら、また半田付け時の熱的損傷を抑制又は防止しつつ、高温半田による半田付けに相当する半田付けを実現できる。
以下、本発明の半田付け方法の一実施形態について、図1を参照して説明する。
図1は、本実施形態の半田付け方法によって得られる電子部品の構成を示す断面図である。図1において、電子部品10は、ベース板1上にダイオード2の一面を接合し、ダイオード2の他面とリード6とをアルミワイヤ7にて接続し、ベース板1とリード6を封止樹脂9にて一体化して構成されている。
ベース板1はCuから成り、その表面に予めCoまたはCrまたはMoの単一金属若しくは合金の状態の金属被覆層8が形成されている。ダイオード2のベース板1側の表面にはNiにAuメッキ又はNiにAgメッキを施された電極4が設けられ、他の表面にはAl電極5が設けられている。そして、ベース板1とダイオード2がSn系合金またはZn系合金から成る半田材料3により電気的に接合されている。リード6は、Cu又はNiにAgメッキされている。
以上の構成の電子部品10の製造工程で、ベース板1の表面にダイオード2の電極4を半田付けする際に、ベース板1の表面の金属被覆層8のCoまたはCrまたはMoが半田材料中に拡散溶融し、その結果溶融半田の融点を上げて凝固する。この半田付け時の高温放置時間を長く取ると、拡散溶融する金属量が増加するため、融点の上昇に効果的である。
以上のようにして作製された電子部品10を基板(図示せず)に半田付けする場合、電子部品10の内部の半田接合部の半田の融点が高温化しているので、半田付けの高温条件下においても内部の半田接合部の溶融に劣化を排除することができる。
以上の説明では、金属被覆層8をベース板1の表面に形成した例を示したが、ダイオード2の電極4の表面側に金属被覆層8を形成しても良い。
上記実施形態の説明では、互いに接合する部材の接合面に金属被覆層8を形成した例を示したが、半田材料3として、そのフラックス中に上記金属被覆層8の金属と同様の金属錯イオンを含んでいるものを用いても同様の作用効果を奏することができる。即ち、半田付け時に、半田材料中に金属錯イオンが溶け込み、半田材料3の融点を上げ、高温接合部を形成することができる。
また、半田材料中に溶融する金属として、CoまたはCrまたはMoを示したが、本発明はこれに限定されず、半田材料中に溶け込み融点を上げる材料であれば良い。例えば、Bi系合金からなる半田材料にAgを溶融させたり、Cu系合金からなる半田材料にZnを溶融させて融点を上げるようにしても良い。
本発明の半田付け方法は、2部材の少なくとも一方の材料が半田材料中に溶融拡散し、若しくはフラックス中の金属錯体の金属が半田材料に溶け込むことにより、溶融した金属によって凝固時に半田材料の融点を上昇させて凝固し、その結果低コストで鉛フリーの半田材料を用いながら、また半田付け時の熱的損傷を抑制又は防止しつつ、高温半田による半田付けに相当する半田付けを実現できるため、基板に半田付けして実装するために高温条件に晒される電子部品の内部接合などに有用である。
本発明の一実施形態の半田付け方法によって製造される電子部品の断面図である。 従来例の半田付け方法によって製造される電子部品の断面図である。
符号の説明
1 ベース板
2 ダイオード
3 半田材料
4 電極
8 金属被覆層
10 電子部品

Claims (10)

  1. 半田材料を用いて2部材を半田付けして接合する半田付け方法であって、半田付け時に少なくとも何れか一方の部材の材料を半田材料に溶け込ませ、接合部の半田材料の融点を上昇させて接合することを特徴とする半田付け方法。
  2. 半田材料が、Sn−Ag、Sn−Sb、Sn−Zn、Sn−Biの何れかを主成分とするSn系の半田材料であることを特徴とする請求項1記載の半田付け方法。
  3. 半田材料が、Zn−Ag、Zn−Alの何れかを主成分とするZn系の半田材料であることを特徴とする請求項1記載の半田付け方法。
  4. 接合する2部材の少なくとも何れか一方が、Co、Cr、Moの何れかを含むことを特徴とする請求項1〜3の何れかに記載の半田付け方法。
  5. フラックスに金属錯体を含む半田材料を用い、半田付けして接合する時に金属錯体の金属を半田材料に溶け込ませ、接合部の半田材料の融点を上昇させて接合することを特徴とする半田付け方法。
  6. 半田材料が、Sn−Ag、Sn−Sb、Sn−Zn、Sn−Biの何れかを主成分とするSn系の半田材料であることを特徴とする請求項5記載の半田付け方法。
  7. フラックスの金属錯体の金属が、Co、Cr、Moの何れかを含むことを特徴とする請求項6記載の半田付け方法。
  8. 半田付け温度が240℃〜340℃の高温で半田付けすることを特徴とする請求項1〜7の何れかに記載の半田付け方法。
  9. 請求項1〜8の何れかによって2部材が接合されている接合構造体。
  10. 請求項1〜8の何れかによって基板の電極ランドと電子部品の電極が接合されていることを特徴とする電子回路基板。
JP2004349447A 2004-12-02 2004-12-02 半田付け方法 Ceased JP2006159201A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004349447A JP2006159201A (ja) 2004-12-02 2004-12-02 半田付け方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004349447A JP2006159201A (ja) 2004-12-02 2004-12-02 半田付け方法

Publications (1)

Publication Number Publication Date
JP2006159201A true JP2006159201A (ja) 2006-06-22

Family

ID=36661773

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004349447A Ceased JP2006159201A (ja) 2004-12-02 2004-12-02 半田付け方法

Country Status (1)

Country Link
JP (1) JP2006159201A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643185B2 (en) 2007-10-10 2014-02-04 Renesas Electronics Corporation Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168291A (ja) * 1986-12-29 1988-07-12 Tokuriki Honten Co Ltd 複合ろう材のろう付方法
JPH04118171A (ja) * 1990-09-07 1992-04-20 Tanaka Kikinzoku Kogyo Kk 有機金属化合物や錯体を利用したろう付法
JP2001062561A (ja) * 1999-06-25 2001-03-13 Nec Kansai Ltd ろう付け方法
JP2002254195A (ja) * 2000-12-25 2002-09-10 Tdk Corp はんだ付け用組成物及びはんだ付け方法
JP2004031768A (ja) * 2002-06-27 2004-01-29 Denso Corp 電子装置の実装方法

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63168291A (ja) * 1986-12-29 1988-07-12 Tokuriki Honten Co Ltd 複合ろう材のろう付方法
JPH04118171A (ja) * 1990-09-07 1992-04-20 Tanaka Kikinzoku Kogyo Kk 有機金属化合物や錯体を利用したろう付法
JP2001062561A (ja) * 1999-06-25 2001-03-13 Nec Kansai Ltd ろう付け方法
JP2002254195A (ja) * 2000-12-25 2002-09-10 Tdk Corp はんだ付け用組成物及びはんだ付け方法
JP2004031768A (ja) * 2002-06-27 2004-01-29 Denso Corp 電子装置の実装方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8643185B2 (en) 2007-10-10 2014-02-04 Renesas Electronics Corporation Semiconductor apparatus, manufacturing method of semiconductor apparatus, and joint material

Similar Documents

Publication Publication Date Title
JP5045673B2 (ja) 機能部品用リッドとその製造方法
CN104520062B (zh) 高温无铅焊料合金
WO2010122764A1 (ja) はんだ材料および電子部品接合体
KR20050111750A (ko) 솔더 페이스트 및 인쇄 회로 기판
US7413110B2 (en) Method for reducing stress between substrates of differing materials
JP2009283628A (ja) 半導体素子実装方法
JP2004241542A (ja) はんだ付け方法およびこのはんだ付け方法により接合される部品および接合された接合構造体
JP4396162B2 (ja) 鉛フリーソルダペースト
JP3580731B2 (ja) 鉛フリー半田の半田付け方法、及び当該半田付け方法にて半田付けされた接合体
JP2005340275A (ja) 電子部品接合体、その製造方法、およびそれを含む電子装置
KR20150111403A (ko) 전자부품을 접합하기 위한 무연납땜용 플럭스 및 페이스트, 이를 이용하여 납땜하는 방법
JP2009277777A (ja) はんだボール搭載方法及び電子部品実装用部材
JP2005072173A (ja) 電子部品およびソルダペースト
JP4471825B2 (ja) 電子部品、及び電子部品の製造方法
JP2004034134A (ja) 線はんだおよび電子機器の製造方法
JP2002185130A (ja) 電子回路装置及び電子部品
JP2006122913A (ja) 半田ペーストおよび半田接合方法
JP2007313548A (ja) クリーム半田
JP2006159201A (ja) 半田付け方法
JP4251721B2 (ja) 気密端子およびその製造方法
JP4071049B2 (ja) 鉛フリー半田ペースト
JP2001062561A (ja) ろう付け方法
JP2007188943A (ja) はんだバンプ、はんだバンプの形成方法及び半導体装置
JP2004095907A (ja) ハンダ接合構造およびハンダペースト
JP4259431B2 (ja) 半田ペーストおよび半田接合方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071029

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20090526

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20091026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100119

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100301

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100803

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101001

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20101019

A045 Written measure of dismissal of application [lapsed due to lack of payment]

Free format text: JAPANESE INTERMEDIATE CODE: A045

Effective date: 20110222