JP2006148424A - 電力増幅器、電力増幅装置及び歪補償回路 - Google Patents

Abstract

【課題】 ＦＥＴの特性のばらつきを吸収した低い歪み特性を実現可能な電力増幅器、電力増幅装置及び歪補償回路を提供すること。
【解決手段】 電力増幅器は、ＧａＡｓＦＥＴに印加するバイアス電圧を供給するゲートバイアス電圧回路に非線形入力容量可変素子１０が接続する構成を備える。非線形入力容量可変素子１０は、印加された電圧Ｖｖｃｄにより容量を変化するバリキャップダイオードと、バリキャップダイオードに並列接続され、容量を調整可能なトリマーコンデンサ１２とを有する。
【選択図】 図１

Description

本発明は、電界効果トランジスタ（以下、ＦＥＴという）を用いた電力増幅器、電力増幅装置及び歪補償回路に関する。

一般に、大信号動作条件下のＦＥＴを用いた電力増幅器（以下、単に電力増幅器という。）の出力電力及びその波形は、入力電圧、ゲート−ソース間容量、ドレイン−ゲートコンダクタンス等の回路パラメータにより規定される。そして、増幅器の出力電力の歪みも回路パラメータに依存している。ここで、電力増幅器として使用されるＧａＡｓ（ガリウムヒ素）ＦＥＴの等価回路は、図１４に示すような構成を有している。なお、Ｃｇｓはゲート−ソース間容量、Ｃｄｓはドレイン−ソース間容量、Ｃｇｄはゲート−ドレイン間容量、Ｇｄｇはドレイン−ゲート間コンダクタンス、Ｇｄはドレインコンダクタンス、ｇｍは相互コンダクタンス、Ｚｌは出力付加インピーダンス、Ｖ１は入力電圧振幅を示す。

この回路を構成する回路パラメータの内、ゲート−ソース間の入力容量Ｃｇｓは、図１５に示すように、入力電圧に対して非線形性に変化する特性を有する。このため、ＧａＡｓ（ガリウムヒ素）ＦＥＴを用いた電力増幅器における歪み特性は、ＡＭ−ＰＭ特性がこのゲート−ソース間入力容量Ｃｇｓの非線形性に依存していることが原因の一つであると考えられる。

そこで、この入力容量Ｃｇｓが非線形性であることにより生じる出力信号の歪みをキャンセル方法として、図１６に示すように、ゲート側にバリキャップダイオード（ＶＣＤ）５０からなる簡易な歪み補償回路を設けたものが提案されている（例えば、非特許文献１）。この従来の電力増幅器は、バリキャップダイオード５０に所定の電圧を印加すると、図１５に示すように、この電圧における容量Ｃｖｃｄと入力容量Ｃｇｓとの合成容量Ｃｔｏｔがほぼ一定となり、ゲートとソースと間の電圧−容量曲線の非線形性を吸収させることが可能となる。その結果、従来の電力増幅器は、入力側からみた入力電圧がほぼ一定になり、出力電力信号の歪みをキャンセルすることができる。

チ・スン・ユ（Chi Sun YU）、「Linearised 2GHz Amplifier for IMT-2000」、Vehicular Technology Conference Proceedings, VTC2000. VTC 2000-Spring Tokyo. 2000 IEEE 51st、Vol.1、２０００年５月、ｐ．２４５−２４８ ピー・ビー・ケニントン（P. B. KENINGTON）著、「High-Linearity RF Amplifier Design」、Artech House出版、２０００年、ｐ．３６１−３６３

しかしながら、ＦＥＴは、部品ごとにしきい値電圧等のばらつきがあるため、上述した従来の電力増幅器に用いられている歪み補償方式では、十分な歪み補償効果を得るまでに回路調整を行うことができないといった事情があった。

本発明は、上記従来の事情に鑑みてなされたものであって、ＦＥＴの特性のばらつきを吸収した低い歪み特性を実現可能な電力増幅器、電力増幅装置及び歪補償回路を提供することを目的とする。

本発明の電力増幅器は、電界効果トランジスタと、前記電界効果トランジスタのゲートに接続されてバイアス電圧を印加するゲートバイアス回路と、を備え、前記ゲートバイアス回路は非線形入力容量可変素子を有する。

この構成により、ゲートバイアス回路において入力容量の値を調整して歪み補償が可能となり、電界効果トランジスタの部品のばらつきによる歪み特性の劣化を吸収することができる。

また、本発明の電力増幅器において、前記非線形入力容量可変素子は、印加された電圧により容量が変化するバリキャップダイオードと、前記バリキャップダイオードと並列に接続されたトリマーコンデンサと、を有する。

この構成により、電界効果トランジスタのゲート−ソース間の入力容量の非線形性を補償するバリキャップダイオードと容量値を調整可能なトリマーコンデンサとを並列に接続してその合成容量を調整することにより、電界効果トランジスタの部品のばらつきによる歪み特性の劣化を吸収することができる。

また、本発明の電力増幅器において、前記非線形入力容量可変素子は、直列に接続された複数のバリキャップダイオードと、前記バリキャップダイオードと並列に接続されたトリマーコンデンサと、を有する。

この構成により、複数のバリキャップダイオードを直列に接続することによりその合成容量が小さくなるので、電界効果トランジスタのゲート−ソース間容量の変化が小さい場合に、好適に調整を行うことができる。

また、本発明の電力増幅器において、前記非線形入力容量可変素子は、並列に接続された複数のバリキャップダイオードと、前記バリキャップダイオードと並列に接続されたトリマーコンデンサと、を有する。

この構成により、複数のバリキャップダイオードを並列に接続することによりその合成容量が大きくなるので、電界効果トランジスタのゲート−ソース間容量の変化が大きい場合に、好適に調整を行うことができる。

本発明の電力増幅装置は、並列接続された、複数の請求項１ないし４のいずれか一項記載の電力増幅器を備える。

この構成により、電力増幅器が複数並列接続されているので、大きな出力電力が得られるとともに、各電力増幅器が有する歪み補償と同一の歪み補償を得ることができる。

本発明の電力増幅装置は、直列接続された、複数の請求項１ないし４のいずれか一項記載の電力増幅器を備える。

この構成により、同一構成の電力増幅器を複数直列接続されているので、高い増幅率を得ることができる。

本発明の歪補償回路は、電力増幅部の前段に接続され、前記電力増幅器に対して歪補償を行う歪補償回路であって、請求項１ないし４のいずれか一項記載の電力増幅器を備える。

この構成により、後段に接続される電力増幅器の特性に応じて、調整を行うことにより、良好な歪み特性を得ることができる。

本発明によれば、ＦＥＴの特性のばらつきを吸収した低い歪み特性を実現可能な電力増幅器、電力増幅装置及び歪補償回路を提供することができる。

以下、本発明を実施するための最良の形態の電力増幅器について、図面を用いて説明する。なお、本発明の実施の形態の電力増幅器は、例えば、Ｗ−ＣＤＭＡ方式の無線通信装置等に使用され、大信号動作条件下で電力を増幅するものである。

（第１の実施形態）
図１に示すように、本発明の第１の実施形態の電力増幅器は、ＧａＡｓＦＥＴ２０に印加するバイアス電圧を供給するゲートバイアス電圧回路に非線形入力容量可変素子１０が接続された構成を備える。非線形入力容量可変素子１０は、図２に示すように、印加された電圧Ｖｖｃｄにより容量が変化するバリキャップダイオード１１と、容量を調整可能なトリマーコンデンサ１２とが並列接続された構成になっている。

トリマーコンデンサ１２は、バリキャップダイオード１１と並列接続されている。バリキャップダイオード１１の容量をＣｖｃｄ、トリマーコンデンサ１２の容量をＣｔとすると、これらの合成容量（非線形入力容量可変素子１０の容量）Ｃは、Ｃｖｃｄ＋Ｃｔとなる。

バリキャップダイオード１１は、印加電圧Ｖｖｃｄによって、入力電圧に対する容量Ｃｖｃｄの特性の傾きを調整することで、ゲート−ソース間容量Ｃｇｓとの合成容量Ｃｔｏｔがほぼ一定になるように調整される。

しかしながら、ＧａＡｓＦＥＴ２０におけるしきい値電圧等のばらつきにより、バリキャップダイオード１１の調整では適切な補償を行えない場合もある。したがって、本実施形態の電力増幅器は、トリマーコンデンサ１２の容量Ｃｔを調整することにより、非線形入力容量可変素子１０の全体の合成容量の値を調整することで、ＧａＡｓＦＥＴ２０のバラツキを吸収し、十分な歪み補償が可能となる。

例えば、図３（ｂ）に示すように、トリマーコンデンサ１２の容量をΔＣｔだけ変化させることで、バリキャップダイオード１１とトリマーコンデンサ１２との合成容量の値がＣ１からＣ２に変化するので、ＧａＡｓＦＥＴ２０のゲート−ソース間容量Ｃｇｓを含めた合成容量をＣｔｏｔ１からＣｔｏｔ２に変化させることが可能となる。したがって、歪み補償の調整に際して、ＧａＡｓＦＥＴ２０の特性に合わせてトリマーコンデンサ１２の容量を調整することで、ＧａＡｓＦＥＴ２０のしきい値等の特性がばらつきを有していても、最終的に合成容量Ｃｔｏｔの値を所望の値に設定することが可能となり、ゲートーソース間容量Ｃｇｓに関する部品ばらつきを吸収することができる。

次に、このような構成を備える電力増幅器の試作評価を説明する。図４は試作評価のための電力増幅器の例を示す回路図である。

この電力増幅器は、ＧａＡｓＦＥＴには６０Ｗ級デバイスを使用し、整合回路には２．１１ＧＨｚの周波数範囲において最適化しており、入力側はＧａｉｎ（利得）、出力側は飽和出力を重視して設計されている。また、この電力増幅器は、規定出力が３１ｄＢとし、アイドルドレイン電流Ｉｄｑ＝１．８Ａ、ドレイン電圧ＶＤ＝１５Ｖとした。

更に、この電力増幅器は、図４に示すように、コンデンサ２１の容量を１ＰＦに、コンデンサ２２の容量を１μＦに、コンデンサ２３の容量を１０ＰＦに、コンデンサ２４の容量を１μＦに、コンデンサ２５の容量を１０ＰＦに、コンデンサ２６の容量を１０ＰＦに、コンデンサ２７の容量を１０ＰＦに、抵抗２８を４ＫΩに設定されている。

上述したような条件下では、図５に示すように、ＡＣＰ（隣接チャネル漏洩電力）特性が、３０．０ｄＢから３８ｄＢまでの広範囲な出力電力範囲において隣接チャネル漏洩電力を減少させるという補償効果が得られた。例えば、Ｐｏｕｔ＝３１ｄＢにおいては、８ｄＢのＡＣＰの改善効果を得ることができた。

ここで、図５中のＡＣＰ＿Ｌは、図６に示すように、出力電力信号（キャリア信号）の中心周波数をｆ０としたとき、そのキャリアの低い周波数側の隣接チャネル漏洩電力部分を示しており、ＡＣＰ＿Ｕは、高い周波数側の隣接チャネル漏洩電力部分を示している。

（第２の実施形態）
図７は本発明の第２の実施形態に係る電力増幅器の構成を示す回路図である。第２の実施形態の電力増幅器は、図７に示すように、非線形入力容量可変素子３０に第１のバリキャップダイオード３１と、第２のバリキャップダイオード３２と、トリマーコンデンサ３３とを有しており、第１のバリキャップダイオード３１と第２のバリキャップダイオード３２とが直列接続され、更に、直列接続されたバリキャップダイオード３１、３２とトリマーコンデンサ３３とが並列接続されている。

本実施形態の電力増幅器に使用される非線形入力容量可変素子３０は、ゲートーソース間容Ｃｇｓ特性において、電圧の変化に対してゲートーソース間容量Ｃｇｓの変化が小さい場合に用いられるものである。すなわち、第１のバリキャップダイオード３１の容量をＣｖｃｄ１と、第２のバリキャップダイオード３２の容量をＣｖｃｄ２としたときの合成容量がＣｖｃｄ１・Ｃｖｃｄ２／（Ｃｖｃｄ１＋Ｃｖｃｄ２）となり、第１のバリキャップダイオード３１及び第２のバリキャップダイオード３２の容量より小さくなり、電圧の変化に対してゲート−ソース間容量Ｃｇｓの小さい変化に対応できるからである。トリマーコンデンサ３３は、第１の実施形態の非線形入力容量可変素子のトリマーコンデンサ１２と同様な動作を行う。

なお、本実施形態の電力増幅器に使用される非線形入力容量可変素子３０は、第１のバリキャップダイオード３１及び第２のバリキャップダイオードを直列に接続したものであるが、必要に応じて２以上複数のバリキャップダイオードを直列に接続してもよいことはいうまでもない。また、第１のバリキャップダイオード３１、第２のバリキャップダイオードそれぞれに別々の電圧Ｖｖｃｄを印加してもよい。

（第３の実施形態）
図８は本発明の第３の実施形態に係る電力増幅器の構成を示す回路図である。第３の実施形態の電力増幅器は、図８に示すように、非線形入力容量可変素子４０に第１のバリキャップダイオード４１と、第２のバリキャップダイオード４２と、第１のトリマーコンデンサ４３と、第２のトリマーコンデンサ４４とを有しており、第１のバリキャップダイオード４１と第２のバリキャップダイオード４２とが直列接続され、また、第１のバリキャップダイオード４１と第１のトリマーコンデンサ４３と直列接続され、更に、第２のバリキャップダイオード４２と第２のトリマーコンデンサ４４と直列接続されている。

本実施形態の電力増幅器に使用される非線形入力容量可変素子４０は、第２の実施形態の電力増幅器の非線形入力容量可変素子３０と同様、ゲートーソース間容Ｃｇｓ特性において、電圧の変化に対してゲートーソース間容量Ｃｇｓの変化が小さい場合に用いられるものであるが、第１のトリマーコンデンサ４３と第２のトリマーコンデンサ４４がそれぞれ、第１のバリキャップダイオード４１と第２のバリキャップダイオード４２とで合成容量を形成するので、より正確な歪み補償を行うことができる。

（第４の実施形態）
図９は本発明の第４の実施形態に係る電力増幅器の構成を示す回路図である。本実施形態の電力増幅器は、図９に示すように、非線形入力容量可変素子５０に第１のバリキャップダイオード５１と、第２のバリキャップダイオード５２と、トリマーコンデンサ５３とを有しており、第１のバリキャップダイオード５１と第２のバリキャップダイオード５２とが並列接続され、更に、並列接続されたバリキャップダイオード５１、５２とトリマーコンデンサ５３とが更に並列接続されている。

本実施形態の電力増幅器に使用される非線形入力容量可変素子５０は、ゲートーソース間容Ｃｇｓ特性において、電圧の変化に対してゲートーソース間容量Ｃｇｓの変化が大きい場合に用いられるものである。すなわち、印加電圧をＶｖｃｄとしたときの第１のバリキャップダイオード５１の容量をＣ１と、第２のバリキャップダイオード５２の容量をＣ２としたときの合成容量ＣがＣ１＋Ｃ２となり全体として容量が増加し、電圧の変化に対してゲートーソース間容量Ｃｇｓの大きな変化に対応することができるからである。トリマーコンデンサ５３は、第１の実施形態の非線形入力容量可変素子のトリマーコンデンサ１２と同様な動作を行う。

なお、本実施形態の電力増幅器に使用される非線形入力容量可変素子５０は、第１のバリキャップダイオード５１及び第２のバリキャップダイオード５２を並列に接続したものであるが、必要に応じて２以上複数のバリキャップダイオードを更に並列に接続してもよいことはいうまでもない。

（第５の実施形態）
図１０は本発明の第５の実施形態に係る電力増幅装置の構成を示す回路図である。図１０に示すように、第５の実施形態の電力増幅装置は、第１ないし第４のいずれかの実施形態の電力増幅器６１、６２を並列に接続して形成された増幅装置である。本実施形態の電力増幅装置は、同一構成の電力増幅器６１、６２を並列に接続されているので、出力電力が２倍になるとともに、電力増幅器６１、６２が有する歪み補償と同一の歪み補償をえることができる。なお、本実施形態の電力増幅器装置は、電力増幅器６１、６２を並列に接続したものであるが、必要に応じて２以上複数の電力増幅器を更に並列に接続してもよいことはいうまでもない。

（第６の実施形態）
図１１は本発明の第６の実施形態に係る電力増幅装置の構成を示す回路図である。図１１に示すように、第６の実施形態の電力増幅装置は、第１ないし第４のいずれかの実施形態の電力増幅器７１、７２を直列に接続して形成された増幅装置である。本実施形態の電力増幅装置は、同一構成の電力増幅器７１、７２を直列に接続されているので、高い増幅率を得ることができる。ただし、各々の電力増幅器７１、７２が直列接続されているので歪みも増幅してしまうが、これらの電力増幅器７１、７２は歪みが低くなるように調整されているので、全体として歪の低い電力増幅装置を提供することができる。なお、本実施形態の電力増幅器は、電力増幅器７１、７２を直列に接続したものであるが、必要に応じて２以上複数の電力増幅器を更に直列に接続してもよいことはいうまでもない。

（第７の実施形態）
図１２は本発明の第７の実施形態に係る電力増幅装置の構成を示す回路図である。図１２に示すように、第７の実施形態の電力増幅装置は、歪み補償回路８１と電力増幅器８２とが直列接続された増幅装置である。歪み補償回路８１は、第１ないし第４のいずれかの実施形態に係る電力増幅器が使用される。そして、歪み補償回路８１は、電力増幅器８２が有する図１３（ｂ）に示すようなＡＭ−ＰＭ特性に対して逆向きな図１３（ａ）に示すＡＭ−ＰＭ特性が得られるようにバリキャップダイオード及びトリマーコンデンサが調整されている。電力増幅器８２は、第１ないし第４のいずれかの実施形態に係る電力増幅器であってもそれ以外の増幅器であってもよい。

本実施形態の電力増幅器は、歪み補償回路８１と電力増幅器８２とが直列に接続されているので、歪み補償回路８１のＡＭ−ＰＭ特性と電力増幅器８２のＡＭ−ＰＭ特性が重畳した結果、図１３（ｃ）に示すようにＡＭ−ＰＭ特性が一定な値をとることができる。このため、本実施形態の電力増幅器では、第６の実施形態に係る電力増幅器よりも一層良好な歪み補償を行うことができる。また、本実施形態の電力増幅器は、電力増幅器８２が必ずしも良好な歪み補償効果を持たない場合でも、良好歪み補償を行うことができる。

上述した実施形態の電力増幅器は、ＧａＡｓＦＥＴを使用したものであるが、これに限らず、ＬＤＭＯＳＦＥＴ等、種々のＦＥＴを使用しても同様な効果が得られる。また、本実施形態の電力増幅器は、Ｗ−ＣＤＭＡ方式の無線通信に用いられるものを例にあげて説明したが、適用範囲はそれに限られず、種々の電力増幅器に適用可能である。

本発明の電力増幅器、電力増幅装置及び歪補償回路は、ＦＥＴの特性のばらつきを吸収した低い歪み特性を実現可能な効果を有し、Ｗ−ＣＤＭＡ方式の送信電力増幅部等に有用である。

本発明の第１の実施形態に係る電力増幅器の構成を示す回路図 第１の実施形態の非線形入力容量可変素子の構成を示す回路図 非線形入力容量可変素子の合成容量を説明する図 第１の実施形態に係る電力増幅器の構成を示す図 隣接チャネル漏洩電力特性を示す図 図６中のＡＣＰ＿Ｌ及びＡＣＰ＿Ｕを説明する図 本発明の第２の実施形態に係る電力増幅器の構成をする非線形入力容量可変素子の構成を示す回路図 本発明の第３の実施形態に係る電力増幅器の構成をする非線形入力容量可変素子の構成を示す回路図 本発明の第４の実施形態に係る電力増幅器の構成をする非線形入力容量可変素子の構成を示す回路図 本発明の第５の実施形態に係る電力増幅装置の構成を示す回路図 本発明の第６の実施形態に係る電力増幅装置の構成を示す回路図 本発明の第７の実施形態に係る電力増幅装置の構成を示す回路図 ＡＭ−ＰＭ特性を説明する図 ＧａＡｓＦＥＴの等価化回路 歪み補償を説明する図 従来の電力増幅器の構成を示す回路図

符号の説明

１０、３０、４０、５０非線形入力容量可変素子
１１、３１、３２、４１、４２、５１、５２ バリキャップダイオード
１２、３３、４３、４４、５３ トリマーコンデンサ
２０ ＧａＡｓＦＥＴ
６１、６２、７１、７２、８２ 電力増幅器
８１ 歪み補償回路

Claims (7)

1. 電界効果トランジスタと、前記電界効果トランジスタのゲートに接続されてバイアス電圧を印加するゲートバイアス回路と、を備え、前記ゲートバイアス回路は非線形入力容量可変素子を有する電力増幅器。
2. 請求項１記載の電力増幅器であって、
   前記非線形入力容量可変素子は、印加された電圧により容量が変化するバリキャップダイオードと、前記バリキャップダイオードと並列に接続されたトリマーコンデンサと、を有する電力増幅器。
3. 請求項１記載の電力増幅器であって、
   前記非線形入力容量可変素子は、直列に接続された複数のバリキャップダイオードと、前記バリキャップダイオードと並列に接続されたトリマーコンデンサと、を有する電力増幅器。
4. 請求項１記載の電力増幅器であって、
   前記非線形入力容量可変素子は、並列に接続された複数のバリキャップダイオードと、前記バリキャップダイオードと並列に接続されたトリマーコンデンサと、を有する電力増幅器。
5. 並列接続された、複数の請求項１ないし４のいずれか一項記載の電力増幅器を備える電力増幅装置。
6. 直列接続された、複数の請求項１ないし４のいずれか一項記載の電力増幅器を備える電力増幅装置。
7. 電力増幅部の前段に接続され、前記電力増幅器に対して歪補償を行う歪補償回路であって、請求項１ないし４のいずれか一項記載の電力増幅器を備える歪補償回路。

Images