KR101441574B1

KR101441574B1 - 전력 증폭기

Info

Publication number: KR101441574B1
Application number: KR1020130009030A
Authority: KR
Inventors: 아쓰시 오카무라; 타카유키 마쓰즈카
Original assignee: 미쓰비시덴키 가부시키가이샤
Priority date: 2012-02-09
Filing date: 2013-01-28
Publication date: 2014-09-17
Also published as: US8686795B2; CN103248325A; KR20130092442A; CN103248325B; JP5786745B2; TWI469508B; JP2013165320A; TW201334399A; US20130207729A1

Abstract

중저출력의 왜곡 특성을 개선할 수 있는 전력 증폭기를 얻는다. 증폭 소자 Tr1은, 입력 신호가 입력되는 베이스와, 콜렉터 전압이 인가되는 콜렉터와, 에미터를 갖는다. 바이어스 회로 Bias1은 바이어스 전류를 증폭 소자 Tr1의 베이스에 공급한다. 바이어스 회로 Bias1은, 트랜지스터 Trb1과 용량 조정회로(1)를 갖는다. Trb1의 베이스에 레퍼런스 전압이 입력되고, Trb1의 콜렉터에 전원 전압이 입력되고, Trb1의 에미터는 증폭 소자 Tr1의 베이스에 접속되어 있다. 용량 조정회로(1)는, 증폭 소자 Tr1의 콜렉터 전압이 낮아지면, Trb1의 베이스 및 콜렉터의 적어도 한쪽과 접지점 사이의 용량값을 증가시킨다.

Description

전력 증폭기{POWER AMPLIFIER}

본 발명은, 휴대전화 등의 이동통신용의 전력 증폭기에 관한 것이다.

현재, CDMA(Code Division Multiple Access)을 비롯한 휴대전화용 전력 증폭기로서, GaAs-HBT(Heterojunction Bipolar Transistor) 전력 증폭기가 널리 이용되고 있다(예를 들면, 특허문헌 1 참조). 이 전력 증폭기는, 기지국이 비교적 밀집하고 있는 도시부에서는 주로 중저출력에서 동작하고 있다. 이 때문에, 중저출력 동작시의 동작 효율의 향상이 휴대전화기의 통화 시간 연장에 효과적이다. 따라서, 고출력 동작(28dBm 정도)시 이외에, 중저출력 동작(0∼17dBm 정도)시에서의 동작 효율의 향상이 중요해지고 있다. 중저출력 동작시의 동작 효율을 향상하기 위해, DC/DC 컨버터에 의해 증폭 소자의 콜렉터 전압을 출력 전력에 따라 낮추는 방법이 알려져 있다.

도 9는, 증폭 소자의 출력 전력과 왜곡의 관계를 도시한 도면이다. 도 10은, 증폭 소자의 출력 전력과 동작 효율의 관계를 도시한 도면이다. 콜렉터 전압을 낮추면(Vc_High→Vc_Mid), 효율은 좋아지지만 왜곡 특성은 열화한다. 또한, 출력 전력이 작을수록 왜곡 특성은 좋아지지만, 동작 효율은 떨어진다. 따라서, 콜렉터 전압을 낮추고, 왜곡 특성의 규격을 만족시키는 범위에 출력 전력을 억제함으로써 동작 효율이 개선된다.

일본국 특개 2004-343244호 공보

중저출력의 왜곡 특성이 좋을수록 동작 효율을 개선할 수 있기 때문에, 저 콜렉터 전압시에 있어서의 중저출력의 왜곡 특성의 개선이 요구된다. 일반적으로, 바이어스 회로의 용량을 최적화함으로써, GaAs-HBT 전력 증폭기의 중저출력(저 콜렉터 전압시)의 왜곡 특성이 개선되는 것이 알려져 있다. 그러나, 통상, 바이어스 회로의 용량은 고출력(고 콜렉터 전압시)의 왜곡 특성이 좋아지도록 설계되므로, 저 콜렉터 전압시에서의 최적값과는 반드시 일치하지는 않는다. 이 때문에, 종래의 전력 증폭기에서는, 중저출력시에 증폭용 트랜지스터의 콜렉터 전압의 영향에 의해 왜곡 특성이 열화한다고 하는 문제가 있었다.

본 발명은, 전술한 것과 같은 과제를 해결하기 위해 행해진 것으로, 그 목적은 중저출력의 왜곡 특성을 개선할 수 있는 전력 증폭기를 얻는 것이다.

본 발명은, 입력 신호가 입력되는 베이스와, 콜렉터 전압이 인가되는 콜렉터와, 에미터를 갖는 증폭 소자와, 바이어스 전류를 상기 증폭 소자의 상기 베이스에 공급하는 바이어스 회로를 구비하고, 상기 바이어스 회로는, 레퍼런스 전압이 입력되는 제1 제어 단자와, 전원 전압이 입력되는 제1 단자와, 상기 증폭 소자의 상기 베이스에 접속된 제2단자를 갖는 제1 트랜지스터와, 상기 증폭 소자의 상기 콜렉터 전압이 낮아지면, 상기 제1 트랜지스터의 상기 제1 제어 단자 및 상기 제1 단자의 적어도 한쪽과 접지점 사이의 용량값을 증가시키는 용량 조정회로를 갖는 것을 특징으로 한다.

본 발명에 의해, 중저출력의 왜곡 특성을 개선할 수 있다.

도 1은 본 발명의 실시형태 1에 관한 전력 증폭기를 도시한 도면이다.
도 2는 본 발명의 실시형태 1에 관한 바이어스 회로를 도시한 도면이다.
도 3은 콜렉터 전압과 제어 전압의 관계를 도시한 도면이다.
도 4는 비교예에 관한 바이어스 회로를 도시한 도면이다.
도 5는 실시형태 1과 비교예의 왜곡 특성을 도시한 도면이다.
도 6은 본 발명의 실시형태 2에 관한 바이어스 회로를 도시한 도면이다.
도 7은 본 발명의 실시형태 3에 관한 바이어스 회로를 도시한 도면이다.
도 8은 본 발명의 실시형태 3에 관한 바이어스 회로의 변형예를 도시한 도면이다.
도 9는 증폭 소자의 출력 전력과 왜곡의 관계를 도시한 도면이다.
도 10은 증폭 소자의 출력 전력과 동작 효율의 관계를 도시한 도면이다.

본 발명의 실시형태에 관한 전력 증폭기에 대해 도면을 참조하여 설명한다. 동일 또는 대응하는 구성요소에는 동일한 부호를 붙이고, 설명의 반복을 생략하는 경우가 있다.

실시형태 1.

도 1은, 본 발명의 실시형태 1에 관한 전력 증폭기를 도시한 도면이다. 이 전력 증폭기는, HBT와 FET를 동일 기판 위에 형성하는 BiFET 프로세스에 의해 형성되는 2단 증폭기이다. GaAs-HBT 전력 증폭기와 바이어스 회로가 동일 GaAs 칩 위에 집적화되어 있다. 점선틀 내부가 GaAs 칩이며, 점선틀 밖의 회로 소자는 모듈 기판 위에 칩 부품과 선로에 의해 형성되어 있다.

입력 신호를 증폭하는 초단 증폭 소자 Tr1과, Tr1의 출력 신호를 증폭하는 후단 증폭 소자 Tr2가 동일한 GaAs 기판 위에 형성되어 있다. Tr1, Tr2는 GaAs-HBT이다. Tr1의 베이스에는 입력 신호가 입력되고, 콜렉터에는 콜렉터 전압이 인가되고, 에미터는 접지되어 있다. Bias1은 Tr1의 베이스에 바이어스 전류를 공급하는 초단 바이어스 회로이고, Bias2는 Tr2의 베이스에 바이어스 전류를 공급하는 후단 바이어스 회로이다.

IN은 RF 신호 입력 단자, OUT는 RF 신호 출력 단자, R1∼R4는 저항, C1∼C10은 용량, L1, L2는 인덕터이다. L3∼L8은 특정한 전기 길이를 갖는 선로로서, 인덕터로서 작용한다. Vc은 콜렉터 전원 단자, Vc1은 Tr1용의 콜렉터 전원 단자, Vc2는 Tr2용의 콜렉터 전원 단자, Vcb은 Bias 1, Bias2의 전원 단자, Vref는 Bias1, Bias2에 레퍼런스 전압을 인가하는 단자이다.

도 2는, 본 발명의 실시형태 1에 관한 바이어스 회로를 도시한 도면이다. 이 바이어스 회로는, 도 1의 초단 증폭 소자 Tr1의 베이스에 바이어스 전류를 공급하는 초단 바이어스 회로 Bias1이다. 단, 후단 바이어스 회로 Bias2의 구성도 동일하다.

트랜지스터 Trb1의 베이스에는, Vref 단자 및 저항 Rb1을 거쳐 레퍼런스 전압이 입력된다. Trb1의 콜렉터에는, Vcb 단자를 거쳐 전원 전압이 입력된다. Trb1의 에미터는, Vbo1 단자를 거쳐 초단 증폭 소자 Tr1의 베이스에 접속되어 있다. Trb1의 에미터와 접지점 사이에 저항 Rb2가 접속되어 있다. Trb1의 베이스와 접지점 사이에, 베이스와 콜렉터가 단락한 Trb 2, Trb3이 직렬로 접속되어 있다.

용량 조정회로(1)는, 트랜지스터 FET1, FET2, 저항 Rb3∼Rb6, 용량 Cref, Ccb, 및 제어회로(2)를 갖는다. 트랜지스터 FET1, FET2는 GaAs-FET이고, 그것의 임계전압은 -0.2∼-1.0V이다.

FET1의 드레인은 Rb3을 거쳐 Trb1의 베이스에 접속되어 있다. Cref는 FET1의 소스와 접지점 사이에 접속되어 있다. FET2의 드레인은 Rb4를 거쳐 Trb1의 콜렉터에 접속되어 있다. Ccb은 FET2의 소스와 접지점 사이에 접속되어 있다. 제어회로(2)는, 각각 Rb5, Rb6을 거쳐 FET1, FET2의 게이트에 제어 전압 Vctrl1, Vctrl2를 공급한다.

Rb3, Rb4는 각각 FET1, FET2가 ON/OFF했을 때의 임피던스 변화를 완만하게 하는 작용이 있으며, Cref, Ccb의 조합에 의해 최적의 임피던스가 되도록 설계되어 있다.

도 3은, 콜렉터 전압과 제어 전압의 관계를 도시한 도면이다. 콜렉터 전압이 소정의 임계값 Vth보다 낮으면 제어 전압이 High가 되고, 콜렉터 전압이 소정의 임계값 Vth보다 높으면 제어 전압이 Low가 된다. 따라서, 제어회로(2)는, 증폭 소자 Tr1의 콜렉터 전압이 소정의 임계값 Vth보다 낮은 경우에 FET1, FET2를 ON시킨다. 단, FET1과 FET2를 동시에 ON시킬 필요는 없다. 이에 따라, 용량 조정회로(1)는, 증폭 소자 Tr1의 콜렉터 전압이 낮아지면, Trb1의 베이스 및 콜렉터와 접지점 사이의 용량값을 각각 증가시킨다.

이어서, 본 실시형태의 효과를 비교예와 비교하여 설명한다. 도 4는, 비교예에 관한 바이어스 회로를 도시한 도면이다. 비교예에는, 용량값을 조정하는 용량 조정회로(1)가 존재하지 않고, 용량값이 고정된 용량 Cref, Ccb 만이 존재한다.

도 5는, 실시형태 1과 비교예의 왜곡 특성을 도시한 도면이다. 비교예에서는, Cref, Ccb의 용량값이 고출력(고 콜렉터 전압시)의 왜곡 특성이 좋아지도록 설계되므로, 저 콜렉터 전압시에서의 최적값과는 반드시 일치하지는 않는다. 이 때문에, 비교예에서는, 중저출력시에 콜렉터 전압의 영향에 의해 왜곡 특성(ACLR)이 열화한다. 한편, 실시형태 1에서는, 콜렉터 전압에 따라 용량값을 최적화할 수 잇기 때문에, 중저출력의 왜곡 특성을 개선할 수 있다.

실시형태 2.

도 6은, 본 발명의 실시형태 2에 관한 바이어스 회로를 도시한 도면이다. 본 실시형태에서는, 실시형태 1의 용량 조정회로(1)의 용량 전환부를 다단으로 하고 있다. 구체적으로는, 실시형태 1의 FET1을 병렬접속된 n개(n은 2 이상의 정수)의 FET_1, …, FET_n으로 치환하고 있다. Cref, Ccb, FET2, Rb3∼Rb6도 마찬가지로 각각 n개의 구성으로 치환하고 있다.

이에 따라, 용량 조정회로(1)는, 증폭 소자 Tr1의 콜렉터 전압에 따라 용량값을 다단으로 변화시킨다. 따라서, 실시형태 1보다도 콜렉터 전압의 변동에 대해 세밀하게 용량값을 최적화하여 낮은 왜곡 특성을 유지할 수 있다.

실시형태 3.

도 7은, 본 발명의 실시형태 3에 관한 바이어스 회로를 도시한 도면이다. 실시형태 1의 트랜지스터 FET1과 용량 Cref의 대신에 고정 용량 C1과 가변용량 소자 Cv1을 사용하고, 트랜지스터 FET2와 용량 Ccb 대신에 고정 용량 C2와 가변용량 소자 Cv2를 사용하고 있다. 가변용량 소자 Cv1, Cv2는 버랙터 다이오드(varactor diode) 등이다. C1과 Cv1은 직렬로 접속되고, C2와 Cv2는 직렬로 접속되어 있다.

제어회로(2)는, C1과 Cv1의 접속점과 C2과 Cv2의 접속점에 각각 제어 전압을 공급한다. 이에 따라, 용량 조정회로(1)는, 증폭 소자 Tr1의 콜렉터 전압에 따라 용량값을 아날로그적으로 변화시킨다. 따라서, 실시형태 1보다도 콜렉터 전압의 변동에 대해 미세하게 용량값을 최적화하여 낮은 왜곡 특성을 유지할 수 있다. 또한, 고정 용량 C1,C2의 제조 격차를 조정하는 것도 가능하다.

도 8은, 본 발명의 실시형태 3에 관한 바이어스 회로의 변형예를 도시한 도면이다. C1과 Cv1이 병렬로 접속되고, C2와 Cv2가 병렬로 접속되어 있다. 그 밖의 구성은 도 7의 바이어스 회로와 동일하며, 동일한 효과를 얻을 수 있다.

1 용량 조정회로
2 제어회로
Bias1, Bias2 바이어스 회로
Cref, Ccb 용량
FET1, FET2 트랜지스터(제2 트랜지스터)
Tr1, Tr2 증폭 소자
Trb1 제1 트랜지스터(제1 트랜지스터)

Claims

입력 신호가 입력되는 베이스와, 콜렉터 전압이 인가되는 콜렉터와, 에미터를 갖는 증폭 소자와,
바이어스 전류를 상기 증폭 소자의 상기 베이스에 공급하는 바이어스 회로를 구비하고,
상기 바이어스 회로는,
레퍼런스 전압이 입력되는 제1 제어 단자와, 전원 전압이 입력되는 제1 단자와, 상기 증폭 소자의 상기 베이스에 접속된 제2 단자를 갖는 제1 트랜지스터와,
상기 제1 트랜지스터의 상기 제1 제어 단자 및 상기 제1 단자의 적어도 한쪽에 접속되고, 상기 증폭 소자의 상기 콜렉터 전압이 낮아지면, 상기 제1 트랜지스터의 상기 제1 제어 단자 및 상기 제1 단자의 적어도 한쪽과 접지점 사이의 용량값을 증가시키는 용량 조정 회로를 갖는 전력 증폭기.
제 1항에 있어서,
상기 용량 조정회로는,
제2 제어 단자와, 상기 제1 트랜지스터의 상기 제1 제어 단자 또는 상기 제1 단자에 접속된 제3 단자와, 제4 단자를 갖는 제2 트랜지스터와,
상기 제4 단자와 접지점 사이에 접속된 용량과,
상기 제2 트랜지스터의 상기 제2 제어 단자에 제어 전압을 공급하는 제어회로를 갖는 것을 특징으로 하는 전력 증폭기.
제 2항에 있어서,
상기 제어회로는, 상기 증폭 소자의 상기 콜렉터 전압이 소정의 임계값보다 낮은 경우에 상기 제2 트랜지스터를 ON시키는 것을 특징으로 하는 전력 증폭기.
제 1항 내지 제 3항 중 어느 한 항에 있어서,
상기 용량 조정회로는 상기 용량값을 다단으로 변화시키는 것을 특징으로 하는 전력 증폭기.
제 1항에 있어서,
상기 용량 조정회로는 상기 용량값을 아날로그적으로 변화시키는 것을 특징으로 하는 전력 증폭기.