JP2006147854A - 変換基板及びこれを用いた半導体装置 - Google Patents

Abstract

【課題】 半導体パッケージをマザーボード又はプリント基板に実装するのに際して、マザーボード上における配線インピーダンスの整合を容易にすることのできる変換基板及びこれを用いた半導体装置を提供することを課題とする。
【解決手段】 半導体パッケージ（１０）をマザーボード（２０）上に実装するための変換基板（３０）であって、上面に縦横に複数列点在して配列された多数の接続用端子（３２）を有し、底面に該上面の接続用端子の配列ピッチより大きな配列ピッチで縦横に複数列点在して配列された多数の接続用端子（３４）を有し、リジッド材からなる上部層と、リジッド材からなる底部層と、これらの上部層及び底部層の間に配置された１つ又は複数のフレキシブル層（４６）との積層多層体からなり、上面の各接続用端子（３２）がパターン（５０）及びビア（５２）を介して底面の各接続用端子（３４）にそれぞれ接続されていることを特徴とする。
【選択図】 図６

Description

本発明は半導体パッケージをマザーボードないしプリント基板（以下、「マザーボード」という）に実装するのに使用する変換基板及びこれを用いた半導体装置、特に、マトリックス状の配列された多数の信号線パッドを有する半導体パッケージを、その信号線パッド端子の配列ピッチより大きな配列ピッチでマトリックス状に配列された多数の接続パッドを有するマザーボード上に実装するのに使用する変換基板及びこの変換基板を用いた半導体装置に関する。

一般にＢＧＡ（ボールグリッドアレイ）パッケージをマザーボードに実装する場合、ＢＧＡパッケージの接続用端子であるはんだボールが接続されるマザーボード上のパッドからの配線を引き出すために必要とする基板の層数は、ＢＧＡパッケージの信号線ボール（ピン）数が多いほど増える。例えば、ＢＧＡパッケージの１辺から引き出すべきピンの列数が１０列ある場合で、ピン間の配線数を１本のみにした場合、配線の引出しだけで８層の信号層が必要となる（図１）。

即ち、図１において、ボール列が１０列の場合、第１列目のパッドは第１層（Ｌ１）上をそのまま引き出すことができ、第２列目のパッドは、ピン間の配線数を１本のみにした場合、第１層（Ｌ１）上の第１列目の隣接する２つのパッドの間を引き出せる。また、第３列目以降は、そのまま引き出すことができないので、ビアを介して接続される。従って、第３列目のパッドは第２層（Ｌ２）上をそのまま引き出すことができ、第４列目のパッドは、第２層（Ｌ２）の隣接するビア間を引き出せる。第５列目以降は、そのまま引き出すことができないので、隣接する２つのパッドの間を引き出すことになり、第５列目のパッドは第３層（Ｌ３）を、第６列目のパッドは第４層（Ｌ４）を使用し、以下同様に、列毎に層を必要とし、ピンの列数が１０列ある場合は、配線の引出しに８層の信号層が必要である。

このように、基板の層数が増えると、製造コスト、製造日数の増加を招くため、基板層数はなるべく減らすことが望ましい。そこで、ピン間の配線数を２本にした場合を考えると、基板の信号層数は４層で引き出すことが可能となり（図２）、非常に効率的である。

即ち、図２において、ボール列が１０列の場合、第１列目のパッドは第１層（Ｌ１）上をそのまま引き出すことができ、第２列目及び第３列目のパッドは、第１層（Ｌ１）上の第１列目の隣接する２つのパッドの間を引き出せる。また、第４列目以降は、そのまま引き出すことができないので、ビアを介して接続される。第４列目のパッドは第２層（Ｌ２）上をそのまま引き出すことができ、第５列目及び第６列目のパッドは、第２層（Ｌ２）の隣接するビア間を引き出せる。第７列目以降は、そのまま引き出すことができないので、隣接する２つのパッドの間を２本ずつ引き出すことになり、第７列目及び第８列目のパッドは第３層（Ｌ３）を、第９列目及び第１０列目のパッドは第４層（Ｌ４）を使用するので、ピンの列数が１０列ある場合は、配線の引出しに４層の信号層でよいことになる。

このように、ピン間に２本の配線を実現するためには、引き出す配線幅を細くすればよい。例えば、図３において、パッド間のピッチが１．０ｍｍ、パッド（レジスト開口）の径が０．５５ｍｍの場合、配線スペースは０．４５ｍｍであり、このスペースに２本の配線を通すためには、パターン幅とパターン間クリアランスを９０μｍとする。

ただし、パターン配線の幅を細くすると、配線の特性インピーダンスは大きくなる。即ち、図４は配線パターンと絶縁体層と金属導体のプレーン層を示す断面図であり、図４において、配線の幅をＷ（μｍ）、厚さをＴ（＝３５μｍで一定）、配線パターンとその直下にあるプレーン層との距離で絶縁体層の厚さＤ（μｍ）、絶縁体層の誘電率をＥｒ＝４．５とした場合において、配線の幅をＷ（μｍ）と絶縁体層の厚さＤ（μｍ）を変化させた場合の特性インピーダンスＺｏ（Ω）を図５に示す。

ノイズ対策を考慮したとき、特性インピーダンスは５０Ωにできるだけ近ずけることが望ましいが、配線幅Ｗ＝９０μｍのとき、配線パターンとその直下にあるプレーン層との距離Ｄ（μｍ）は約５５μｍにする必要がある。しかし、ガラスエポキシ（ＦＲ−４等）を材料とするリジッド基板では、絶縁体の厚さは通常１００μｍであり、これより薄くするためには、基板の品質を著しく低下させることになる。

リジッド基板では、インピーダンス整合が難しいことから、ポリイミドを絶縁体材料とするフレキシブル基板による構成を検討する。例えば、ポリイミド材によるフレキシブル基板は、その柔軟性とともに、誘電率が低く（Ｅｒ＝約３．５、リジッド材のＦＲ−４はＥｒ＝約４．５）、導体間の絶縁部を非常に薄くできる（通常は２５μｍ程度）といった特長を持つため、インピーダンスを整合させるという前述の問題点を解決するためには最適な材料である。しかしながら、フレキシブル基板は、製造コストが高いこと、また多層化が難しいこと（通常、８層程度まで）から、単純にフレキシブル基板を積層したマザーボードを製造することは現実的でない。

なお、本発明に関連する先行技術として特許文献１がある。これによると、絶縁体にリジッド基材とフレキシブル基材とを組み合わせることにより、多層回路基板の総厚の減少と厚みの均一化を図り、さらに絶縁抵抗やインピーダンスコントロール等の信頼性の向上を図ることを目的とし、両面に回路形成されたガラスエポキシ両面銅張積層板からなる内層材と、片面に回路形成された片面銅張ポリイミド基材からなる外層材とが、接着シートを介して、上記外層材の回路面を外側に向けた状態で積層され、上記積層体の各層に跨がるスルーホールメッキ部が設けられている。

特許文献１によると、リジッド基材とフレキシブル基材とを組み合わせることにより、全体として剛性を持たせながら、薄形化が可能となり、回路のインピーダンスのばらつきを抑えるという効果がある。

特開平５−４１５８０号公報

上述のように、リジッド基板では、インピーダンスの整合が難しいことから、ポリイミド材によるフレキシブル基板が、柔軟性及び誘電率が低い点で、導体間の絶縁部を薄くできるという利点がある。しかし、フレキシブル基板は、製造コストが高いことや多層化が難しい、という問題があり、フレキシブル基板を積層したマザーボードの製造は現実的でない。

特許文献１には、絶縁体にリジッド基材とフレキシブル基材とを組み合わせて、剛性と薄形化を兼ね備えた多層回路基板としたものが開示されているが、変換基板として適用可能なものではない。

本発明は半導体パッケージをマザーボードに実装するのに際して、マザーボード上における配線インピーダンスの整合を容易にすることのできる変換基板及びこれを用いた半導体装置を提供することを、課題とする。

このような課題を解決するために、本発明では、縦横に複数列点在して配列された多数の信号線パッドを有する半導体パッケージと、該パッケージの信号線パッドの配列ピッチより大きな配列ピッチで縦横に複数列点在して配列された多数の接続パッドを有するマザーボードと、上面に前記パッケージの信号線端子の配列ピッチと一致する配列ピッチで縦横に複数列点在して配列された多数の接続用端子を有し、底面に前記マザーボードの接続パッドの配列ピッチと一致する配列ピッチで縦横に複数列点在して配列された多数の接続用端子を有し、半導体パッケージの各信号線パッドとマザーボードの各接続パッドとの間を相互に接続する変換基板とからなり、該変換基板は、リジッド材からなる上部層と、リジッド材からなる底部層と、これらの上部層及び底部層の間に挟まれた１つ又は複数のフレキシブル材からなる中間層との積層多層体からなり、上面の各接続用端子がパターン及びビアを介して底面の各接続用端子にそれぞれ接続されていることを特徴とする半導体装置が提供される。

本発明の半導体装置によると、上部層と底部層をリジッド基板で構成し、その中間に１又は複数の層をフレキシブル基板を積層して構成した変換基板を使用して半導体パッケージをマザーボードに実装することにより、配線のインピーダンスの整合を容易にすることができる。

また、本発明によると、半導体パッケージをマザーボード上に実装するための変換基板であって、上面に縦横に複数列点在して配列された多数の接続用端子を有し、下面に該上面の接続用端子の配列ピッチより大きな配列ピッチで縦横に複数列点在して配列された多数の接続用端子を有し、リジッド材からなる上部層と、リジッド材からなる底部層と、これらの上部層及び底部層の間に配置された１つ又は複数のフレキシブル材からなる中間層との積層多層体からなり、上面の各接続用端子が配線パターン及びビアを介して底面の各接続用端子にそれぞれ接続されていることを特徴とする変換基板が提供される。

本発明の変換基板は、上部層と底部層をリジッド基板で構成し、その中間に１又は複数の層をフレキシブル基板を積層して構成した変換基板を使用してあるので、変換基板としての剛性を維持することができ、且つ薄肉化を達成することができる。また、この変換基板を用いて半導体パッケージをマザーボードに実装する場合は、配線のインピーダンスの整合を容易にすることができる。

本発明の半導体装置及び変換基板において、変換基板の上面の各接続用端子と下面の各接続用端子は、対応する配列位置にあるものどおしが互いに接続されている。これにより、汎用性の高い変換基板が得られる。

一方、半導体パッケージの信号線で、インピーダンスを整合させる必要のある信号線パッドに対応する前記変換基板の上面の接続用端子が、前記変換基板の下面の外周に配列された接続用端子に接続されている。これにより、特に汎用性はなくなるが、信号線の中で特にインピーダンスを整合させる必要性のあるものに特化した変換基板が得られる。

以下、図６〜図１０を参照して本発明の実施の形態について詳細に説明する。

図６は本発明に係る半導体装置及びこれに用いる変換基板の基本的構成を断面図で示すものである。

半導体パッケージ１０は、例えばＢＧＡ（ボールグリッドアレイ）パッケージで、その底面にマトリックス状の配列された多数の信号線パッド１２を有する。この信号パッド１２の配列は、縦横に複数列点在して配置されたもので、配列の仕方としては、半導体パッケージ１０の下面の矩形領域の全体にわたってマトリックス状に配置されていても良く、また中央領域のみにマトリックス状に配置されていても良く、或いは、周囲の矩形枠状の領域のみに、縦横に複数列点在して配置されたものであっても良い。

一方、半導体パッケージ１０を搭載するマザーボード２０は、その上面に、パッケージの信号線パッド端子１２の配列ピッチより大きな配列ピッチでマトリックス状に配列された多数の接続パッド２２を有する。この接続パッド２２の配列の仕方は、半導体パッケージ１０の信号線パッド１２の配列と同様、マザーボードの上面の所内の矩形領域の全体にわたってマトリックス状に配置されていても良く、また中央領域のみにマトリックス状に配置されていても良く、或いは、所定の領域内における周囲の矩形枠状の領域のみに、縦横に複数列点在して配置されたものであっても良い。

変換基板３０は、上面に半導体パッケージ１０の信号線端子１２の配列と一致する配列で多数の接続用端子３２を有し、下面にマザーボード２０の接続パッド２２の配列と一致する多数の接続用端子３４を有する。接続用端子３２、３４はリフロー接合等のように接合作業を容易にするために半田からなるボールパッドとして構成することができる。

また、変換基板３０は、リジッド基板からなる上部層４２と、リジッド基板からなる底部層４４と、これらの上部層４２及び底部層４４の間に配置された１つ又は複数のフレキシブル材からなる中間層４６との積層多層体として構成され、後述のように、上面の各接続用端子３２がパターン及びビアを介して下面の各接続用端子３４にそれぞれ接続されている。

フレキシブル層４６は、例えばポリイミド等の可撓性のある絶縁材料からなるもので、図４に示したような、信号線とプレーン層が組み合わされたものである。リジッド基板４２、４４は補強用及びその他の配線用の例えばガラスエポキシ材（ＦＲ−４）の剛性のある絶縁材料からなり、フレキシブル層４６を補強及びその他配線用のリジッド基板で挟み込んだものである。なお、複数の中間層４６どおしの接合あるいは中間層４６と上部層４２又は底部層４４との間の接合には絶縁樹脂層（図示せず）を介して層間の絶縁が行われる。

フレキシブル基板４６による信号層は、図４及び図５に示したように、配線の特性インピーダンスが５０Ωとなるように調整されており、必要に応じて製造可能な範囲で多層化される。

図７は変換基板の上部層と底部層の接続用端子３２、３４の平面配列の一実施形態を示し、図８は図７の配列による接続状態を示す半導体装置の断面図である。

図７に示すように、接続基板３０の上面の各接続用端子３２と下面の各接続用端子３４と平面配置は、接続用端子３２、３４間において、対応する配列位置にあるものどおしが互いに接続される。

図８に示す半導体装置は、図３に示すように、ピン間に２本の線を通して、変換基板の接続用端子（ボールパッド）から配線を引き出す場合である。したがって、引出し配線は図２に示すように引き回すこととなる。即ち、１〜３列目のボールパッドはリジッド基板からなる上部層４２に沿って配線され、４〜６列目のボールパッドは、一番上のフレキシブル基板４６に沿って配線され、７〜８列目以下は２列分ずつ順次その下のフレキシブル基板４６に沿って配線され、最後の２列分のボールパッドがリジッド基板からなる底部層４４に沿って配線される。各配線パターン５０は周辺側に向かって外側へ引き出され、周知の方法でビア５２を介して最底部層のリジッド基板４４の底面まで引き出され、接続用端子（ボールパッド）に接続される。なお、ビア５２は各層のプレーン層（図示せず）と絶縁が行なわれる。

この実施形態では、ＢＧＡパッケージ等の半導体パッケージ１０の各信号線は、変換基板３０により、以下のように配線接続される。

−ピン配列は変えずに、ピッチを大きくする。

−ＢＧＡパッケージの全信号線は、フレキシブル基板層を通して変換基板の底部層のボールパッドへ接続される。このとき、マザーボード上でのピン間２本の配線及びインピーダンス５０Ω整合を可能とするため、底部層のピッチは、ＢＧＡのピッチより大きくなる（図７）。

この場合の変換基板は、ボール数、配置、形状が等しい全てのＢＧＡパッケージに可能という利点、即ち汎用性があるという利点がある。

図９は変換基板の上部層と底部層の接続用端子３２、３４の平面配列の他の実施形態を示すもので、図１０は図９の配列による接続状態を示す半導体装置の断面図である。

図９に示すように、半導体パッケージ１０の信号線で、インピーダンスを整合させる必要のある信号線パッド１２に対応する変換基板３０の上部層の接続用端子３２ａが、変換基板３０の下面の外周に配列された接続用端子３４ａにそれぞれ接続されている。

図１０に示す半導体装置は、前述の実施形態と同様に、ピン間に２本の線を通して、変換基板の接続用端子（ボールパッド）から配線を引き出す場合である。

この実施形態において、例えば、３〜５列目のいずれかに、インピーダンスを整合させる必要のある接続用端子３２ａが存在する場合は、３〜５列目のボールパッドはリジッド基板からなる上部層４２に沿って配線され、１〜３列目のボールパッドは、一番上のフレキシブル基板４６に沿って配線され、７〜８列目以下は前述の実施形態の同様、２列分ずつ順次その下のフレキシブル基板４６に沿って配線され、最後の２列分のボールパッドがリジッド基板からなる底部層４４に沿って配線される。各配線パターン５０は周辺側に向って外側へ引き出され、周知の方法でビア５２を介して最底部層のリジッド基板４４の下面まで引き出され、接続用端子（ボールパッド）に接続される点は、前述の実施形態と同様である。

この実施形態では、ＢＧＡパッケージ等の半導体パッケージ１０の各信号線は、変換基板３０により、以下のように配線接続される。

−インピーダンスを整合させる必要のある信号線を、外周パッドに接続する。

−ＢＧＡの信号線で、インピーダンス整合の必要がある配線のみを変換基板の底面層の外周（又は２列目）パッドに配置する。また、インピーダンス整合の必要ないの他の信号線は、内周にあるパッドに配置される。

この場合の変換基板は、汎用性はなくなるが、変換基板のサイズを最小限、場合によっては、ＢＧＡとほぼ同サイズに抑えることが可能になるという利点がある。

以上添付図面を参照して本発明の実施形態について説明したが、本発明は上記の実施形態に限定されるものではなく、本発明の精神ないし範囲内において種々の形態、変形、修正等が可能である。

以上説明したように、本発明によれば、マザーボード上における配線インピーダンスの整合が容易になる。

また、一般的に使用される基板構成、配線仕様をマザーボードに適用できるようになるため、コストダウン、製造日数の短縮が可能になる。

ピン間に１本の配線を通す場合の配線引き回しの状態を示す。 ピン間に２本の配線を通す場合の配線引き回しの状態を示す。 ピン間に２本の配線を通す場合の平面図である。 配線、プレーン層、絶縁体層の関係を示す断面図である。 配線幅、絶縁体層の厚さ（配線とプレーン層との間の距離）、特性インピーダンスの関係を示すグラフである。 本発明の半導体装置の基本構成を示す断面図である。 本発明の一実施形態に係る変換基板の上部層と底部層のポールパッドの平面位置関係を示す図である。 同実施形態の半導体装置の配線の状態を示す断面図である。 本発明の他の実施形態に係る変換基板の上部層と底部層のボールパッドの平面位置関係を示す図である。 図９に示す他の実施形態に係る半導体装置の配線の状態を示す断面図である。

符号の説明

１０ 半導体パッケージ
２０ マザーボード
３０ 変換基板
３２、３４ 接続用端子（ボールパッド）
３２ａ、３４ａ インピーダンス整合の必要な接続用端子
４２ 上部層
４４ 底部層
４６ 内層（フレキシブル基板）
５０ 配線パターン
５２ ビア

Claims (6)

1. 縦横に複数列点在して配列された多数の信号線パッドを有する半導体パッケージと、
   該パッケージの信号線パッドの配列ピッチより大きな配列ピッチで縦横に複数列点在して配列された多数の接続パッドを有するマザーボードと、
   上面に前記パッケージの信号線端子の配列ピッチと一致する配列ピッチで縦横に複数列点在して配列された多数の接続用端子を有し、底面に前記マザーボードの接続パッドの配列ピッチと一致する配列ピッチで縦横に複数列点在して配列された多数の接続用端子を有し、半導体パッケージの各信号線パッドとマザーボードの各接続パッドとの間を相互に接続する変換基板とからなり、
   該変換基板は、リジッド材からなる上部層と、リジッド材からなる底部層と、これらの上部層及び底部層の間に挟まれた１つ又は複数のフレキシブル材からなる中間層との積層多層体からなり、上面の各接続用端子がパターン及びビアを介して底面の各接続用端子にそれぞれ接続されていることを特徴とする半導体装置。
2. 前記変換基板の上面の各接続用端子と底面の各接続用端子は、対応する配列位置にあるものどおしが互いに接続されていることを特徴とする請求項１に記載の半導体装置。
3. 半導体パッケージの信号線で、インピーダンスを整合させる必要のある信号線パッドに対応する前記変換基板の上面の接続用端子が、前記変換基板の底面の外周に配列された接続用端子に接続されていることを特徴とする請求項１に記載の半導体装置。
4. 半導体パッケージをマザーボード上に実装するための変換基板であって、
   上面に縦横に複数列点在して配列された多数の接続用端子を有し、
   底面に該上面の接続用端子の配列ピッチより大きな配列ピッチで縦横に複数列点在して配列された多数の接続用端子を有し、
   リジッド材からなる上部層と、リジッド材からなる底部層と、これらの上部層及び底部層の間に挟まれた１つ又は複数のフレキシブル材からなる中間層の積層多層体からなり、上面の各接続用端子がパターン及びビアを介して底面の各接続用端子にそれぞれ接続されていることを特徴とする変換基板。
5. 上面の各接続用端子と底面の各接続用端子は、対応する配列位置にあるものどおしが互いに接続されていることを特徴とする請求項４に記載の変換基板。
6. 半導体パッケージの信号線で、インピーダンスを整合させる必要のある信号線パッドに対応する前記変換基板の上面の接続用端子が、前記変換基板の底面の外周に配列された接続用端子に接続されていることを特徴とする請求項４に記載の変換基板。

Images