JP2006147111A - 不揮発性半導体記憶装置 - Google Patents

不揮発性半導体記憶装置 Download PDF

Info

Publication number
JP2006147111A
JP2006147111A JP2004339633A JP2004339633A JP2006147111A JP 2006147111 A JP2006147111 A JP 2006147111A JP 2004339633 A JP2004339633 A JP 2004339633A JP 2004339633 A JP2004339633 A JP 2004339633A JP 2006147111 A JP2006147111 A JP 2006147111A
Authority
JP
Japan
Prior art keywords
bit line
shield
odd
transistor
main electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004339633A
Other languages
English (en)
Other versions
JP4575118B2 (ja
Inventor
Seishi Sakurai
清史 櫻井
Hiroshi Maejima
洋 前嶋
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Toshiba Electronic Device Solutions Corp
Original Assignee
Toshiba Corp
Toshiba Microelectronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Toshiba Microelectronics Corp filed Critical Toshiba Corp
Priority to JP2004339633A priority Critical patent/JP4575118B2/ja
Priority to US11/283,853 priority patent/US7274617B2/en
Priority to KR1020050112365A priority patent/KR100758397B1/ko
Publication of JP2006147111A publication Critical patent/JP2006147111A/ja
Application granted granted Critical
Publication of JP4575118B2 publication Critical patent/JP4575118B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B99/00—Subject matter not provided for in other groups of this subclass
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/04—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS
    • G11C16/0483—Erasable programmable read-only memories electrically programmable using variable threshold transistors, e.g. FAMOS comprising cells having several storage transistors connected in series
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/24—Bit-line control circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/26—Sensing or reading circuits; Data output circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C16/00—Erasable programmable read-only memories
    • G11C16/02—Erasable programmable read-only memories electrically programmable
    • G11C16/06—Auxiliary circuits, e.g. for writing into memory
    • G11C16/34—Determination of programming status, e.g. threshold voltage, overprogramming or underprogramming, retention
    • G11C16/3418—Disturbance prevention or evaluation; Refreshing of disturbed memory data
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B41/00—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates
    • H10B41/30—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region
    • H10B41/35—Electrically erasable-and-programmable ROM [EEPROM] devices comprising floating gates characterised by the memory core region with a cell select transistor, e.g. NAND
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B43/00—EEPROM devices comprising charge-trapping gate insulators
    • H10B43/30—EEPROM devices comprising charge-trapping gate insulators characterised by the memory core region
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B69/00—Erasable-and-programmable ROM [EPROM] devices not provided for in groups H10B41/00 - H10B63/00, e.g. ultraviolet erasable-and-programmable ROM [UVEPROM] devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Semiconductor Memories (AREA)
  • Read Only Memory (AREA)
  • Non-Volatile Memory (AREA)

Abstract

【課題】 回路面積を縮小可能な不揮発性半導体記憶装置を提供する。
【解決手段】 複数のメモリセルをマトリクス状に配置したセルアレイ１０１と、マトリクスの列方向に走行する複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）と、メモリセルからビット線ＢＬ１〜ＢＬ（ｍ＋１）を介して読み出されたデータを増幅するセンスアンプ１０３と、奇数番目のビット線ＢＬ１〜ＢＬｍ間及び偶数番目のビット線ＢＬ２〜ＢＬ（ｍ＋１）間をシールドする電位を供給するシールド電源１０７と、奇数番目のビット線ＢＬ１〜ＢＬｍがセンスアンプ１０３に導通するときは、偶数番目のビット線ＢＬ１〜ＢＬ（ｍ＋１）をシールド電源１０７に導通させ、偶数番目のビット線ＢＬ１〜ＢＬ（ｍ＋１）がセンスアンプ１０３に導通するときは、奇数番目のビット線ＢＬ１〜ＢＬｍをシールド電源１０７に導通させるビット線選択回路１０２とを備える。
【選択図】 図３

Description

本発明は、不揮発性半導体記憶装置に関し、特にビット線シールド方式を用いた読み出し動作を行う不揮発性半導体記憶装置に関する。
不揮発性半導体記憶装置としては、データの書き込み及び消去を電気的に行うプログラム可能なリード・オンリ・メモリ（ＥＥＰＲＯＭ）が知られている。ＥＥＰＲＯＭにおいて、セルアレイの複数のメモリセルが直列接続されてセルユニットを構成するＮＡＮＤ型フラッシュＥＥＰＲＯＭが良く利用される。
ＮＡＮＤ型フラッシュＥＥＰＲＯＭにおいては、より多くのデータを記録できるように、記憶容量が増大してきている。記憶容量の増大に伴いメモリセルが微細化されてくると、セルアレイのセルユニットに接続されたビット線と接地点間の寄生容量に比べて、互いに隣接するビット線間の寄生容量が大きくなってくる。例えば、読み出し動作時にプリチャージ電位を維持すべきビット線に隣接するビット線が放電すると、プリチャージ電位を維持すべきビット線の電位が隣接するビット線の放電につられて低下して、誤読み出しを引き起こす場合がある。
誤読み出しを防止するために、ＮＡＮＤ型フラッシュＥＥＰＲＯＭでは、「ビット線シールド方式」が提案されている（例えば、特許文献１及び２参照。）。ビット線シールド方式を用いた読み出し動作では、セルアレイのセルユニットに接続されたビット線の一端が、ビット線シールドトランジスタを介して、ビット線をシールドするための電位を供給する共通のシールド電源に接続される。一方、ビット線の他端は、ビット線選択トランジスタを介して、ビット線の電位を保持するセンスアンプに接続される。
ビット線シールド方式を用いた読み出し動作を行うＮＡＮＤ型フラッシュＥＥＰＲＯＭでは、一本のワード線に接続されるメモリセル群（ページ）のデータの読み出し動作を２回に分けて行う。例えば、一回目の読み出し動作では、奇数番目のビット線に接続されたビット線シールドトランジスタをオン状態として、シールド電源から接地電位を奇数番目のビット線に供給し、奇数番目のビット線をシールドする。同時に、偶数番目のビット線に接続されたビット線選択トランジスタをオン状態として、偶数番目のビット線のデータをセンスアンプを介して読み出す。二回目の読み出し動作では、偶数番目のビット線に接続されたビット線シールドトランジスタをオン状態として、シールド電源から接地電位を偶数番目のビット線に供給し、偶数番目のビット線をシールドする。同時に、奇数番目のビット線に接続されたビット線選択トランジスタをオン状態として、奇数番目のビット線のデータをセンスアンプを介して読み出す。
しかし、ビット線の一端に接続されるビット線選択トランジスタの領域と、ビット線の他端に接続されるビット線シールドトランジスタの領域は、セルアレイを挟んで分かれて配置される。このため、ビット線選択トランジスタ及びビット線シールドトランジスタの領域の集積度が低下して、回路面積が増加する問題がある。
特開平９−３３９７９６号公報 特開平９−３４３０６９号公報
本発明の目的は、回路面積を縮小可能な不揮発性半導体記憶装置を提供することである。
本発明の特徴は、（イ）複数のメモリセルをマトリクス状に配置したセルアレイと、（ロ）マトリクスの列方向に走行する複数のビット線と、（ハ）メモリセルからビット線を介して読み出されたデータを増幅するセンスアンプと、（ニ）奇数番目のビット線間及び偶数番目のビット線間をシールドする電位を供給するシールド電源と、（ホ）奇数番目のビット線がセンスアンプに導通するときは、偶数番目のビット線をシールド電源に導通させ、偶数番目のビット線がセンスアンプに導通するときは、奇数番目のビット線をシールド電源に導通させるビット線選択回路とを備える不揮発性半導体記憶装置であることを要旨とする。
本発明によれば、回路面積を縮小可能な不揮発性半導体記憶装置を提供することができる。
本発明の実施の形態において、「第１主電極領域」とは、電界効果トランジスタ（ＦＥＴ）や静電誘導トランジスタ（ＳＩＴ）においてはソース領域又はドレイン領域のいずれか一方の主電極となる半導体領域を意味する。また、「第２主電極領域」とは、ＦＥＴ，ＳＩＴにおいては上記第１主電極領域とはならないソース領域又はドレイン領域のいずれか一方の主電極となる半導体領域を意味する。
次に、図面を参照して、本発明の実施の形態を説明する。以下の図面の記載において、同一又は類似の部分には同一又は類似の符号を付している。ただし、図面は模式的なものであり、厚みと平面寸法との関係、各層の厚みの比率等は現実のものとは異なることに留意すべきである。したがって、具体的な厚みや寸法は以下の説明を参酌して判断すべきものである。又、図面相互間においても互いの寸法の関係や比率が異なる部分が含まれていることはもちろんである。
また、以下に示す実施の形態は、この発明の技術的思想を具体化するための装置や方法を例示するものであって、この発明の技術的思想は、構成部品の材質、形状、構造、配置等を下記のものに特定するものでない。この発明の技術的思想は、特許請求の範囲において、種々の変更を加えることができる。
本発明の実施の形態に係る半導体記憶装置は、図１に示すように、複数のメモリセルをマトリクス状に配置したセルアレイ１０１と、マトリクスの列方向に走行する複数のビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４，・・・・・，ＢＬｍ，ＢＬ（ｍ＋１）と、メモリセルからビット線ＢＬ１，ＢＬ２，ＢＬ３，ＢＬ４，・・・・・，ＢＬｍ，ＢＬ（ｍ＋１）を介して読み出されたデータを増幅するセンスアンプ１０３と、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍ間及び偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）間をシールドする電位を供給するシールド電源１０７と、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍがセンスアンプ１０３に導通するときは、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）をシールド電源１０７に導通させ、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）がセンスアンプ１０３に導通するときは、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍをシールド電源１０７に導通させるビット線選択回路１０２とを備える（ｍは奇数）。
ビット線選択回路１０２のセンスアンプノードＳＡ１，ＳＡ２，・・・・・ＳＡｉがセンスアンプ及びラッチ回路１０３に接続され、ビット線選択回路１０２のシールドノードＣＲＬがシールド電源１０７に接続される。シールド電源１０７は、ドライバ１０５に含まれる。センスアンプ及びラッチ回路１０３には、ラムデコーダ１０４が接続される。ビット線選択回路１０２、センスアンプ及びラッチ回路１０３、カラムデコーダ１０４にはドライバ１０５が接続される。ドライバ１０５及びセルアレイ１０１にはロウデコーダ１０６が接続される。ドライバ１０５、カラムデコーダ１０４及びロウデコーダ１０６には周辺回路１１０が接続される。
セルアレイ１０１は、複数（（ｍ＋１）×ｎ）個のメモリセルユニットＭＵ１１〜ＭＵ（ｍ＋１）ｎを備える（ｎは整数）。セルアレイ１０１のマトリクスの行方向に配列されたメモリセルユニットＭＵ１１，ＭＵ２１，ＭＵ３１，ＭＵ４１，・・・・・，ＭＵ（ｍ＋１）１、・・・・・、メモリセルユニットＭＵ１ｎ，ＭＵ２ｎ，ＭＵ３ｎ，ＭＵ４ｎ，・・・・・，ＭＵ（ｍ＋１）はそれぞれブロックＢＬＫ１，・・・・・，ＢＬＫｎを構成する。例えばメモリセルユニットＭＵ１１は、図２に示すように、直列接続された複数のメモリセルＭＴ１１〜ＭＴ１ｋと、複数のメモリセルＭＴ１１〜ＭＴ１ｋの両端にそれぞれ接続された２つの選択トランジスタＳＴＳ，ＳＴＤを備える。複数のメモリセルＭＴ１１〜ＭＴ１ｋのゲート電極がそれぞれワード線ＷＬ１１〜ＷＬ１ｋの一部となる。メモリセルユニットＭＵ１１の他の図１に示したメモリセルユニットＭＵ１２〜ＭＵ（ｍ＋１）ｎも、図２に示したメモリセルユニットＭＵ１１と同様な構造である。セルユニットＭＵ１１〜ＭＵ（ｍ＋１）ｎには、共通のソース線ＳＬが接続される。セルユニットＭＵ１１〜ＭＵ（ｍ＋１）ｎには、列方向のセルユニットＭＵ１１〜ＭＵ（ｍ＋１）ｎに共通の複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）がそれぞれ接続される。
図１に示したロウデコーダ１０６は、周辺回路１１０のアドレスバッファ１０９からのブロックアドレス信号及びロウアドレス信号に基づいて、セルアレイ１０１のブロックＢＬＫ１〜ＢＬＫｎのうちひとつとワード線ＷＬ１１〜１ｋ，・・・・・ＷＬｎ１〜ＷＬｎｋのうち一本を選択する。ドライバ１０５は、ロウデコーダ１０６を介して、選択された例えばブロックＢＬＫ１内の選択ゲート電極ＳＧＳ，ＳＧＤに電位Ｖsg（例えば３．５Ｖ）を与え、非選択のブロックＢＬＫ２〜ＢＬＫｎ内の選択ゲート電極ＳＧＳ，ＳＧＤに接地電位ＧＮＤを与える。更にドライバ１０５は、読み出し動作時には、ロウデコーダ１０６を介して選択された例えばワード線ＷＬ１１に接地電位ＧＮＤを与え、非選択のワード線ＷＬ１２〜ＷＬ１ｋ，・・・・・ＷＬｎ１〜ＷＬｎｋに電圧Ｖｓ（例えば３．５Ｖ）を与える。
カラムデコーダ１０４は、周辺回路１１０のアドレスバッファ１０９からのカラムアドレス信号に基づいて、複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）のうち一本を選択する。センスアンプ及びラッチ回路１０３は、選択された例えばビット線ＢＬ１から読み出され、ビット線選択回路１０２を介して入力されたデータを増幅して保持する。センスアンプ及びラッチ回路１０３に保持されたデータはカラムデコーダ１０４を介して周辺回路１１０のＩ／Ｏバッファ１０８に出力される。シールド電源１０７は、読み出し動作時には接地電位ＧＮＤをシールドノードＣＲＬを介してビット線選択回路１０２に供給する。なお、シールド電源１０７は、書き込み動作時には電源電位ＶＤＤ（例えば２．５Ｖ）をシールドノードＣＲＬを介してビット線選択回路１０２に供給する。
ビット線選択回路１０２は、図３に示すように、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍとセンスアンプ１０３間、及び奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍとシールド電源１０７間に接続された奇数ビット線選択部１１，１２，・・・・・，１ｉと、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）とセンスアンプ１０３間に接続され、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）とシールド電源１０７間に接続された偶数ビット線選択部２１，２２，・・・・・，２ｉとを備える（ｉは（ｍ＋１）の半数）。
奇数ビット線選択部１１，１２，・・・・・，１ｉは、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）がセンスアンプ１０３に導通するときは、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍをシールド電源１０７に導通させる。また、奇数ビット線選択部１１，１２，・・・・・，１ｉは、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）がシールド電源１０７に導通するときは、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍをセンスアンプ１０３に導通させる。
奇数ビット線選択部１１は、奇数番目のビット線ＢＬ１に第１主電極領域（ソース領域）が接続され、シールド電源１０７にシールドノードＣＲＬを介して第２主電極領域（ドレイン領域）が接続された奇数ビット線シールドトランジスタＱｓ１と、奇数ビット線シールドトランジスタＱｓ１のソース領域にソース領域が接続され、センスアンプ１０３にセンスアンプノードＳＡ１を介してドレイン領域が接続される奇数ビット線選択トランジスタＱｂ１とを備える。奇数ビット線シールドトランジスタＱｓ１のゲート電極ＳＨＯ、奇数ビット線選択トランジスタＱｂ２のゲート電極ＢＬＯには、図１に示したドライバ１０５がそれぞれ接続される。
図３に示した奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍは、ドライバ１０５から電源電位ＶＤＤがゲート電極ＳＨＯ供給されたときに、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍをシールドノードＣＲＬを介してシールド電源１０７に導通させる。奇数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）は、ドライバ１０５から電源電位ＶＤＤがゲート電極ＢＬＯ供給されたときに、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍをセンスアンプノードＣＲＬを介してセンスアンプ１０３に導通させる。
図３に示した偶数ビット線選択部２１は、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍがセンスアンプ１０３に導通するときは、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）をシールド電源１０７に導通させる。また、偶数ビット線選択部２１は、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍがシールド電源１０７に導通するときは、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）をセンスアンプ１０３に導通させる。
偶数ビット線選択部２１は、偶数番目のビット線ＢＬ２にソース領域が接続され、奇数ビット線選択トランジスタＱｂ１のドレイン領域にドレイン領域が接続された偶数ビット線選択トランジスタＱｂ２と、偶数ビット線選択トランジスタＱｂ２のソース領域にソース領域が接続され、シールド電源１０７にシールドノードＣＲＬを介してドレイン領域が接続される偶数ビット線シールドトランジスタＱｓ２とを備える。偶数ビット線シールドトランジスタＱｓ２のゲート電極ＳＨＥ、及び偶数ビット線選択トランジスタＱｂ２のゲート電極ＢＬＥには、図１に示したドライバ１０５がそれぞれ接続される。
偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）は、図１に示したドライバ１０５から電源電位ＶＤＤがゲート電極ＢＬＥに供給されたときに、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）をセンスアンプノードＣＲＬを介してセンスアンプ１０３に導通する。偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）は、ドライバ１０５から電源電位ＶＤＤがゲート電極ＳＨＥに供給されたときに、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）をシールドノードＣＲＬを介してシールド電源１０７に導通させる。
図３に示したビット線選択回路１０２において、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍ、奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍをそれぞれ含む奇数ビット線選択部１２,・・・・・１ｉと、偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）、偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）をそれぞれ含む偶数ビット線選択部２１，２２，・・・・・，２ｉが互いに交互に複数接続される。奇数ビット線シールドトランジスタＱｓ３，・・・・・，Ｑｓｍのゲート電極ＳＨＯ、奇数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂｍのゲート電極ＢＬＯ、偶数ビット線シールドトランジスタＱｓ４，・・・・・，Ｑｓ（ｍ＋１）のゲート電極ＳＨＥ、及び偶数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）のゲート電極ＢＬＥにも、図１に示したドライバ１０５がそれぞれ接続される。
図１に示した不揮発性半導体記憶装置（半導体集積回路）は、図４に示すように半導体チップ１００上にモノシリックに集積される。ビット線選択回路１０２がセルアレイ１０１に列方向に隣接して配置される。平面としてみたときに、ビット線選択回路１０２のセルアレイ１０１とは反対側の列方向に隣接してセンスアンプ及びラッチ回路１０３、及びカラムデコーダ１０４が配置される。セルアレイ１０１の行方向に隣接してロウデコーダ１０６が配置される。ロウデコーダ１０６の列方向に隣接し、且つビット線選択回路１０２、センスアンプ及びラッチ回路１０３及びカラムデコーダ１０４の行方向に隣接してドライバ１０５が配置される。ドライバ１０５及びカラムデコーダ１０４の列方向に隣接して周辺回路１１０が配置される。
図５に示すように、奇数ビット線シールドトランジスタＱｓ１、奇数ビット線選択トランジスタＱｂ２、偶数ビット線シールドトランジスタＱｓ２、及び偶数ビット線選択トランジスタＱｂ２は、セルアレイ１０１の列方向に並べて配置される。奇数ビット線シールドトランジスタＱｓ１、奇数ビット線選択トランジスタＱｂ２、偶数ビット線シールドトランジスタＱｓ２、及び偶数ビット線選択トランジスタＱｂ２上には、複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）が列方向に延伸して配列される。奇数ビット線シールドトランジスタＱｓ１、奇数ビット線選択トランジスタＱｂ２、偶数ビット線選択トランジスタＱｂ２、及び偶数ビット線シールドトランジスタＱｓ２の幅Ｗｑは、複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）の幅に略相当する。なお、図５では図示を省略するが、図３に示した奇数ビット線シールドトランジスタＱｓ３，・・・・・，Ｑｓｍ、奇数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）、偶数ビット線シールドトランジスタＱｓ４，・・・・・，Ｑｓ（ｍ＋１）、及び偶数ビット線選択トランジスタＳＱｂ４，・・・・・，Ｑｂ（ｍ＋１）も、偶数ビット線選択トランジスタＱｂ２に引き続き連続して配置される。
ビット線選択回路１０２の奇数ビット線シールドトランジスタＱｓ１は、図６に示すように、半導体基板１の上部に配置されたドレイン領域４１と、ドレイン領域４１と隣接して配置されたソース領域４２と、ドレイン領域４１及びソース領域４２に挟まれたチャネル領域上にゲート絶縁膜３を介して配置された選択ゲート電極ＳＨＯを備える。奇数ビット線選択トランジスタＱｂ２は、ソース領域４２と、ソース領域４２に隣接して配置されたドレイン領域４３と、ソース領域４２及びドレイン領域４３に挟まれたチャネル領域上にゲート絶縁膜３を介して配置された選択ゲート電極ＢＬＯを備える。偶数ビット線選択トランジスタＱｂ２は、ドレイン領域４３と、ドレイン領域４３と隣接して配置されたソース領域４４と、ドレイン領域４３及びソース領域４４に挟まれたチャネル領域上にゲート絶縁膜３を介して配置された選択ゲート電極ＢＬＥを備える。奇数ビット線選択トランジスタＱｂ２は、ソース領域４４と、ソース領域４４に隣接して配置されたドレイン領域４５と、ソース領域４４及びドレイン領域４５に挟まれたチャネル領域上にゲート絶縁膜３を介して配置された選択ゲート電極ＳＨＥを備える。
ドレイン領域４１上には、シールド電源１０７にシールドノードＣＲＬを介して接続されるシールドノードコンタクト２１１が配置される。ソース領域４２上には、奇数番目のビット線ＢＬ１に接続されるビット線コンタクト２１２が配置される。ドレイン領域４３上には、センスアンプ１０３にセンスアンプノードＳＡ１を介して接続されるセンスアンプコンタクト２１３が配置される。ソース領域４４には、偶数番目のビット線ＢＬ２に接続されるビット線コンタクト２１４が配置される。ドレイン領域４５上には、センスアンプ１０３にセンスアンプノードＳＡ２を介して接続されるセンスアンプコンタクト２１５が配置される。
ここで、奇数ビット線シールドトランジスタＱｓ１のソース領域４２と奇数ビット線選択トランジスタＱｂ２のソース領域４２が共通領域となる。奇数ビット線選択トランジスタＱｂ２のドレイン領域４３と、偶数ビット線選択トランジスタＱｂ２のドレイン領域４３が共通領域となる。偶数ビット線選択トランジスタＱｂ２のソース領域４４と、偶数ビット線シールドトランジスタＱｓ２のソース領域４４と共通領域となる。更に、偶数ビット線シールドトランジスタＱｓ２のドレイン領域４５が、奇数ビット線シールドトランジスタＱｓ３のドレイン領域４５と共通領域となる。
図３に示した奇数ビット線シールドトランジスタＱｓ３，・・・・・，Ｑｓｍ、奇数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）、偶数ビット線シールドトランジスタＱｓ４，・・・・・，Ｑｓ（ｍ＋１）、及び偶数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）も、図６に示した奇数ビット線シールドトランジスタＱｓ１、奇数ビット線選択トランジスタＱｂ２、偶数ビット線シールドトランジスタＱｓ２、及び偶数ビット線選択トランジスタＱｂ２と実質的に同様である。即ち、奇数ビット線シールドトランジスタＱｓ３，・・・・・，Ｑｓｍのソース領域と奇数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）のソース領域が共通領域となる。奇数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）のドレイン領域と偶数ビット線シールドトランジスタＱｓ４，・・・・・，Ｑｓ（ｍ＋１）のドレイン領域が共通領域となる。偶数ビット線シールドトランジスタＱｓ４，・・・・・，Ｑｓ（ｍ＋１）のソース領域と偶数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ＋１）のソース領域が共通領域となる。偶数ビット線選択トランジスタＱｂ４，・・・・・，Ｑｂ（ｍ−１）のドレイン領域と奇数ビット線シールドトランジスタＱｓ３，・・・・・，Ｑｓｍのドレイン領域が共通領域となる。
次に、ビット線シールド方式を用いた実施の形態に係る不揮発性半導体記憶装置の読み出し動作の一例を説明する。ここで、図３に示した複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）を、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）と、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍの２回に分けてデータを読み出す。
まず、図１に示したドライバ１０５から、図３に示したビット線選択回路１０２の奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓのゲート電極ＳＨＯ、奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍのゲート電極ＢＬＯ、偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）のゲート電極ＢＬＥ、及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）のゲート電極ＳＨＥに接地電位ＧＮＤを印加して、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓ、奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍ、偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）、及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）をすべてオフ状態とする。
例えば偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）を選択するときには、図１に示したシールド電源１０７から電源電位ＶＤＤ（例えば２．５Ｖ）が供給される。ドライバ１０５から偶数ビット線シールド選択トランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）のゲート電極ＳＨＥに電源電位ＶＤＤが印加されて偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）がオン状態となり、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）がシールドノードＣＲＬを介してシールド電源１０７に導通する。この結果、シールド電源１０７からシールドノードＣＲＬを介して電源電位ＶＤＤが供給され、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）が電源電位ＶＤＤにプリチャージされる。その後、偶数ビット線シールド選択トランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）のゲート電極ＳＨＥに接地電位ＧＮＤが印加されて偶数ビット線シールド選択トランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）がオフ状態となる。
そして、シールド電源１０７から接地電位ＧＮＤが供給される。図７に示すように、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍのゲート電極ＳＨＯにドライバ１０５から電源電位ＶＤＤが印加されて奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍがオン状態となり、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍがシールドノードＣＲＬを介してシールド電源１０７に導通する。この結果、シールド電源１０７からシールドノードＣＲＬを介して電源電位ＧＮＤが供給され、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍが接地電位ＧＮＤに固定されシールドされる。
引き続き、ソース線ＳＬに、例えば３．３Ｖが印加される。ロウデコーダ１０６は、アドレスバッファ１０９からのブロックアドレス信号及びロウアドレス信号に基づいて、読み出し動作の対象となる例えば１つのブロックＢＬＫ１と一本のワード線ＷＬ１１を選択する。ドライバ１０５は、選択されたブロックＢＬＫ１の選択ゲート電極ＳＧＳ，ＳＧＤに選択電圧Ｖsg（例えば３．５Ｖ）を与え、非選択のブロックＢＬＫ２〜ＢＬＫｎの選択ゲート電極ＳＧＳ，ＳＧＤに接地電位ＧＮＤを与える。更にドライバ１０５は、非選択のワード線ＷＬ１２〜１ｋ，・・・・・，ＷＬｎ１〜ＷＬｎｋに非選択電圧Ｖcg（例えば３．５Ｖ）を与え、選択されたワード線ＷＬ１１に接地電位ＧＮＤを与える。
選択されたワード線ＷＬ１１に接続されたメモリセル群（ページ）において、メモリセルデータが０の場合には、メモリセルの閾値が０Ｖを越えるのでメモリセルがオフ状態となる。このため、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）は、プリチャージされた電源電位ＶＤＤを維持する。一方、メモリセルのデータが１の場合には、メモリセルの閾値が０Ｖ未満であるからメモリセルがオン状態となる。このため、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）は電荷を放電して、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）の電位が低下する。
偶数ビット線選択トランジスタＱｂｅのゲート電極ＢＬＥに電源電位ＶＤＤが印加されて偶数ビット線選択トランジスタＱｂｅがオン状態となり、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）がセンスアンプノードＳＡ１，ＳＡ２，・・・・・，ＳＡｉを介してセンスアンプ１０３に導通する。偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）の電位がセンスアンプ１０３により増幅してラッチ回路１０３により保持されることで、データの読み出しが完了する。ラッチ回路１０３のデータは、カラムデコーダ１０４を介して周辺回路１１０のＩ／Ｏバッファ１０８に入力され、半導体チップ１００の外部に転送される。
この後、図８に示すように、選択されたビット線とシールドビット線を入れ換える。即ち、偶数番目のビット線ＢＬ２，ＢＬ４，・・・・・，ＢＬ（ｍ＋１）をシールドビット線とし、奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍを選択されたビット線として、上述の手順と同様に奇数番目のビット線ＢＬ１，ＢＬ３，・・・・・，ＢＬｍからデータが読み出される。
ビット線シールド方式を用いた読み出し動作によれば、選択されたビット線の両側に隣接する非選択のビット線が接地電位ＧＮＤに固定されシールドされるので、選択されたビット線の電位が両側に隣接する非選択のビット線の電位につられて変動することを防止でき、誤読み出しを低減可能である。
図１に示した不揮発性半導体記憶装置に対する比較例としてのＮＡＮＤ型フラッシュＥＥＰＲＯＭを図１７〜図１９に示す。図１７において、セルアレイ２０１のメモリセルに接続された複数のビット線ＢＬ１，ＢＬ２，・・・・・の一端には、ビット線シールドトランジスタＱｓｏ，Ｑｓｅ，・・・・・を介してシールド電源２０７が接続される。複数のビット線ＢＬ１，ＢＬ２，・・・・・の他端には、ビット線選択トランジスタＱｂｏ，Ｑｂｅ，・・・・・を介してセンスアンプ及びラッチ回路２０３が接続される。
図１８に示すように、比較例に係る半導体チップ２００上では、セルアレイ２０１を行方向に挟んで図１７に示したビット線シールドトランジスタＱｓｏ，Ｑｓｅ，・・・・・を含むビット線シールド回路２０２ｘ、及び図１７に示したビット線選択トランジスタＱｂｏ，Ｑｂｅ，・・・・・を含むビット線選択回路２０２ｙが配置される。ビット線選択回路２０２ｙのセルアレイ２０１とは反対側の行方向に隣接してセンスアンプ及びラッチ回路２０３及びカラムデコーダ２０４が配置される。セルアレイ２０１の列方向に隣接してロウデコーダ２０６が配置される。ビット線シールド回路２０２ｘと行方向に隣接し、且つロウデコーダ２０６と列方向に隣接して第１ドライバ２０５ｘが配置される。ビット線選択回路２０２ｙ、センスアンプ及びラッチ回路２０３、カラムデコーダ２０４と行方向に隣接し、且つロウデコーダ２０６と列方向に隣接して第２ドライバ２０５ｙが配置される。
図１８に示した比較例では、ビット線シールド回路２０２ｘと、ビット線選択回路２０２ｙが分かれて配置されるので、集積度が低下して回路規模が増加する。これに対して、実施の形態によれば、図１に示すように、図１８に示したビット線シールド回路２０２ｘ及びビット線選択回路２０２ｙの機能を兼ねたビット線選択回路１０２が、複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）とシールド電源１０７間、及び複数のビット線ＢＬ１〜ＢＬ（ｍ＋１）とセンスアンプ１０３間に接続される。このため、図４に示すように、図３に示したビット線選択回路１０２が半導体チップ１００上のセルアレイ１０１に列方向に隣接して配置される。したがって、ビット線選択回路１０２に含まれる奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓ、及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）、及び奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍ、及び偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）が一箇所に集約されるので、集積度が向上して回路規模を削減可能となる。
更に、図１８に示した比較例では、第１ドライバ２０５ｘ及び第２ドライバ２０５ｙが分散して配置されるので、集積度が低下する。これに対して実施の形態によれば、図４に示すようにビット線選択回路１０２を駆動するドライバ１０５も一箇所に集約されるので、集積度が向上して回路規模を削減可能となる。
また、比較例では、図１９に示すようにビット線シールド回路２０２ｘでは、ビット線シールドトランジスタＱｓｏ，Ｑｓｅは、ビット線ＢＬ１〜ＢＬ（ｍ＋１）の半数だけ、列方向に配列される。ビット線シールドトランジスタＱｓｏ，Ｑｓｅのそれぞれは、ソース領域３２１，３２３と、ドレイン領域３２３と、ソース領域３２１，３２３及びドレイン領域３２３間のチャネル領域上に配置されたゲート電極ＢＬＯ，ＢＬＥを備える。互いに隣接するビット線シールドトランジスタＱｓｏ，Ｑｓｅが、ドレイン領域３２２を互いに共有してペアで配置される。互いに隣接するビット線シールドトランジスタＱｓｏ，Ｑｓｅのペアは、素子分離領域（ＳＴＩ）２１０により互いに分離される。
ここで、データ消去のためセルアレイ２０１のｐ型ウェルには高電圧が印加され、ｐ型ウェル表面に形成されたソース領域３２１を介してビット線ＢＬ１〜ＢＬ（ｍ＋１）も高電圧となる。このため、ビット線シールドトランジスタＱｓｏ，Ｑｓｅのペア間にかかる電位差で壊れないように、ビット線シールドトランジスタＱｓｏ，Ｑｓｅのペア間の素子分離領域２１０の幅Ｗｓを大きく取らなくてはならず、回路面積が増大する。更に、ビット線ＢＬ１〜ＢＬ（ｍ＋１）ピッチの縮小化に伴い、ビット線シールドトランジスタの数は増加する。このため、ビット線シールドトランジスタＱｓｏ，Ｑｓｅのペア間の素子分離領域２１０の数は世代ごとに増える。また図１７に示したビット線選択回路２０２ｙにおいても、ビット線シールド回路２０２ｘと同様に、ビット線選択トランジスタＱｂｏ，Ｑｂｅのペア間には素子分離領域が配置される。
これに対して、実施の形態によれば、図５及び図６に示すように、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓ、偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）、奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍ、及び偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）が互いにソース領域４２，４３，・・・・・及びドレイン領域４１，４３，４５，・・・・・を共有することで、図１９に示すような素子分離領域２１０が不要となり、面積を大幅に縮小することが可能となる。
（第１の変形例）
本発明の実施の形態の第１の変形例に係る不揮発性半導体記憶装置は、図９に示すように、ビット線選択回路１０２が、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍ及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）のドレイン領域にソース領域が接続され、シールド電源１０７の接地電位出力ノード１０７ａにシールドノードＣＲＬを介してドレイン領域が接続された接地電位トランジスタＱｒを更に備える点が、図３に示したビット線選択回路１０２と異なる。
図１０に示すように、奇数ビット線シールドドランジスタＱｓｍ、奇数ビット線選択トランジスタＱｂｍ、偶数ビット線選択トランジスタＱｂ（ｍ＋１）、偶数ビット線シールドトランジスタＱｓ（ｍ＋１）、及び接地電位トランジスタＱｒが配列される。接地電位トランジスタＱｒは、ソース領域５５と、ソース領域５５と離間して配置されたドレイン領域５６と、ソース領域５５及びドレイン領域５６に挟まれたチャネル領域上に配置されたゲート電極ＳＨＲを備える。ソース領域５５上には、シールド電源１０７にシールドノードＣＲＬを介して接続されるシールドノードコンタクト２２５が配置される。ドレイン領域５６上には、シールド電源１０７に接地電位出力ノード１０７ａを介して接続される接地電位コンタクト２２６が配置される。接地電位出力ノード１０７ａは、接地電位トランジスタＱｒのバックゲート電位としてｐ型ウェルに導通するために配線されているので、配線を増加しなくて良い。
ここで、奇数ビット線シールドドランジスタＱｓｍのソース領域５２と、奇数ビット線選択トランジスタＱｂｍのソース領域５２が共通領域となる。奇数ビット線選択トランジスタＱｂｍのドレイン領域５３と、偶数ビット線選択トランジスタＱｂ（ｍ＋１）のドレイン領域５３が共通領域となる。偶数ビット線選択トランジスタＱｂ（ｍ＋１）のソース領域５４と、偶数ビット線シールドトランジスタＱｓ（ｍ＋１）のソース領域５４が共通領域となる。更に、偶数ビット線シールドトランジスタＱｓ（ｍ＋１）のドレイン領域５５と、接地電位トランジスタＱｒのソース領域５５が共通領域となる。
接地電位トランジスタＱｒは、読み出し動作時にゲート電極ＳＨＲに電源電圧ＶＤＤが印加されると、ビット線ＢＬ１〜ＢＬ（ｍ＋１）のうちシールドするビット線をシールドノードＣＲＬ及び接地電位出力ノード１０７ａを介してシールド電源１０７に導通させる。シールド電源１０７からは接地電位ＧＮＤが供給される。
図３に示した不揮発性半導体記憶装置において、図４に示したドライバ１０５には、ロウデコーダ１０６やセンスアンプ及びラッチ回路１０３を駆動する多くの回路が配置される。また、ロウデコーダ１０６やセンスアンプ及びラッチ回路１０３を駆動するサイズの大きなトランジスタを必要とし、トランジスタからの配線をロウデコーダ１０６やセンスアンプ及びラッチ回路１０３に接続するため、配線が非常に密集する。
第１の変形例によれば、接地電位トランジスタＱｒを図４に示したドライバ１０５に配置する代わりに図１０に示すようにビット線選択回路１０２に、接地電位トランジスタＱｒのソース領域５５を接地電位トランジスタＱｒのドレイン領域５５と共有して配置するので、全体としてトランジスタサイズも減らすことができ、回路面積を縮小可能となる。
また、接地電位トランジスタＱｒは必ずしもソース及びドレイン領域２を共有して高電圧トランジスタで構成する必要はなく、通常のドライバ１０５等の低電圧トランジスタ領域に低電圧トランジスタとして配置することで面積の縮小可能である。
（第２の変形例）
本発明の実施の形態の第２の変形例に係る不揮発性半導体記憶装置は、図１１に示すように、ビット線選択回路１０２が、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍ及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）のドレイン領域及び接地電位トランジスタＱｒのソース領域にソース領域が接続され、シールド電源１０７の電源電位出力ノード１０７ｂにドレイン領域が接続された電源電位トランジスタＱｐを更に備える点が、図９に示したビット線選択回路１０２と異なる。
電源電位トランジスタＱｐは、図１２に示すように、接地電位トランジスタＱｒと素子分離領域２９を介して並列に高電圧トランジスタとして配置される。電源電位トランジスタＱｐは、ソース領域５７と、ソース領域５７と離間して配置されたドレイン領域５８と、ソース領域５７及びドレイン領域５８に挟まれたチャネル領域上に配置されたゲート電極ＳＨＰを備える。ソース領域５７上には、シールド電源１０７に電源電位出力ノード１０７ｂ及びシールドノードＣＲＬを介して接続されるシールドノードコンタクト２２７が配置される。ドレイン領域５８上には、電源電位ＶＤＤに接続される電源電位コンタクト２２８が配置される。
電源電位トランジスタＱｐは、書き込み動作時にゲート電極ＳＨＰに電源電圧ＶＤＤが印加されると、ビット線ＢＬ１〜ＢＬ（ｍ＋１）のうちシールドするビット線を、シールドノードＣＲＬ及び電源電位出力ノード１０７ｂを介してシールド電源１０７に導通させる。シールド電源１０７からは、電源電位ＶＤＤが供給される。
第２の変形例によれば、シールドノードＣＲＬは、ビット線選択回路１０２のローカル配線となるため、配線容量が減り、全体としてトランジスタサイズを縮小可能となる。なお、電源電位トランジスタＱｐは必ずしもビット線選択回路１０２内に配置する必要はなく、図４に示したドライバ１０５等の低電圧トランジスタ領域に高電圧トランジスタよりも幅の狭い低電圧トランジスタとして配置することで回路面積を縮小可能となる。
（第３の変形例）
本発明の実施の形態の第３の変形例に係る不揮発性半導体記憶装置は、図１３に示すように、半導体チップ１００ｘ上にセルアレイ１０１が配置される。セルアレイ１０１を行方向に挟むように第１及び第２ロウデコーダ１０６ｘ，１０６ｙが配置される。セルアレイ１０１の列方向に隣接してビット線選択回路１０２、センスアンプ及びラッチ回路１０３、及びカラムデコーダ１０４が配置される。第１ロウデコーダ１０６ｘと列方向に隣接し、且つビット線選択回路１０２、センスアンプ及びラッチ回路１０３及びカラムデコーダ１０４と行方向に隣接してドライバ１０５が配置される。ドライバ１０５はシールド電源を含む。カラムデコーダ１０４及びドライバ１０５の列方向に隣接して、周辺回路１１０及びパッド列１１１が配置される。
第１ロウデコーダ１０６ｘは、例えばセルアレイ１０１内の選択トランジスタを選択する。第２ロウデコーダ１０６ｙは、例えばセルアレイ１０１内のブロック及びワード線を選択する。周辺回路１１０は、図１に示すようにアドレスバッファ１０９はＩ／Ｏバッファ１０８等の不揮発性半導体記憶装置の動作に必要な回路を備える。パッド列１１１は、例えば図９に示した接地電位トランジスタＱｒ等の、不揮発性半導体記憶装置の動作に必要な回路に電源を供給する電源パッド群を含む。
図１８に示した比較例において、セルアレイ２０１を挟んで両側にパッド列を配置する場合には回路面積が増大する。セルアレイ２０１の片側、例えばセルアレイ２０１のビット線選択回路２０２ｙ側にパッド列を配置する場合には、接地電位トランジスタや電源電位トランジスタ等の大きな駆動能力の必要な回路が第１ドライバ２０５ｘに配置されるので、パッド列からセルアレイ１０１とロウデコーダ１０６上を通って電源配線を設ける必要がある。このとき、ノイズを押さえるために低抵抗となるように両側パッドを配置するときには不要の太い配線を配置する必要がある。また、配線をセルアレイ１０１及びロウデコーダ１０６の外側に通さなければならない場合もある。このため、チップサイズが増加する。
これに対して、第３の変形例によれば、図１３に示すようにセルアレイ１０１の片側にパッド列１１１を配置したときに、大きな駆動を必要とする接地電位トランジスタＱｒや電源電位トランジスタＱｐがセルアレイ１０１の片側に集約して配置されるので、セルアレイ１０１上を通る配線が不要となり、回路面積を削減できる。また、図１４に示すように、シールド電源１０７がドライバ１０５と分割して配置されていても良い。シールド電源１０７は、例えばビット線選択回路１０２とセンスアンプ及びラッチ回路１０７の間に配置される。
（第４の変形例）
本発明の実施の形態の第４の変形例においては、図３に示した奇数ビット線選択部１１，１２，・・・・・，１ｉの奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍと、偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）の位置を入れ換えて配置しても良い。即ち、図１５に示すように、ビット線選択回路１０２ａは、奇数ビット線選択部１１ａ，１２ａ，・・・・・，１ｉａ及び偶数ビット線選択部２１ａ，２２ａ，・・・・・２ｉａを備える。
奇数ビット線選択部１１ａは、奇数番目のビット線ＢＬ１にソース領域が接続され、センスアンプ１０３にセンスアンプノードＳＡ１を介してドレイン領域が接続された奇数ビット線選択トランジスタＱｂ１と、奇数ビット線選択トランジスタＱｂ１のソース領域にソース領域が接続され、シールド電源１０７にシールドノードＣＲＬを介してドレイン領域が接続された奇数ビット線シールドトランジスタＱｓ１を備える。偶数ビット線選択部２１ａは、奇数ビット線シールドトランジスタＱｓ１のドレイン領域にドレイン領域が接続され、偶数番目のビット線ＢＬ２にソース領域が接続された偶数ビット線シールドトランジスタＱｓ２と、偶数ビット線シールドトランジスタＱｓ２のソース領域にソース領域が接続され、センスアンプ１０３にセンスアンプノードＳＡ２を介してドレイン領域が接続された偶数ビット線選択トランジスタＱｂ２を備える。
ここで、図１６に示すように、奇数ビット線選択トランジスタＱｂ１のソース領域４２と奇数ビット線シールドトランジスタＱｓ１のソース領域４２は共通領域となる。奇数ビット線シールドトランジスタＱｓ１のドレイン領域４３と、偶数ビット線シールドトランジスタＱｓ２のドレイン領域４３が共通領域となる。偶数ビット線シールドトランジスタＱｓ２のソース領域４４と、偶数ビット線選択トランジスタＱｂ２のソース領域４４が共通領域となる。偶数ビット線選択トランジスタＱｂ２のドレイン領域４５と、奇数ビット線選択部１２ａの奇数ビット線選択トランジスタＱｂ３のドレイン領域４５が共通領域となる。
なお、奇数ビット線選択部１２ａ，・・・・・，１ｉａ及び偶数ビット線選択部２２ａ，・・・・・２ｉａも、奇数ビット線選択部１１ａ及び偶数ビット線選択部２１ａの接続・配置と実質的に同様であるので、重複した説明を省略する。
第４の変形例によれば、デザインルールや、周辺パターンの影響を考慮して、図３に示した奇数ビット線選択部１１，１２，・・・・・，１ｉの奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓｍと、偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）の接続・配置位置を入れ換えても良い。
（その他の実施の形態）
本発明は実施の形態によって記載したが、この開示の一部をなす論述及び図面はこの発明を限定するものであると理解すべきではない。この開示から当業者には様々な代替実施の形態、実施例及び運用技術が明らかとなろう。例えば、ビット線選択回路１０２の一列に配列された奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓ、及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）と奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍ、及び偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）を示したが、セルアレイ１０１の行方向のセルユニット及びビット線の数に応じて、奇数ビット線シールドトランジスタＱｓ１，Ｑｓ３，・・・・・，Ｑｓ、及び偶数ビット線シールドトランジスタＱｓ２，Ｑｓ４，・・・・・，Ｑｓ（ｍ＋１）と奇数ビット線選択トランジスタＱｂ１，Ｑｂ３，・・・・・，Ｑｂｍ、及び偶数ビット線選択トランジスタＱｂ２，Ｑｂ４，・・・・・，Ｑｂ（ｍ＋１）と同様のビット線シールドトランジスタ及びビット線選択トランジスタが複数本配列されていても良い。このように、本発明はここでは記載していない様々な実施の形態等を含むことは勿論である。したがって、本発明の技術的範囲は上記の説明から妥当な特許請求の範囲に係る発明特定事項によってのみ定められるものである。
本発明の実施の形態に係る不揮発性半導体記憶装置のブロック図である。 本発明の実施の形態に係る不揮発性半導体記憶装置のセルユニットの等価回路図である。 本発明の実施の形態に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。 本発明の実施の形態に係る不揮発性半導体記憶装置のレイアウトを示す概略平面図である。 本発明の実施の形態に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。 本発明の実施の形態に係る不揮発性半導体記憶装置のビット線選択回路の断面図（図５のＡ−Ａ方向の断面図）である。 本発明の実施の形態に係る不揮発性半導体記憶装置の奇数番目のビット線の読み出し動作を説明するための等価回路図である。 本発明の実施の形態に係る不揮発性半導体記憶装置の偶数番目のビット線の読み出し動作を説明するための等価回路図である。 本発明の実施の形態の第１の変形例に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。 本発明の実施の形態の第１の変形例に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。 本発明の実施の形態の第２の変形例に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。 本発明の実施の形態の第２の変形例に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。 本発明の実施の形態の第３の変形例に係る不揮発性半導体記憶装置の概略平面図である。 本発明の実施の形態の第３の変形例に係る不揮発性半導体記憶装置の他の概略平面図である。 本発明の実施の形態の第４の変形例に係る不揮発性半導体記憶装置のビット線選択回路の等価回路図である。 本発明の実施の形態の第４の変形例に係る不揮発性半導体記憶装置のビット線選択回路の断面図である。 比較例に係る不揮発性半導体記憶装置のブロック図である。 比較例に係る不揮発性半導体記憶装置の概略平面図である。 比較例に係る不揮発性半導体記憶装置のビット線選択回路の平面図である。
符号の説明
１…半導体基板
１１，１２，・・・・・，１ｉ…奇数ビット線選択部
２１，２２，・・・・・，２ｉ…偶数ビット線選択部
４１，４３，４５…第２主電極領域（ドレイン領域）
４２，４４…第１主電極領域（ソース領域）
１００，１００ｘ…半導体チップ
１０１…セルアレイ
１０２…ビット線選択回路
１０３…センスアンプ及びラッチ回路
１０４…カラムデコーダ
１０５…ドライバ
１０６…ロウデコーダ
１０６ｘ…第１ロウデコーダ
１０６ｙ…第２ロウデコーダ
１０７…シールド電源
１０８…Ｉ／Ｏバッファ
１０９…アドレスバッファ
１１０…周辺回路
１１１…パッド列

Claims (6)

  1. 複数のメモリセルをマトリクス状に配置したセルアレイと、
    前記マトリクスの列方向に走行する複数のビット線と、
    前記メモリセルから前記ビット線を介して読み出されたデータを増幅するセンスアンプと、
    奇数番目の前記ビット線間及び偶数番目の前記ビット線間をシールドする電位を供給するシールド電源と、
    前記奇数番目のビット線が前記センスアンプに導通するときは、前記偶数番目のビット線を前記シールド電源に導通させ、前記偶数番目のビット線が前記センスアンプに導通するときは、前記奇数番目のビット線を前記シールド電源に導通させるビット線選択回路
    とを備えることを特徴とする不揮発性半導体記憶装置。
  2. 前記ビット線選択回路が、
    前記偶数番目のビット線が前記センスアンプに導通するときは、前記奇数番目のビット線を前記シールド電源に導通させる奇数ビット線選択部
    前記奇数番目のビット線が前記センスアンプに導通するときは、前記偶数番目のビット線を前記シールド電源に導通させる偶数ビット線選択部
    とを備えることを特徴とする請求項１に記載の不揮発性半導体記憶装置。
  3. 前記奇数ビット線選択部が、
    前記奇数番目のビット線に第１主電極領域が接続され、前記シールド電源に第２主電極領域が接続された奇数ビット線シールドトランジスタと、
    前記奇数ビット線シールドトランジスタの第１主電極領域に互いに共通領域となるように第１主電極領域が接続され、前記センスアンプに第２主電極領域が接続された奇数ビット線選択トランジスタ
    とを備えることを特徴とする請求項２に記載の不揮発性半導体記憶装置。
  4. 前記偶数ビット線選択部が、
    前記偶数番目のビット線に第１主電極領域が接続され、前記奇数ビット線選択トランジスタの第２主電極領域に互いに共通領域となるように第２主電極領域が接続された偶数ビット線選択トランジスタと、
    前記偶数ビット線選択トランジスタの第１主電極領域に互いに共通領域となるように第１主電極領域が接続され、前記シールド電源に第２主電極領域が接続された偶数ビット線シールドトランジスタ
    とを備えることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  5. 前記偶数ビット線選択部が、
    前記偶数番目のビット線に第１主電極領域が接続され、前記奇数ビット線シールドトランジスタの第２主電極領域に互いに共通領域となるように第２主電極領域が接続された偶数ビット線シールドトランジスタと、
    前記偶数ビット線シールドトランジスタの第１主電極領域に互いに共通領域となるように第１主電極領域が接続され、前記センスアンプに第２主電極領域が接続された偶数ビット線選択トランジスタ
    とを備えることを特徴とする請求項３に記載の不揮発性半導体記憶装置。
  6. 前記奇数ビット線シールドトランジスタ及び前記偶数ビット線シールドトランジスタの第２主電極領域に互いに共通領域となるように第１主電極領域が接続され、前記シールド電源の接地電位を供給する前記接地電位出力ノードに第２主電極領域が接続され、前記奇数ビット線シールドトランジスタ及び前記偶数ビット線シールドトランジスタと前記接地電位出力ノードを導通させる接地電位トランジスタを更に備えることを特徴とする請求項４又は５に記載の不揮発性半導体記憶装置。
JP2004339633A 2004-11-24 2004-11-24 不揮発性半導体記憶装置 Active JP4575118B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2004339633A JP4575118B2 (ja) 2004-11-24 2004-11-24 不揮発性半導体記憶装置
US11/283,853 US7274617B2 (en) 2004-11-24 2005-11-22 Non-volatile semiconductor memory
KR1020050112365A KR100758397B1 (ko) 2004-11-24 2005-11-23 불휘발성 반도체 기억 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004339633A JP4575118B2 (ja) 2004-11-24 2004-11-24 不揮発性半導体記憶装置

Publications (2)

Publication Number Publication Date
JP2006147111A true JP2006147111A (ja) 2006-06-08
JP4575118B2 JP4575118B2 (ja) 2010-11-04

Family

ID=36595521

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004339633A Active JP4575118B2 (ja) 2004-11-24 2004-11-24 不揮発性半導体記憶装置

Country Status (3)

Country Link
US (1) US7274617B2 (ja)
JP (1) JP4575118B2 (ja)
KR (1) KR100758397B1 (ja)

Cited By (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234815A (ja) * 2007-03-20 2008-10-02 Toshiba Corp 半導体記憶装置
JP2011222775A (ja) * 2010-04-09 2011-11-04 Toshiba Corp 半導体記憶装置
JP2012069194A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
US8159884B2 (en) 2009-12-25 2012-04-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2013021202A (ja) * 2011-07-13 2013-01-31 Winbond Electronics Corp 半導体記憶装置
US8760937B2 (en) 2010-12-22 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device with bit line charging circuit and control method thereof
US8861276B2 (en) 2011-06-21 2014-10-14 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system comprising same, and method of operating same
US8976595B2 (en) 2011-06-21 2015-03-10 Samsung Electronics Co., Ltd. Non-volatile memory device and related method of operation
JP7089622B1 (ja) * 2021-06-18 2022-06-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7675783B2 (en) 2007-02-27 2010-03-09 Samsung Electronics Co., Ltd. Nonvolatile memory device and driving method thereof
US7924591B2 (en) * 2009-02-06 2011-04-12 Macronix International Co., Ltd. Memory device with shielding plugs adjacent to a dummy word line thereof
US8619471B2 (en) 2011-07-27 2013-12-31 Micron Technology, Inc. Apparatuses and methods including memory array data line selection
CN103035293B (zh) * 2011-10-08 2015-07-15 华邦电子股份有限公司 半导体存储装置
KR101449932B1 (ko) * 2013-02-18 2014-10-22 (주)피델릭스 레이아웃 면적을 저감하는 플래시 메모리 장치
US11830564B2 (en) 2021-08-30 2023-11-28 Sandisk Technologies Llc Detecting bit line open circuits and short circuits in memory device with memory die bonded to control die

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255496A (ja) * 1994-12-19 1996-10-01 Samsung Electron Co Ltd 不揮発性半導体メモリ
JPH11176177A (ja) * 1997-12-12 1999-07-02 Toshiba Corp 不揮発性半導体記憶装置
JPH11340366A (ja) * 1998-05-28 1999-12-10 Toshiba Corp 半導体装置
JP2002251896A (ja) * 2001-02-22 2002-09-06 Samsung Electronics Co Ltd プログラミング用のビットラインセットアップ及びディスチャージ回路を有する不揮発性メモリ装置及びそのプログラミング方法
JP2003109391A (ja) * 2001-07-13 2003-04-11 Samsung Electronics Co Ltd 時分割感知機能を備える不揮発性半導体メモリ装置及びそのデータ感知方法。

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR0172443B1 (ko) * 1995-09-19 1999-03-30 김광호 비 휘발성 반도체 메모리의 셀 연결방법 및 그에 따른 회로
KR100299338B1 (ko) * 1996-04-19 2001-10-19 마츠시타 덴끼 산교 가부시키가이샤 반도체장치
JP3003631B2 (ja) * 1997-06-23 2000-01-31 日本電気株式会社 不揮発性半導体記憶装置
JP3447939B2 (ja) * 1997-12-10 2003-09-16 株式会社東芝 不揮発性半導体メモリ及びデータ読み出し方法
JP3863330B2 (ja) * 1999-09-28 2006-12-27 株式会社東芝 不揮発性半導体メモリ
JP3833970B2 (ja) * 2002-06-07 2006-10-18 株式会社東芝 不揮発性半導体メモリ
US6649945B1 (en) * 2002-10-18 2003-11-18 Kabushiki Kaisha Toshiba Wiring layout to weaken an electric field generated between the lines exposed to a high voltage

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH08255496A (ja) * 1994-12-19 1996-10-01 Samsung Electron Co Ltd 不揮発性半導体メモリ
JPH11176177A (ja) * 1997-12-12 1999-07-02 Toshiba Corp 不揮発性半導体記憶装置
JPH11340366A (ja) * 1998-05-28 1999-12-10 Toshiba Corp 半導体装置
JP2002251896A (ja) * 2001-02-22 2002-09-06 Samsung Electronics Co Ltd プログラミング用のビットラインセットアップ及びディスチャージ回路を有する不揮発性メモリ装置及びそのプログラミング方法
JP2003109391A (ja) * 2001-07-13 2003-04-11 Samsung Electronics Co Ltd 時分割感知機能を備える不揮発性半導体メモリ装置及びそのデータ感知方法。

Cited By (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008234815A (ja) * 2007-03-20 2008-10-02 Toshiba Corp 半導体記憶装置
US8159884B2 (en) 2009-12-25 2012-04-17 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
US8406066B2 (en) 2009-12-25 2013-03-26 Kabushiki Kaisha Toshiba Nonvolatile semiconductor memory device
JP2011222775A (ja) * 2010-04-09 2011-11-04 Toshiba Corp 半導体記憶装置
JP2012069194A (ja) * 2010-09-22 2012-04-05 Toshiba Corp 半導体記憶装置
US8498139B2 (en) 2010-09-22 2013-07-30 Kabushiki Kaisha Toshiba Semiconductor storage device
US8760937B2 (en) 2010-12-22 2014-06-24 Kabushiki Kaisha Toshiba Semiconductor memory device with bit line charging circuit and control method thereof
US8861276B2 (en) 2011-06-21 2014-10-14 Samsung Electronics Co., Ltd. Nonvolatile memory device, memory system comprising same, and method of operating same
US8976595B2 (en) 2011-06-21 2015-03-10 Samsung Electronics Co., Ltd. Non-volatile memory device and related method of operation
US9576672B2 (en) 2011-06-21 2017-02-21 Samsung Electronics Co., Ltd. Non-volatile memory device and related method of operation
JP2013021202A (ja) * 2011-07-13 2013-01-31 Winbond Electronics Corp 半導体記憶装置
JP7089622B1 (ja) * 2021-06-18 2022-06-22 ウィンボンド エレクトロニクス コーポレーション 半導体記憶装置

Also Published As

Publication number Publication date
US7274617B2 (en) 2007-09-25
KR100758397B1 (ko) 2007-09-14
JP4575118B2 (ja) 2010-11-04
KR20060058030A (ko) 2006-05-29
US20060133139A1 (en) 2006-06-22

Similar Documents

Publication Publication Date Title
KR100758397B1 (ko) 불휘발성 반도체 기억 장치
CN112750488B (zh) 半导体存储装置
JP3954301B2 (ja) ナンド型フラッシュメモリ素子及びその駆動方法
US6587380B2 (en) Programming method for non-volatile semiconductor memory device
WO2013016495A1 (en) Apparatuses and methods including memory array data line selection
JP2008234820A (ja) 半導体記憶装置
US8274810B2 (en) Semiconductor memory device comprising transistor having vertical channel structure
US6707720B2 (en) Nonvolatile semiconductor storage device
US6710399B2 (en) Nonvolatile semiconductor storage device
US6697280B2 (en) Semiconductor capacitance device, booster circuit and nonvolatile semiconductor storage device
JP2007018600A (ja) 半導体記憶装置
US6646916B2 (en) Non-volatile semiconductor memory device
CN112352281A (zh) 用于电阻式随机存取存储器阵列的电路和布局
KR100858044B1 (ko) 가상 접지형 비휘발성 반도체 기억장치
US10121531B2 (en) Semiconductor memory
US6914815B2 (en) Nonvolatile semiconductor storage device
JP2011151150A (ja) 半導体集積回路
CN112292728A (zh) 用于每列具有两个位线的电阻式随机存取存储器阵列的电路和布局
US6822926B2 (en) Non-volatile semiconductor memory device
JP5483826B2 (ja) 不揮発性半導体記憶装置及びその書き込み方法
KR100554996B1 (ko) 반도체 기억 장치
JP2755232B2 (ja) 不揮発性半導体メモリ
JP2008084439A (ja) 半導体記憶装置
JP2007149287A (ja) 半導体記憶装置
JP2007310999A (ja) 半導体記憶装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070727

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20090205

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100204

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100426

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100601

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100629

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100720

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100819

R150 Certificate of patent or registration of utility model

Ref document number: 4575118

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130827

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313115

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350