JP2006140511A - 半導体装置および電気光学装置 - Google Patents
半導体装置および電気光学装置 Download PDFInfo
- Publication number
- JP2006140511A JP2006140511A JP2005355903A JP2005355903A JP2006140511A JP 2006140511 A JP2006140511 A JP 2006140511A JP 2005355903 A JP2005355903 A JP 2005355903A JP 2005355903 A JP2005355903 A JP 2005355903A JP 2006140511 A JP2006140511 A JP 2006140511A
- Authority
- JP
- Japan
- Prior art keywords
- region
- concentration
- conductivity type
- conductive film
- type region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Thin Film Transistor (AREA)
- Recrystallisation Techniques (AREA)
Abstract
【解決手段】同一基板10b上にTFT30、80、90のソース・ドレイン領域を形成するための高濃度不純物導入工程を利用して、ダイオード素子50の高濃度N型領域52および高濃度P型領域53を形成し、かつ、それらの間に真性領域51を形成する。その際、TFT30、90の高濃度ソース・ドレイン領域を形成する際に形成するレジストマスクの開口部のみでダイオード素子50の高濃度N型領域52の形成領域を規定するので、真性領域51を高い精度で形成することができる。
【選択図】図7
Description
なお、本願明細書において、真性領域とは、半導体膜のうち不純物イオンが導入されていない部分を意味する。
上記構成により、所定以上の耐圧をもち、かつ、作動時には十分なオン電流が流れるような精度のダイオード素子を実現出来るという効果がある。
本発明は、例えば、前記電気光学物質として液晶を用いた液晶装置の製造方法に適用される。
(液晶装置の全体構成)
図1は、液晶装置をその上に形成された各構成要素と共に対向基板の側から見た平面図であり、図2は、対向基板を含めて示す図1のH−H′断面図である。
次に、アクティブマトリクス型の液晶装置(電気光学装置)の構成および動作について、図3ないし図7を参照して説明する。
再び図1において、本形態の液晶装置100では、TFTアレイ基板10の表面側のうち、画像表示領域10aの周辺領域を利用してデータ線駆動回路101および走査線駆動回路104が形成されている。このようなデータ線駆動回路101および走査線駆動回路104は、基本的には、図6(A)および図7に示すNチャネル型のTFTとPチャネル型のTFTとによって構成されている。
図8(A)ないし図13を参照して、TFTアレイ基板10を製造する方法を説明する。
以上説明したように、本形態では、同一基板10b上にTFT30、80、90のソース・ドレイン領域を形成するための高濃度不純物導入工程を利用してダイオード素子50の高濃度N型領域52および高濃度P型領域53を形成するので、新たな工程を追加する必要がない。また、ダイオード素子50において、高濃度N型領域52と高濃度P型領域53との間に、真性領域51からなる中間領域として有するため、耐圧が高い。
図14(E)ないし(K)は、本発明の実施の形態1−2に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図15(E)ないし(K)は、本発明の実施の形態1−3に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図16(E)ないし(K)は、本発明の実施の形態1−4に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図17(A)は、本形態のTFTアレイ基板10を製造する方法を示す工程図である。図18(E)ないし(K)は、本発明の実施の形態2−1に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図19(E)ないし(K)は、本発明の実施の形態2−2に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図20(E)ないし(K)は、本発明の実施の形態2−3に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図21(E)ないし(K)は、本発明の実施の形態2−4に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図22(E)ないし(K)は、本発明の実施の形態2−5に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図23(E)ないし(K)は、本発明の実施の形態2−6に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図24(E)ないし(K)は、本発明の実施の形態2−7に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図25(E)ないし(K)は、本発明の実施の形態2−8に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図26(E)ないし(K)は、本発明の実施の形態2−9に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図27(E)ないし(K)は、本発明の実施の形態2−10に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図28(E)ないし(K)は、本発明の実施の形態2−11に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図29(E)ないし(K)は、本発明の実施の形態2−12に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図30(A)は、本形態のTFTアレイ基板10を製造する方法を示す工程図である。図31および図32はいずれも、本形態のTFTアレイ基板10の製造方法のうち、ゲート絶縁膜形成工程ST3、N+導入工程ST4(高濃度第1導電型不純物導入工程)、ゲート電極形成工程ST5を示す工程断面図、およびN-導入工程ST6(低濃度第1導電型不純物導入工程)、P-導入工程ST7(低濃度第2導電型不純物導入工程)、P+導入工程ST8(高濃度第2導電型不純物導入工程)を示す工程断面図である。
以上説明したように、本形態では、同一基板10b上にTFT30、80、90のソース・ドレイン領域を形成するための高濃度不純物導入工程を利用してダイオード素子50の高濃度N型領域52および高濃度P型領域53を形成するので、新たな工程を追加する必要がない。また、ダイオード素子50において、高濃度N型領域52と高濃度P型領域53との間に、真性領域51からなる中間領域として有するため、耐圧が高い。
図33(E)ないし(K)は、本発明の実施の形態3−2に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図34(E)ないし(K)は、本発明の実施の形態3−3に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図35(E)ないし(K)は、本発明の実施の形態3−4に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図36(E)ないし(K)は、本発明の実施の形態3−5に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図37(E)ないし(K)は、本発明の実施の形態3−6に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
図38(E)ないし(K)は、本発明の実施の形態3−7に係るTFTアレイ基板にダイオード素子を製造する方法を示す工程断面図である。
上記形態では、半導体装置として、アクティブマトリクス型の液晶装置に用いるTFTを例に説明したが、画素スイッチング素子としてTFDを用いたTFTアレイ基板を例に説明したが、液晶以外の電気光学物質を用いた電気光学装置を構成する半導体装置、あるいは電気光学装置以外の半導体装置の製造などに本発明を適用してもよい。
次に、本発明を適用した液晶装置100(電気光学装置)を備えた電子機器の一例を、図39、図40(A)、(B)を参照して説明する。
以上説明したように、本発明では、同一基板上にTFTのソース・ドレイン領域を形成するための高濃度不純物導入工程を利用してダイオード素子の高濃度第1導電型領域および高濃度第2導電型領域を形成するので、新たな工程を追加する必要がない。また、ダイオード素子において、高濃度第1導電型不純物が導入された高濃度第1導電型領域と、高濃度第2導電型不純物が導入された高濃度第2導電型領域との間に、低濃度第1導電型不純物が導入された低濃度第1導電型領域、真性領域、および低濃度第2導電型不純物が導入された低濃度第2導電型領域のうちの少なくとも1つを中間領域として有するため、耐圧が高い。さらに、ゲート電極と同層の導電膜に対して自己整合的にダイオード素子の高濃度第1導電型領域あるいは高濃度第2導電型領域を形成するのではなく、TFTのソース・ドレイン領域を形成する際に形成する第1のマスクまたは第2のマスク開口部でダイオード素子の高濃度第1導電型領域あるいは高濃度第2導電型領域の形成領域を規定する。このため、ゲート電極を形成する際の精度にかかわらず、マスクを形成する際のフォトリソグラフィ工程の露光精度と同等の高い精度をもってダイオード素子の高濃度第1導電型領域あるいは高濃度第2導電型領域の形成領域を規定できるので、それらの間に形成される低濃度領域や真性領域の寸法精度が高い。従って、所定以上の耐圧をもち、かつ、作動時には十分なオン電流が流れるような精度のダイオード素子を形成できる。
10 TFTアレイ基板(半導体装置)
10b TFTアレイ基板の基体としての基板
30 画素スイッチング用のTFT
50 静電気保護回路用のダイオード素子
51 真性領域(中間領域)
52 高濃度N型領域(高濃度第1導電型領域)
53 高濃度P型領域(高濃度第2導電型領域)
54 低濃度N型領域(低濃度第1導電型領域)
55 低濃度P型領域(低濃度第2導電型領域)
56 ダイオード素子を形成するための半導体膜
57 ダイオード素子の上層に形成された導電膜
58 信号線
59 接地線
81、91 駆動回路用のTFT
100 液晶装置
411 レジストマスク(第1のマスク)
412 レジストマスク(第3のマスク)
413 レジストマスク(第4のマスク)
414 レジストマスク(第2のマスク)
ST1 下地保護膜形成工程
ST2 半導体膜形成工程
ST3 ゲート絶縁膜形成工程
ST4 N+導入工程(高濃度第1導電型不純物導入工程)
ST5 ゲート電極形成工程
ST6 N-導入工程(低濃度第1導電型不純物導入工程)
ST7 P-導入工程(低濃度第2導電型不純物導入工程)
ST8 P+導入工程(高濃度第2導電型不純物導入工程)
ST9 ソース電極・配線形成工程
ST10 画素電極形成工程
Claims (23)
- 基板上に形成された半導体膜に不純物を導入してなる第1導電型の薄膜トランジスタ、第2導電型の薄膜トランジスタ、および逆接合状態にあるノーマリオフのダイオード素子を備える半導体装置において、
前記ダイオード素子を構成する半導体膜の上層側には、前記薄膜トランジスタのゲート絶縁膜と同層の絶縁膜を有し、
前記ダイオード素子を構成する半導体膜は、高濃度第1導電型不純物が導入された高濃度第1導電型領域と、高濃度第2導電型不純物が導入された高濃度第2導電型領域と、前記高濃度第1導電型領域と前記高濃度第2導電型領域との間に配置された中間領域と、を有し、
該中間領域は、低濃度の不純物が導入された低濃度領域を含むことを特徴とする半導体装置。 - 前記中間領域は、低濃度の不純物が導入された低濃度領域と、不純物イオンが導入されていない領域とが隣接配置されてなることを特徴とする請求項1に記載の半導体装置。
- 前記低濃度領域は、低濃度第1導電型不純物が導入された低濃度第1導電型領域であり、
該低濃度第1導電型領域は前記高濃度第1導電型領域と隣接し、
前記不純物イオンが導入されていない領域は前記高濃度第2導電型領域と隣接していることを特徴とする請求項2に記載の半導体装置。 - 前記低濃度領域は、低濃度第2導電型不純物が導入された低濃度第2導電型領域であり、
該低濃度第2導電型領域は前記高濃度第2導電型領域と隣接し、
前記不純物イオンが導入されていない領域は前記高濃度第1導電型領域と隣接していることを特徴とする請求項2に記載の半導体装置。 - 前記中間領域は、低濃度第1導電型不純物が導入された低濃度第1導電型領域と、低濃度第2導電型不純物が導入された低濃度第2導電型領域と、前記低濃度第1導電型領域と、前記低濃度第2導電型領域との間に配置された前記不純物イオンが導入されていない領域と、により形成され、
前記低濃度第1導電型領域は前記高濃度第1導電型領域と隣接し、前記低濃度第2導電型領域は前記高濃度第2導電型領域と隣接していることを特徴とする請求項2に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記低濃度第1導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置され、
前記導電膜の他方の端部は、前記高濃度第2導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置されていることを特徴とする請求項3に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記低濃度第1導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置され、
前記導電膜の他方の端部は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置されていることを特徴とする請求項3に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置され、
前記導電膜の他方の端部は、前記高濃度第2導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置されていることを特徴とする請求項3に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置されていることを特徴とする請求項3に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記高濃度第1導電型領域上に配置されることにより、前記導電膜は、前記高濃度第1導電型領域と前記不純物イオンが導入されていない領域との隣接部分を覆うように形成され、
前記導電膜の他方の端部は、前記低濃度第2導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置されていることを特徴とする請求項4に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記高濃度第1導電型領域上に配置されることにより、前記導電膜は、前記高濃度第1導電型領域と前記不純物イオンが導入されていない領域との隣接部分を覆うように形成され、
前記導電膜の他方の端部は、前記不純物イオンが導入されていない領域上に配置されていることを特徴とする請求項4に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記不純物イオンが導入されていない領域上に配置され、
前記導電膜の他方の端部は、前記低濃度第2導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置されていることを特徴とする請求項4に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置されていることを特徴とする請求項4に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記低濃度第1導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置され、
前記導電膜の他方の端部は、前記低濃度第2導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置されていることを特徴とする請求項5に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記低濃度第1導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置され、
前記導電膜の他方の端部は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置されていることを特徴とする請求項5に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜の一方の端部は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置され、
前記導電膜の他方の端部は、前記低濃度第2導電型領域と前記不純物イオンが導入されていない領域との境界と平面的に重なる位置に配置されていることを特徴とする請求項5に記載の半導体装置。 - 前記ダイオード素子を構成する半導体膜の上層側に設けられた前記絶縁膜の上に、前記薄膜トランジスタのゲート電極と同層の導電膜が形成され、
前記導電膜は、前記不純物イオンが導入されていない領域と平面的に重なる領域内に配置されていることを特徴とする請求項5に記載の半導体装置。 - 基板上に形成された半導体膜に不純物を導入してなる第1導電型の薄膜トランジスタ、第2導電型の薄膜トランジスタ、および逆接合状態にあるノーマリオフのダイオード素子を備える半導体装置において、
前記ダイオード素子を構成する半導体膜の上層側には、前記薄膜トランジスタのゲート絶縁膜と同層の絶縁膜が設けられ、
前記ダイオード素子を構成する半導体膜は、高濃度第1導電型不純物が導入された高濃度第1導電型領域と、高濃度第2導電型不純物が導入された高濃度第2導電型領域と、前記高濃度第1導電型領域と前記高濃度第2導電型領域との間に配置された中間領域と、を有し、
該中間領域は、不純物イオンが導入されていない領域または低濃度第1導電型不純物が導入された低濃度第1導電型領域または低濃度第2導電型不純物が導入された低濃度第2導電型領域のうちどちらか一方からなり、
前記絶縁膜上には、前記薄膜トランジスタのゲート電極と同層の導電膜が設けられていることを特徴とする半導体装置。 - 前記導電膜は、高濃度第1導電型領域と前記中間領域とが隣接する部分を覆うように形成されていることを特徴とする請求項18に記載の半導体装置。
- 前記導電膜の一方の端面の形成位置と、高濃度第2導電型領域と前記中間領域とが隣接する位置とは、平面的に重なることを特徴とする請求項18に記載の半導体装置。
- 前記導電膜は、前記中間領域と平面的に重なる領域内に配置されていることを特徴とする請求項18に記載の半導体装置。
- 前記低濃度領域の不純物濃度が10-19atm/cm3以下であることを特徴とする請求項1ないし21のいずれか一項に記載の半導体装置。
- 請求項1ないし22のいずれかに規定する半導体装置を、電気光学物質を保持するTFTアレイ基板として用いた電気光学装置であって、
前記ダイオード素子は、1つの素子、あるいは複数が直列あるいは並列に電気的に接続されて、前記薄膜トランジスタを用いた駆動回路に信号入力するための信号端子間、あるいは前記薄膜トランジスタを用いた駆動回路に信号入力するための信号端子と接地線との間で静電気保護回路を構成していることを特徴とする電気光学装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355903A JP4784291B2 (ja) | 2005-12-09 | 2005-12-09 | 半導体装置および電気光学装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005355903A JP4784291B2 (ja) | 2005-12-09 | 2005-12-09 | 半導体装置および電気光学装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001381579A Division JP4000847B2 (ja) | 2001-12-14 | 2001-12-14 | 半導体装置の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006140511A true JP2006140511A (ja) | 2006-06-01 |
JP4784291B2 JP4784291B2 (ja) | 2011-10-05 |
Family
ID=36621040
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005355903A Expired - Fee Related JP4784291B2 (ja) | 2005-12-09 | 2005-12-09 | 半導体装置および電気光学装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4784291B2 (ja) |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH01276766A (ja) * | 1988-04-28 | 1989-11-07 | Seiko Epson Corp | 薄膜集積回路の製造方法 |
JPH021178A (ja) * | 1988-02-19 | 1990-01-05 | Nippon Denso Co Ltd | 多結晶ダイオードおよびその製造方法 |
JPH08148699A (ja) * | 1994-11-21 | 1996-06-07 | Shindengen Electric Mfg Co Ltd | 整流ダイオ−ド |
JPH1174530A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2000223720A (ja) * | 1999-01-29 | 2000-08-11 | Meidensha Corp | 半導体素子およびライフタイム制御方法 |
-
2005
- 2005-12-09 JP JP2005355903A patent/JP4784291B2/ja not_active Expired - Fee Related
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH021178A (ja) * | 1988-02-19 | 1990-01-05 | Nippon Denso Co Ltd | 多結晶ダイオードおよびその製造方法 |
JPH01276766A (ja) * | 1988-04-28 | 1989-11-07 | Seiko Epson Corp | 薄膜集積回路の製造方法 |
JPH08148699A (ja) * | 1994-11-21 | 1996-06-07 | Shindengen Electric Mfg Co Ltd | 整流ダイオ−ド |
JPH1174530A (ja) * | 1997-08-28 | 1999-03-16 | Toshiba Corp | 半導体集積回路装置及びその製造方法 |
JP2000223720A (ja) * | 1999-01-29 | 2000-08-11 | Meidensha Corp | 半導体素子およびライフタイム制御方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4784291B2 (ja) | 2011-10-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9735182B2 (en) | Array substrate, display device, and method for manufacturing the array substrate | |
JP3714243B2 (ja) | 半導体装置、電気光学装置、および電子機器 | |
US7233155B2 (en) | Electrooptic device, electronic apparatus, and method for making the electrooptic device | |
US7473926B2 (en) | Array substrate for liquid crystal display device and method of fabricating the same | |
US20100320472A1 (en) | Pixel electrode structure with high display quality | |
CN202631914U (zh) | 一种阵列基板及显示装置 | |
CN212461692U (zh) | 半导体装置 | |
JP2008224722A (ja) | 電気光学装置及び電子機器 | |
JP2003338628A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 | |
JP4000847B2 (ja) | 半導体装置の製造方法 | |
JP2003243658A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
JP2003255853A (ja) | 電気光学装置、および電子機器 | |
JP2003243657A (ja) | 半導体装置、電気光学装置、電子機器、半導体装置の製造方法、電気光学装置の製造方法 | |
JP3892115B2 (ja) | ディスプレイ及びディスプレイを備えた装置 | |
US9035299B2 (en) | Semiconductor device and method for producing same | |
JP3791225B2 (ja) | 電気光学パネル及び電子機器 | |
JP4784291B2 (ja) | 半導体装置および電気光学装置 | |
JP3792375B2 (ja) | 液晶装置及び電子機器 | |
JP2003243659A (ja) | 薄膜半導体装置、電気光学装置、電子機器、薄膜半導体装置の製造方法、電気光学装置の製造方法 | |
JP2005266814A (ja) | 電気光学装置及び電子機器 | |
JP2003249659A (ja) | 半導体装置、電気光学装置、および電子機器 | |
JP2006126867A (ja) | アクティブマトリクス基板及び電気光学装置及び電子機器 | |
JP3671971B2 (ja) | 液晶装置及び電子機器 | |
JP5032160B2 (ja) | 表示装置及びその製造方法 | |
JP4832256B2 (ja) | 表示装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100122 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100817 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20101112 |
|
A911 | Transfer of reconsideration by examiner before appeal (zenchi) |
Free format text: JAPANESE INTERMEDIATE CODE: A911 Effective date: 20101119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110222 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110421 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20110614 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20110627 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140722 Year of fee payment: 3 |
|
LAPS | Cancellation because of no payment of annual fees |