JP2006140439A - 半導体製造装置 - Google Patents

半導体製造装置 Download PDF

Info

Publication number
JP2006140439A
JP2006140439A JP2005234572A JP2005234572A JP2006140439A JP 2006140439 A JP2006140439 A JP 2006140439A JP 2005234572 A JP2005234572 A JP 2005234572A JP 2005234572 A JP2005234572 A JP 2005234572A JP 2006140439 A JP2006140439 A JP 2006140439A
Authority
JP
Japan
Prior art keywords
limiting
plasma region
plasma
limiting device
semiconductor manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2005234572A
Other languages
English (en)
Inventor
Tae Yong Kwon
兌 勇 權
Jung Wook Kim
正 旭 金
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006140439A publication Critical patent/JP2006140439A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
    • H01L21/3065—Plasma etching; Reactive-ion etching
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32431—Constructional details of the reactor
    • H01J37/32623—Mechanical discharge control means
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01J—ELECTRIC DISCHARGE TUBES OR DISCHARGE LAMPS
    • H01J37/00—Discharge tubes with provision for introducing objects or material to be exposed to the discharge, e.g. for the purpose of examination or processing thereof
    • H01J37/32—Gas-filled discharge tubes
    • H01J37/32917—Plasma diagnostics
    • H01J37/32935—Monitoring and controlling tubes by information coming from the object and/or discharge
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67017—Apparatus for fluid treatment
    • H01L21/67063—Apparatus for fluid treatment for etching
    • H01L21/67069—Apparatus for fluid treatment for etching for drying etching

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Plasma & Fusion (AREA)
  • Chemical & Material Sciences (AREA)
  • Analytical Chemistry (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Plasma Technology (AREA)
  • Chemical Vapour Deposition (AREA)
  • Drying Of Semiconductors (AREA)

Abstract

【課題】 構造を単純化するとともに、プラズマ領域を容易に可変できるプラズマ限定装置を備えた半導体製造装置を提供する。
また、同一の駆動装置を用いて、プラズマ領域を小さな体積または大きな体積に限定することで、構成を単純化できるプラズマ限定装置を備えた半導体製造装置を提供する。
【解決手段】 反応室１３内のプラズマ領域を限定するプラズマ限定装置３０を備えた半導体製造装置であって、プラズマ限定装置３０は、反応室１３内のプラズマ領域を第１プラズマ領域Ｐ１に限定する第１限定装置３１と、反応室１３内のプラズマ領域を第１プラズマ領域Ｐ１より大きい第２プラズマ領域Ｐ２に限定する第２限定装置３５と、プラズマ領域を可変するために第１限定装置３１及び第２限定装置３５を一緒に移動する駆動装置３９とを含む。
【選択図】 図１

Description

本発明は、半導体製造装置に関するもので、詳しくは、プラズマ領域を可変できるプラズマ限定装置を備えた半導体製造装置に関するものである。
一般に、半導体の製造過程で行うエッチング工程は、真空状態の反応室内に反応性工程ガスを供給した後、反応室内に高周波電源を印加してプラズマ放電を発生することで、半導体基板の表面に形成された膜をエッチングする。
このエッチング工程は、半導体基板の表面に感光膜パターンを形成した後で行い、エッチング工程の終了後は、不要になった感光膜を除去する工程を行う。上記の過程を繰り返して行うことで、３次元パターンを有する半導体が形成される。また、このような多段階のエッチング工程を行うとき、１次エッチング工程及び２次エッチング工程におけるプラズマ領域の体積が異なるため、１次及び２次エッチング工程の各条件に適したエッチング環境を提供でき、かつ、感光膜除去工程における感光膜の除去率を向上できる。
特許文献１には、上述したように、プラズマ領域の体積を調節することで、要求されるエッチング処理を最適化できる従来のプラズマ限定装置が開示されている。開示された従来のプラズマ限定装置は、プラズマ領域を小さな体積に限定するために半導体基板の近くに設置される複数個の内側プラズマ限定リングと、プラズマ領域を大きな体積に限定するために半導体基板の下部に設置される外側プラズマ限定リングとを備えている。よって、エッチングチャンバー内のプラズマ領域を小さくするとき、各内側プラズマ限定リングによってプラズマ領域を限定し、プラズマ領域を大きくするとき、外側プラズマ限定リングによってプラズマ領域を限定する。
しかしながら、従来のプラズマ限定装置は、各内側プラズマ限定リングを駆動する駆動装置と、外側プラズマ限定リングを駆動する駆動装置と、が別途に構成されるため、装置の構造が複雑になるとともに、製造原価が上昇するという問題点があった。
米国特許６，５２７，９１１号
本発明は、上記の問題点を解決するためになされたもので、構造を単純化するとともに、プラズマ領域を容易に可変できるプラズマ限定装置を備えた半導体製造装置を提供することを目的とする。
また、同一の駆動装置を用いて、プラズマ領域を小さな体積または大きな体積に限定することで、構成を単純化できるプラズマ限定装置を備えた半導体製造装置を提供することを目的とする。
上記の目的を達成するために、本発明による半導体製造装置は、反応室内のプラズマ領域を限定するプラズマ限定装置を備えており、前記プラズマ限定装置は、前記反応室内のプラズマ領域を第１プラズマ領域に限定する第１限定装置と、前記反応室内のプラズマ領域を前記第１プラズマ領域より大きい第２プラズマ領域に限定する第２限定装置と、プラズマ領域を可変するために前記第１限定装置及び前記第２限定装置を同時に移動する駆動装置とを含むことを特徴とする。
また、本発明は、半導体基板を支持するために前記反応室内に設置されるチャックをさらに含み、前記第１限定装置は、プラズマ領域を前記チャックの上部の前記チャックの外径に対応する位置に延長される前記第１プラズマ領域に限定し、前記第２限定装置は、プラズマ領域を前記第１プラズマ領域から前記反応室の側部に外側に延長される前記第２プラズマ領域に限定することを特徴とする。
また、前記第１限定装置は、内径が前記チャックの外径より大きく、外径が前記反応室の内径より小さく設けられ、相互上下に離隔して積層される複数個の第１限定リングと、前記各第１限定リングを離隔状態で連結して昇降自在に設置される連結軸とを含み、前記第２限定装置は、内径が前記第１限定リングの内径に対応し、前記反応室の内面に近接するように外径が前記第１限定リングの外径より大きく形成され、外周部に工程ガスを流動するための多数の通孔が形成された第２限定リングを含み、前記第２限定リングは、前記第１限定装置の前記連結軸に設置されることを特徴とする。
また、前記駆動装置は、前記連結軸を上下に昇降することを特徴とする。
また、前記反応室内のプラズマ領域は、前記第１限定装置及び前記第２限定装置の上昇時、前記第１限定装置によって前記第１プラズマ領域に限定され、前記第１限定装置及び前記第２限定装置の下降時、前記第２限定装置によって前記第２プラズマ領域に限定されることを特徴とする。
また、前記反応室は、円筒状の内部空間を備えた本体と、前記本体の開放された上部を覆う蓋体とを含み、前記駆動装置は、前記連結軸を昇降するために前記蓋体に設置されることを特徴とする。
また、前記第１限定装置は、前記各第１限定リングの間を離隔するスペーサーをさらに含むことを特徴とする。
本発明による半導体製造装置は、第１限定装置と、この第１限定装置の上部に設置される第２限定装置とを含むプラズマ限定装置を備えており、第１及び第２限定装置の上昇時、第１限定装置によって体積の小さい第１プラズマ領域にプラズマ領域が限定され、第１及び第２限定装置の下降時、第２限定装置によって体積の大きい第２プラズマ領域にプラズマ領域が限定されるため、プラズマ領域の体積を容易に可変できるという効果がある。
また、本発明による半導体製造装置は、プラズマ領域を小さな体積に限定する第１限定装置と、プラズマ領域を大きな体積に限定する第２限定装置と、が同一の駆動装置によって昇降する構造であるため、構成を単純化できるという効果がある。
以下、本発明の好ましい実施の形態を図面に基づいて説明する。
図１及び図２は、本発明による半導体製造装置の構成を示した断面図である。図１及び図２に示すように、本発明による半導体製造装置は、半導体基板Ｗの加工を行うための反応室１３を形成するもので、上部が開放された円筒状の本体１１と、この本体１１の開放された上部を覆う蓋体１２とを含んでいる。
反応室１３内には、半導体基板Ｗを支持するためのチャック１４が設置され、蓋体１２の中央部には、反応室１３内に工程ガスを供給するためのガス供給ノズル１５が設置される。このガス供給ノズル１５は、工程ガスを供給するガス供給部１６と配管１７を通して連結される。また、反応室１３の上部に設けられた蓋体１２の内面には、反応室１３内に供給される工程ガスをプラズマ状態にするＲＦ(radio frequency)電力がＲＦ電源１８によって印加される上部電極１９が設置され、チャック１４には、プラズマ状態の工程ガスを半導体基板Ｗに誘導するバイアス電力がバイアス電源２０によって印加される下部電極２１が設置される。
本体１１の下部側には、反応室１３から反応副産物及び未反応ガスを排出するための排出口２３が形成され、この排出口２３に連結された排出管２４には、反応室１３内を真空状態に維持するための真空ポンプ２５及び圧力制御装置２６が設置される。
上記のような半導体製造装置は、反応室１３内に供給される工程ガス及び工程変数を調節することで、半導体基板Ｗの表面に膜を形成する蒸着工程を行うか、または、半導体基板Ｗの表面に膜をエッチングするエッチング工程を行うために用いられる。例えば、蒸着工程は、シラン(ＳｉＨ４)ガス及び酸素ガスなどを反応室１３内に供給し、反応室１３内のガスをプラズマ状態にし、工程変数を蒸着に適するように調節することで行われ、エッチング工程は、フッ化メタン(ＣＨＦ３)ガスなどを反応室１３内に供給し、反応室１３内のガスをプラズマ状態にし、工程変数をエッチングに適するように調節することで行われる。各工程における工程変数には、工程ガスだけでなく、圧力、温度、時間なども含まれる。
また、エッチング工程は、半導体基板Ｗの表面に感光膜パターンを形成した後で行い、エッチング工程が行われた後、不要になった感光膜を除去する工程を行う。また、上記の工程を繰り返して行うことで、半導体基板Ｗ上に３次元パターンのエッチングが行われる。このような多段階のエッチング工程を行う場合、１次エッチング工程及び２次エッチング工程におけるプラズマ領域の体積が異なるため、各工程に適した条件を提供できるが、各工程に適した条件を提供するために、反応室１３内のプラズマ領域を大きいか小さい体積に限定するプラズマ限定装置３０が備わる。
プラズマ限定装置３０は、図１に示すように、反応室１３内のプラズマ領域を小さな体積の第１プラズマ領域Ｐ１に限定する第１限定装置３１と、図２に示すように、反応室１３内のプラズマ領域を第１プラズマ領域Ｐ１より大きな体積の第２プラズマ領域Ｐ２に限定する第２限定装置３５と、プラズマ領域の体積を可変するために反応室１３内の第１及び第２限定装置３１，３５を同時に上下方向に移動する駆動装置３９とを含んでいる。
図３には、第１及び第２限定装置３１，３５が示されている。図１ないし図３に示すように、第１限定装置３１は、内径がチャック１４の外径より大きく、外径が反応室１３の内径(本体の内径)より小さく設けられ、上下方向に離隔して積層される複数個の第１限定リング３２と、これら第１限定リング３２を連結する連結軸３３と、を含んでいる。この連結軸３３は、各第１限定リング３２を貫通するように設置され、各第１限定リング３２の間には、これら第１限定リング３２の間を離隔するスペーサー３４が介在される。ここで、各第１限定リング３２及びスペーサー３４は、石英及びシリカなどの材質からなる。
図１に示すように、第１及び第２限定装置３１，３５が上昇した状態であると、第１限定装置３１は、チャック１４の上部のチャック１４の外径に対応する位置に延長される第１プラズマ領域Ｐ１にプラズマ領域を限定する。ここで、プラズマ状態の工程ガスは、各第１限定リング３２の間の空間を通して排出口２３に流動する過程で、各第１限定リング３２との衝突によってエネルギーを失って中性化されるため、プラズマ領域が第１限定装置３１内の第１プラズマ領域Ｐ１に限定される。
第２限定装置３５は、第１限定装置３１の連結軸３３の最上部に設置される第２限定リング３６を含んでいる。この第２限定リング３６の内径は、第１限定リング３２の内径に対応し、第２限定リング３６の外径は、反応室１３の内面に近接するように第１限定リング３２の外径より大きく形成される。このとき、第２限定リング３６の外径は、図２に示すように、チャック１４の周りと本体１１の内面との間の空間を遮蔽してプラズマ領域を第２プラズマ領域Ｐ２に限定するように、反応室１３の内径とほぼ同一になる。また、第２限定リング３６の外周部には、工程ガスの流動を許容する複数個の通孔３７が形成される。
図２に示すように、第１及び第２限定装置３１，３５が下降した状態であると、第２限定装置３５は、第１プラズマ領域Ｐ１から反応室１３の側部に延長される第２プラズマ領域Ｐ２にプラズマ領域を限定する。ここで、プラズマ状態の工程ガスは、第２限定リング３６の各通孔３７を通過する過程で、通孔３７の内面との衝突によってエネルギーを失って中性化されるため、第２限定リング３６の上部が第２プラズマ領域Ｐ２に限定される。
第１及び第２限定装置３１，３５を昇降する駆動装置３９は、蓋体１２の上面に設置され、各第１限定リング３２及び第２限定リング３６を固定する連結軸３３は、蓋体１２を貫通して駆動装置３９に連結される。このような構成によると、駆動装置３９の動作によって各第１限定リング３２及び第２限定リング３６が昇降することで、反応室１３内のプラズマ領域の体積を可変し、各第１限定リング３２及び第２限定リング３６を同一の駆動装置３９によって上下に移動するようになる。また、プラズマ領域を相異なる体積の第１及び第２プラズマ領域(Ｐ１、Ｐ２)に限定するために、第１及び第２限定装置３１，３５が同時に動作する。
ここで、連結軸３３を昇降する駆動装置３９は、流体の圧力によって動作する油圧シリンダー型駆動装置であるか、または、電源の印加によって動作するソレノイド型駆動装置である。また、図１及び図２には、駆動装置３９が蓋体１２の上部に設置される場合を示しているが、駆動装置３９が本体１１の下部に設置されることで、連結軸３３が本体１１の下部に設置された駆動装置３９に連結されることもある。
本発明による半導体製造装置の構成を示した断面図で、プラズマ領域が第１プラズマ領域に限定された状態を示している。 本発明による半導体製造装置の構成を示した断面図で、プラズマ領域が第２プラズマ領域に限定された状態を示している。 本発明による半導体製造装置の第１限定リング及び第２限定リングの構成を示した分解斜視図である。
符号の説明
１１ 本体
１２ 蓋体
１３ 反応室
１４ チャック
１５ ガス供給ノズル
１６ ガス供給部
１９ 上部電極
２１ 下部電極
２３ 排出口
２５ 真空ポンプ
２６ 圧力制御装置
３０ プラズマ限定装置
３１ 第１限定装置
３２ 第１限定リング
３３ 連結軸
３４ スペーサー
３５ 第２限定装置
３６ 第２限定リング
３７ 通孔
３９ 駆動装置
Ｐ１ 第１プラズマ領域
Ｐ２ 第２プラズマ領域

Claims (22)

  1. 反応室内のプラズマ領域を限定するプラズマ限定装置を備えた半導体製造装置であって、
    前記プラズマ限定装置は、前記反応室内のプラズマ領域を第１プラズマ領域に限定する第１限定装置と、前記反応室内のプラズマ領域を前記第１プラズマ領域より大きい第２プラズマ領域に限定する第２限定装置と、プラズマ領域を可変するために前記第１限定装置及び前記第２限定装置を同時に移動する駆動装置とを含むことを特徴とする半導体製造装置。
  2. 半導体基板を支持するために前記反応室内に設置されるチャックをさらに含み、
    前記第１限定装置は、プラズマ領域を前記チャックの上部の前記チャックの外径に対応する位置に延長される前記第１プラズマ領域に限定し、前記第２限定装置は、プラズマ領域を前記第１プラズマ領域から前記反応室の側部に外側に延長される前記第２プラズマ領域に限定することを特徴とする請求項１に記載の半導体製造装置。
  3. 前記第１限定装置は、内径が前記チャックの外径より大きく、外径が前記反応室の内径より小さく設けられ、相互上下に離隔して積層される複数個の第１限定リングと、前記各第１限定リングを離隔状態で連結して昇降自在に設置される連結軸とを含み、
    前記第２限定装置は、内径が前記第１限定リングの内径に対応し、外径が前記反応室の内面に近接するように前記第１限定リングの外径より大きく形成され、外周部に工程ガスを流動させるための複数個の通孔が形成された第２限定リングを含み、
    前記第２限定リングは、前記第１限定装置の前記連結軸に設置されることを特徴とする請求項２に記載の半導体製造装置。
  4. 前記駆動装置は、前記連結軸を上下に昇降することを特徴とする請求項３に記載の半導体製造装置。
  5. 前記反応室内のプラズマ領域は、前記第１限定装置及び前記第２限定装置の上昇時、前記第１限定装置によって前記第１プラズマ領域に限定され、前記第１限定装置及び前記第２限定装置の下降時、前記第２限定装置によって前記第２プラズマ領域に限定されることを特徴とする請求項４に記載の半導体製造装置。
  6. 前記反応室は、円筒状の内部空間を備えた本体と、前記本体の開放された上部を覆う蓋体とを含み、前記駆動装置は、前記連結軸を昇降するために前記蓋体に設置されることを特徴とする請求項４に記載の半導体製造装置。
  7. 前記第１限定装置は、前記各第１限定リングの間を離隔するスペーサーをさらに含むことを特徴とする請求項３に記載の半導体製造装置。
  8. 前記駆動装置は、油圧シリンダー型駆動装置及びソレノイド型駆動装置のうちいずれか一つであることを特徴とする請求項１に記載の半導体製造装置。
  9. 半導体基板を処理する反応室と；
    前記反応室内のプラズマ領域の体積を制御するプラズマ限定装置とを備えた半導体製造装置であって、
    前記プラズマ限定装置は、
    プラズマ領域を第１体積に限定するために上下に離隔された複数個の第１限定リングと、
    プラズマ領域を第１体積より大きい第２体積に限定するために、前記複数個の第１限定リングより大きく設けられ、前記複数個の第１限定リングの上部に配置される第２限定リングと、
    前記複数個の第１限定リングと前記第２限定リングとを一緒に連結する一つ以上の連結軸と、
    前記一つ以上の連結軸を昇降する駆動装置とを含むことを特徴とする半導体製造装置。
  10. 前記駆動装置が前記一つ以上の連結軸を上昇する場合、前記複数個の第１限定リングは、プラズマ領域を第１体積に限定し、前記駆動装置が前記一つ以上の連結軸を下降する場合、第２限定リングは、プラズマ領域を第２体積に限定することを特徴とする請求項９に記載の半導体製造装置。
  11. 前記一つ以上の連結軸が前記駆動装置によって上昇する場合、前記複数個の第１限定リングは、基板上に延長される基板の外周内の領域にプラズマ領域を限定することを特徴とする請求項９に記載の半導体製造装置。
  12. 前記第２限定リングは、前記反応室の内面に外側に延長される基板の上部領域にプラズマ領域を限定することを特徴とする請求項９に記載の半導体製造装置。
  13. 反応室と、
    半導体基板を支持するために前記反応室内に設置されるチャックと、
    前記反応室の内面と前記チャックとの間に配置され、第１位置と第２位置との間を移動して第１プラズマ領域及び第２プラズマ領域をそれぞれ提供するプラズマ限定装置とを含むことを特徴とする半導体製造装置。
  14. 前記プラズマ限定装置は、前記チャックの周囲に挿入されることを特徴とする請求項１３に記載の半導体製造装置。
  15. 前記プラズマ限定装置は、前記プラズマ限定装置が前記第１位置に移動するとき、前記第１プラズマ領域を形成する第１限定装置と、
    前記プラズマ限定装置が前記第２位置に移動するとき、前記第２プラズマ領域を形成する第２限定装置とを含むことを特徴とする請求項１３に記載の半導体製造装置。
  16. 前記第１プラズマ領域は、前記チャックの表面、前記反応室の内面の第１部分及び前記第１限定装置によって形成され、前記第２プラズマ領域は、前記チャックの表面、前記反応室の内面の第２部分及び前記第２限定装置によって形成されることを特徴とする請求項１５に記載の半導体製造装置。
  17. 前記第１限定装置及び第２限定装置は、同時に移動することを特徴とする請求項１５に記載の半導体製造装置。
  18. 前記プラズマ限定装置は、
    駆動装置と、
    前記駆動装置に連結されて前記チャックの周囲に配置される軸と、
    前記チャックの表面及び前記反応室の内面の第１部分によって前記第１プラズマ領域を形成するために、前記軸に連結された第１限定装置と、
    前記チャックの表面及び前記反応室の内面の第２部分によって前記第２プラズマ領域を形成するために、前記軸に連結された第２限定装置とを含むことを特徴とする請求項１３に記載の半導体製造装置。
  19. 前記プラズマ限定装置は、
    駆動装置と、
    前記駆動装置からの動力によって移動される軸と、
    前記軸の第１部分に連結され、第１リング状を有して前記反応室の内面の第１部分と前記チャックとの間に配置され、前記プラズマ限定装置が前記第１位置にあるとき、前記第１プラズマ領域を形成する第１限定装置と、
    前記軸の第２部分に連結され、第２リング状を有して前記反応室の内面の第２部分と前記チャックとの間に配置され、前記プラズマ限定装置が前記第２位置にあるとき、前記第２プラズマ領域を形成する第２限定装置とを含むことを特徴とする請求項１３に記載の半導体製造装置。
  20. 前記第１限定装置は、前記第１プラズマ領域と前記反応室の第３領域とを連通させる空間を形成するために、前記軸に沿って離隔された複数個のプレートを含むことを特徴とする請求項１９に記載の半導体製造装置。
  21. 前記第２限定装置は、前記第２プラズマ領域と前記反応室の第３領域とを連通させる複数個の穴を含むことを特徴とする請求項１９に記載の半導体製造装置。
  22. 前記第２限定装置が前記反応室の内面の第２部分及び前記チャックによって前記第２プラズマ領域を形成するとき、前記第１限定装置は、前記第１及び第２プラズマ領域に配置されないことを特徴とする請求項１９に記載の半導体製造装置。
JP2005234572A 2004-11-12 2005-08-12 半導体製造装置 Pending JP2006140439A (ja)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020040092544A KR100790392B1 (ko) 2004-11-12 2004-11-12 반도체 제조장치

Publications (1)

Publication Number Publication Date
JP2006140439A true JP2006140439A (ja) 2006-06-01

Family

ID=36384949

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005234572A Pending JP2006140439A (ja) 2004-11-12 2005-08-12 半導体製造装置

Country Status (3)

Country Link
US (1) US7318879B2 (ja)
JP (1) JP2006140439A (ja)
KR (1) KR100790392B1 (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010528458A (ja) * 2007-05-18 2010-08-19 ラム リサーチ コーポレーション 容積可変型プラズマ処理チャンバおよびその方法
JP2010538168A (ja) * 2007-09-06 2010-12-09 インターモレキュラー，インク． 複数領域処理システム及びヘッド
JP2013504202A (ja) * 2009-09-01 2013-02-04 ラム リサーチ コーポレーション 閉じ込めリングの配置を制御する直接駆動装置およびその方法
JP2014216644A (ja) * 2013-04-23 2014-11-17 ピーエスケーインコーポレイテッド 排気リングアセンブリー及びこれを含む基板処理装置
US9048189B2 (en) 2010-04-08 2015-06-02 Samsung Electronics Co., Ltd. Plasma processing method of semiconductor manufacturing apparatus

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7700155B1 (en) * 2004-04-08 2010-04-20 Novellus Systems, Inc. Method and apparatus for modulation of precursor exposure during a pulsed deposition process
US9659758B2 (en) * 2005-03-22 2017-05-23 Honeywell International Inc. Coils utilized in vapor deposition applications and methods of production
US20060278520A1 (en) * 2005-06-13 2006-12-14 Lee Eal H Use of DC magnetron sputtering systems
US7837825B2 (en) * 2005-06-13 2010-11-23 Lam Research Corporation Confined plasma with adjustable electrode area ratio
US8522715B2 (en) * 2008-01-08 2013-09-03 Lam Research Corporation Methods and apparatus for a wide conductance kit
US20090194414A1 (en) * 2008-01-31 2009-08-06 Nolander Ira G Modified sputtering target and deposition components, methods of production and uses thereof
US8540844B2 (en) * 2008-12-19 2013-09-24 Lam Research Corporation Plasma confinement structures in plasma processing systems
US9337004B2 (en) * 2009-04-06 2016-05-10 Lam Research Corporation Grounded confinement ring having large surface area
EP2360292B1 (en) * 2010-02-08 2012-03-28 Roth & Rau AG Parallel plate reactor for uniform thin film deposition with reduced tool foot-print
JP5567392B2 (ja) * 2010-05-25 2014-08-06 東京エレクトロン株式会社 プラズマ処理装置
US11171008B2 (en) 2011-03-01 2021-11-09 Applied Materials, Inc. Abatement and strip process chamber in a dual load lock configuration
CN103403852B (zh) * 2011-03-01 2016-06-08 应用材料公司 双负载闸配置的消除及剥离处理腔室
US9095038B2 (en) * 2011-10-19 2015-07-28 Advanced Micro-Fabrication Equipment, Inc. Asia ICP source design for plasma uniformity and efficiency enhancement
JP2014056987A (ja) * 2012-09-13 2014-03-27 Tokyo Electron Ltd プラズマ処理装置
US10023959B2 (en) 2015-05-26 2018-07-17 Lam Research Corporation Anti-transient showerhead
US9953843B2 (en) 2016-02-05 2018-04-24 Lam Research Corporation Chamber for patterning non-volatile metals
US11670490B2 (en) * 2017-09-29 2023-06-06 Taiwan Semiconductor Manufacturing Co., Ltd. Integrated circuit fabrication system with adjustable gas injector
US11183373B2 (en) 2017-10-11 2021-11-23 Honeywell International Inc. Multi-patterned sputter traps and methods of making
CN112713075B (zh) * 2019-10-25 2024-03-12 中微半导体设备(上海)股份有限公司 等离子体隔离环、等离子体处理装置与基片处理方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927396A (ja) * 1995-07-10 1997-01-28 Lam Res Corp プラズマ閉じ込めを使用するプラズマエッチング装置
JPH10321605A (ja) * 1997-05-20 1998-12-04 Tokyo Electron Ltd プラズマ処理装置
WO2003003403A1 (en) * 2001-06-29 2003-01-09 Lam Research Corporation Configurable plasma volume etch chamber
JP2003257944A (ja) * 2002-03-01 2003-09-12 Seiko Epson Corp プラズマエッチング装置

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1140553A (ja) * 1997-07-16 1999-02-12 Matsushita Electric Ind Co Ltd プラズマｃｖｄ方法と装置
US6350317B1 (en) * 1999-12-30 2002-02-26 Lam Research Corporation Linear drive system for use in a plasma processing system
US6492774B1 (en) * 2000-10-04 2002-12-10 Lam Research Corporation Wafer area pressure control for plasma confinement
US6974523B2 (en) * 2001-05-16 2005-12-13 Lam Research Corporation Hollow anode plasma reactor and method
US6984288B2 (en) 2001-08-08 2006-01-10 Lam Research Corporation Plasma processor in plasma confinement region within a vacuum chamber
KR20030037092A (ko) * 2001-11-02 2003-05-12 주성엔지니어링(주) 반도체 제조장치
KR20030090192A (ko) 2002-05-21 2003-11-28 삼성전자주식회사 반도체 기판을 가공하기 위한 장치
KR20030093794A (ko) 2002-06-05 2003-12-11 삼성전자주식회사 쉴드 링을 갖는 플라즈마 챔버 장치
JP2004063663A (ja) 2002-07-26 2004-02-26 Hitachi Kokusai Electric Inc 半導体製造装置
KR100426816B1 (ko) * 2002-07-31 2004-04-14 삼성전자주식회사 진공압조절장치가 개선된 플라즈마 처리장치
KR100460143B1 (ko) 2002-08-02 2004-12-03 삼성전자주식회사 반도체 제조설비용 프로세스 챔버
KR100465877B1 (ko) 2002-08-23 2005-01-13 삼성전자주식회사 반도체 식각 장치
KR100462890B1 (ko) * 2002-10-31 2004-12-17 삼성전자주식회사 가이드 링을 갖는 고밀도 플라즈마 산화막 증착 장비 및이를 이용한 반도체 소자 제작방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0927396A (ja) * 1995-07-10 1997-01-28 Lam Res Corp プラズマ閉じ込めを使用するプラズマエッチング装置
JPH10321605A (ja) * 1997-05-20 1998-12-04 Tokyo Electron Ltd プラズマ処理装置
WO2003003403A1 (en) * 2001-06-29 2003-01-09 Lam Research Corporation Configurable plasma volume etch chamber
JP2003257944A (ja) * 2002-03-01 2003-09-12 Seiko Epson Corp プラズマエッチング装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010528458A (ja) * 2007-05-18 2010-08-19 ラム リサーチ コーポレーション 容積可変型プラズマ処理チャンバおよびその方法
JP2010538168A (ja) * 2007-09-06 2010-12-09 インターモレキュラー，インク． 複数領域処理システム及びヘッド
KR101534886B1 (ko) * 2007-09-06 2015-07-07 인터몰레큘러 인코퍼레이티드 다중-영역 프로세싱 시스템 및 헤드
JP2013504202A (ja) * 2009-09-01 2013-02-04 ラム リサーチ コーポレーション 閉じ込めリングの配置を制御する直接駆動装置およびその方法
US9048189B2 (en) 2010-04-08 2015-06-02 Samsung Electronics Co., Ltd. Plasma processing method of semiconductor manufacturing apparatus
JP2014216644A (ja) * 2013-04-23 2014-11-17 ピーエスケーインコーポレイテッド 排気リングアセンブリー及びこれを含む基板処理装置

Also Published As

Publication number Publication date
KR20060046986A (ko) 2006-05-18
US20060102283A1 (en) 2006-05-18
KR100790392B1 (ko) 2008-01-02
US7318879B2 (en) 2008-01-15

Similar Documents

Publication Publication Date Title
JP2006140439A (ja) 半導体製造装置
TW432466B (en) Plasma processing apparatus
US8864936B2 (en) Apparatus and method for processing substrate
CN102142357B (zh) 等离子处理装置
KR101552666B1 (ko) 기판 처리 장치 및 방법
CN102024694B (zh) 等离子处理装置
WO2013024842A1 (ja) 半導体製造装置及び処理方法
JP4757856B2 (ja) プラズマ処理装置
TWI517281B (zh) 電漿處理裝置
JP2006210878A (ja) 半導体製造装置
CN103295867A (zh) 等离子体边界限制器单元和用于处理基板的设备
JP2010521808A (ja) プラズマ処理装置及びプラズマ処理方法
JP5982383B2 (ja) ベベル保護膜成膜方法
JP2007103944A (ja) プラズマ処理装置及び方法、並びに半導体製造設備
KR20190026044A (ko) 저압 리프트 핀 캐비티 하드웨어
KR101974422B1 (ko) 기판처리장치 및 방법
CN105789008A (zh) 等离子体处理装置及等离子体刻蚀方法
WO2014099252A1 (en) Wafer edge protection and efficiency using inert gas and ring
CN203242597U (zh) 分段式聚焦环组件
JP2013168489A (ja) プラズマ処理装置および半導体装置の製造方法
KR20210085655A (ko) 에지 링 및 이를 갖는 기판 처리 장치
JP4754465B2 (ja) プラズマ処理装置およびそのクリーニング方法
KR20070002252A (ko) 플라즈마를 사용하는 기판 가공 장치
CN113130284B (zh) 等离子体刻蚀设备
KR20230141265A (ko) 기판 처리 장치 및 기판 처리 방법

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20080807

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20080826

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091020

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20100323