JP2006133179A - テストフィクスチャ - Google Patents

テストフィクスチャ Download PDF

Info

Publication number
JP2006133179A
JP2006133179A JP2004325272A JP2004325272A JP2006133179A JP 2006133179 A JP2006133179 A JP 2006133179A JP 2004325272 A JP2004325272 A JP 2004325272A JP 2004325272 A JP2004325272 A JP 2004325272A JP 2006133179 A JP2006133179 A JP 2006133179A
Authority
JP
Japan
Prior art keywords
lead
substrate
main body
leads
spacer plate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2004325272A
Other languages
English (en)
Inventor
Satoshi Hayakawa
聡 早川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Anritsu Corp
Original Assignee
Anritsu Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Anritsu Corp filed Critical Anritsu Corp
Priority to JP2004325272A priority Critical patent/JP2006133179A/ja
Publication of JP2006133179A publication Critical patent/JP2006133179A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Testing Of Individual Semiconductor Devices (AREA)
  • Testing Electric Properties And Detecting Electric Faults (AREA)
  • Optical Couplings Of Light Guides (AREA)

Abstract

【課題】 リードと導体パターンとを正しく接触させて電子デバイスを安定して測定でき、全数評価を可能として開発期間短縮、歩留まりの向上によるコスト低減を図る。
【解決手段】 一端面14aから複数のリードR(R1〜R5)を導出させた電子デバイス14を押圧面11を有した本体2と、本体2の押圧面11に対面する押圧面13を有した蓋体3とで挟持して電子デバイス14の電気特性を測定するテストフィクスチャ1であって、リードRの間に挿入され押圧面11,13に平行に挟まれるスペーサ板4と、本体2とスペーサ板4との間及び蓋体3とスペーサ板4との間に設けられ、リードRの先端部と接触する導体パターンPが形成されるとともにリードRの先端部以外の部分における特性インピーダンスが所定値となるように整合された基板部5,6とを備える。
【選択図】 図5

Description

本発明は、複数のリードを導出させた電子デバイスの電気特性を測定するために導体を各リードに接触させた状態で、電子デバイスを保持するテストフィクスチャに関する。
電子デバイスの電気特性を測定するには、電子デバイスに測定用信号を与える信号発生部と、電子デバイスから出力された信号を測定する信号処理部とを、電子デバイスの外部端子であるリードに安定した状態で接触させなければならない。このため、電子デバイスを所定位置に保持するとともに、信号発生部や信号処理部に接続された測定用基板の導体(導体パターン)を電子デバイスのリードに押し付けて導通させるためのテストフィクスチャ(検査治具)が用いられる。
例えば、下記特許文献1に開示されるように、複数本のリードが配設された電子デバイスの場合、図10(a)に示すように、絶縁性のデバイス支持体102の上に電子デバイス100を載せ、デバイス支持体102の一対の側面に各々形成された複数の溝103に2列各複数本のリード101を保持させる。そして、電子デバイス100のリード101と測定用基板104,104の導体パターン105が平行となるように2枚の測定用基板104,104をリード101の外側に配置し、2つのブロック106,106を測定用基板104,104の外側にそれぞれ移動可能に配置して、このブロック106,106で測定用基板104,104の導体パターン105をリード101に押し付けて導通を図っていた。
特開2004−198303号公報
しかしながら、図10(a)に示すような比較的短いリード101であれば、デバイス支持体102に設けられた溝103により曲がったリードを矯正し、リード101の長手方向にわたって全てを測定用基板104の導体パターン105に接触させることができる。ところが、図10(b)に示すように、電子デバイス200から細長い棒状のリード201が複数本並んで突出する構造では、上方からリード201の全長を押圧したとしても、リード201が変形していれば導体パターン202と十分に接触しない。このような不十分な接触状態では、リード201の所望周波数帯域における挿入損失(電気信号の減衰量)に乱れが生じ、電子デバイス200の測定が安定せず、また、正確さを欠くこととなり、開発期間短縮の障害となっていた。
そこで本発明は、上記状況に鑑みてなされたもので、リードが変形していても導体パターンと正しく接触させ、電子デバイスの電気特性を安定して正確に測定できるテストフィクスチャを提供し、もって、全数評価により、開発期間の短縮、歩留まりの向上によりコストの低減を図ることを目的とする。
次に、上記の課題を解決するための手段を、実施の形態に対応する図面を参照して説明する。
本発明の請求項1記載のテストフィクスチャは、一端面14aから複数のリードRを導出させた電子デバイス14の電気特性を測定するテストフィクスチャ1であって、
前記リードRの間に挿入されるスペーサ板4と、
前記スペーサ板4を挟むように設けられ、前記リードRの先端部と接触する導体パターンPが形成されるとともに前記リードRの先端部以外の部分における特性インピーダンスが所定値となるように整合された基板部5,6と、
を具備することを特徴とする。
請求項2記載のテストフィクスチャは、一端面14aから複数のリードRを導出させた電子デバイス14を押圧面11を有した本体2と該本体2に取り付けられ前記押圧面11に対面する押圧面13を有した蓋体3とで挟持して前記電子デバイス14の電気特性を測定するテストフィクスチャ1であって、
前記リードRの間に挿入され前記本体2と前記蓋体3との間で前記押圧面11,13に平行に挟まれるスペーサ板4と、
前記本体2と前記スペーサ板4との間及び前記蓋体3と前記スペーサ板4との間に設けられ、前記リードRの先端部と接触する導体パターンPが形成されるとともに前記リードRの先端部以外の部分における特性インピーダンスが所定値となるように整合された基板部5,6と、
を具備することを特徴とする。
このような構成によれば、伝送線路の機能が場所によって別れ、リードRの先端部は安定した導通を得るような構成となるとともにリードRの先端部以外では導通の要素が無い構成となり、リードRと導体パターンPとを導通させたときの不安定要素を除去することができる。
請求項3記載のテストフィクスチャは、前記基板部5,6が、前記導体パターンPが形成され前記リードRの先端が接触する第1の基板5a,6aと、前記第1の基板5a,6aと異なる厚さで形成された第2の基板5b,6bとで構成された分割構造となっており、前記第1の基板5a,6aに形成された導体パターンPの前記リードRとの接触面より該リードRに対面する前記第2の基板5b,6bの表面が該リードRから遠隔に配置されていることを特徴とする。
このような構成によれば、リードRに対面する第2の基板5b,6bの表面が、第1の基板5a,6a上に形成された導体パターンPより一段低くなることからリードRの先端部と導体パターンPとは確実に接触する。さらに、第1の基板5a,6aと第2の基板5b,6bとが分割構造となっているため、測定対象となる電子デバイス14に対応して、各基板5a,5b,6a,6bごとに特性インピーダンスを所定値に整合させる作業が容易にできるようになる。
本発明に係るテストフィクスチャによれば、リードに対応する伝送線路が導体パターンとそれ以外の部分とに別れていることで、伝送線路の機能が場所によって別れることとなり、リードの先端部は安定した導通を得るような構成となるとともにリードの先端部以外では導通の要素が無い構成となり、リードと導体パターンとを導通させたときの不安定要素を除去することができる。つまり、電子デバイスを電気的に安定して測定することができるようになり、この結果、検査工程において電子デバイスの全数評価が可能となり、開発期間を短縮、歩留まりの向上によるコスト低減が可能となる。
また、リードに対面する第2の基板の表面が、第1の基板上に形成された導体パターンより一段低くなることからリードの先端部と導体パターンとは確実に接触する。さらに、第1の基板と第2の基板とが分割構造となっているため、測定対象となる電子デバイスに対応して、各基板ごとに特性インピーダンスを所定値に整合させる作業が容易にできるようになる。
以下、本発明に係るテストフィクスチャの好適な実施の形態を図面を参照して詳細に説明する。
図1は本発明によるテストフィクスチャを示す側面図、図2は同平面図、図3は図1における蓋体を開放した状態を示すA−A矢視図、図4は図1における蓋体を開放した状態を示すB−B矢視図、図5はスペーサ板がリード間に挿入された電子デバイスを基板部間に設置する状態を示す斜視図、図6はスペーサ板が挿入された基板部を介して本体と蓋体とに挟まれたリードを示す正面からの一部断面図、図7は図6における右側面からの一部断面図、図8は所望の周波数帯域でのリードの挿入損失を示すグラフである。
本実施の形態によるテストフィクスチャ1は、一端面から複数のリードを略垂直に導出させた電子デバイスの電気特性を測定する目的で、該電子デバイスを保持して導体パターンを各リードに接触させるために用いられる。このテストフィクスチャ1は、主要な構成要素として、本体2と、蓋体3と、スペーサ板4と、基板部5,6と、スリット7と、導電シート8とを備える。
本体2は、両側にハンドル9,9を備えたベース基台10上に螺着される。本体2の上部には後述する導電シート8が設けられる凹部が形成された第1押圧面11(図6参照)が形成される。本体2の上部にはヒンジ12を介して蓋体3が開閉自在に取り付けられる。この蓋体3には第1押圧面11に対面する第2押圧面13(図6参照)が形成される。蓋体3は、キャッチクリップ15によって、所定の閉鎖力で本体2に閉止保持されるようになっている。これにより、本体2と蓋体3との間には所定の押圧力が負荷されることとなる。
本体2と蓋体3との間には、電子デバイスが挟まれる。本実施の形態では、例えば図5に示すレーザダイオード14が被測定対象として用いられる。ここで、レーザダイオード14についてさらに説明すれば、レーザダイオード14の一端面14aからは5本のリードR(R1,R2,R3,R4,R5)が略垂直に導出され、リードR1〜R5は五角形の各対角に配置される。これらのリードRは、送信側電源、送信側接地、光モニター、受信側電源、光遮断に対応する。
スペーサ板4は、図5に示すように、リードRの間に挿入され、各リードRの直径方向の一部分を挿入する溝M(M1,M2,M3,M4,M5)がリードRに沿って両面に形成される。溝Mの長さは、リードRの長さよりもやや長く、レーザダイオード14を上に載せてリードRを溝Mに沿って挿入すると、リードRの全長が溝Mに沿って保持される。溝Mの断面形状はV字形であり、その深さと形状は、ここに断面丸形のリードRを保持させた場合、リードRの直径方向の一部がスペーサ板4の面から外に突出するように形成されている。但し、溝Mの断面形状は必ずしもV字形でなくてもよい。
スペーサ板4の両側には溝Mに沿った脚部16,16が設けられ、脚部16,16はスペーサ板4を本体2から着脱する際の摘みとして使用される。
このスペーサ板4には、図6に示すように、位置決め手段である位置決め孔17,17が穿設され、位置決め孔17,17には本体2に突設された位置決め手段である位置決めピン18,18が挿入される。スペーサ板4は、これら位置決め孔17,17、位置決めピン18,18によって位置決めされて本体2と蓋体3との間で第1押圧面11、第2押圧面13に平行に挟まれる。このスペーサ板4の素材には、例えば、テフロン(登録商標)、PPO(ポリフェニレン・オキサイド)などが好適に用いられる。
本体2とスペーサ板4との間及び蓋体3とスペーサ板4との間には、図6に示すように、前述した本体側及び蓋体側基板部5,6がそれぞれ設けられる。
まず、本体側基板部5は、図5に示すように、第1の基板5aと、第2の基板5bとで構成された分割構造となっている。第1の基板5aには、リードR(R1,R3)に接触する導体パターンP(P1,P2)が形成されている。この導体パターンP1,P2は、第1の基板5aの一方端縁に延出され、図示しない電気接触部に接続されて図2,3に示す本体2の側面に設けられた端子20,21に導通される。第1の基板5aの他方端縁には切欠き状のスリット7(7a)が設けられる。また、リードR1,R3に対面する第2の基板5bの表面には導体パターンは形成されない。さらに、第2の基板5bの表面は、第1の基板5a上に形成された導体パターンP1,P2よりも一段低く形成されるとともに、リードR1,R3に対応する部分にて特性インピーダンスが所定値(リードの全長にわたって均一となる値)となるように整合される。また、第2の基板5bは2枚に分割されており、その間は上述のスリット7aと略同等幅のスリット7(7b)となる。スリット7aとスリット7bとは、連続した1つのスリットを構成している。
次に、蓋体側基板部6は、図5に示すように、上述した本体側基板部5と同様に第1の基板6aと第2の基板6bとで構成された分割構造となっている。第1の基板6aには、リードR(R4,R5)に接触する導体パターンP(P3,P4)が形成されている。この導体パターンP3,P4は、第1の基板6aの一方端縁に延出され、図示しない電気接触部に接続されて図2,3に示す本体2の側面に設けられた端子23,24に導通される。また、リードR3,R4に対面する第2の基板6bの表面には導体パターンは形成されず、第1の基板6a上に形成された導体パターンP3,P4よりも一段低く形成されるとともに、リードR4,R5に対応する部分にて特性インピーダンスが所定値(リードの全長にわたって均一となる値)となるように整合される。なお、本実施の形態では、リードRは5本で構成され、そのうち蓋体側基板部6には平行に並んだ2本が配置されるため、本体側基板部5のようなスリット7(7a,7b)は設けられていない。
また、本実施の形態では、リードR2に対応して本体側基板部5にスリット7が設けられたが、蓋体側基板部6にスリットが設けられる構成であってもよい。リードR2は、例えば、送信側接地(GND)となる。
リードRは、スペーサ板4が挿入されると、溝Mによって全長が保持された状態となり、図7に示すように、リードR1,R5(R3,R4)の先端部が本体側基板部5の第1の基板5a及び蓋体側基板部6の第1の基板6aに設けられた導体パターンP1,P4(P2,P3)と接触することとなる。
ところで、スリット7(7a,7b)の一方の面には3本の溝M1,M2,M3が形成され、図6に示すように、スリット7(7a,7b)に沿って形成された1本の溝M2が他の2本の溝M1,M3より突出して配置されている。
図5,6に示すように、スリット7の設けられた本体側基板部5の第1の基板5aの端部近傍には、密着手段Uとしてのネジ25が取り付けられ、第1の基板5aと、これに対面する第1押圧面11とを密着させる。
また、スリット7(7a,7b)の設けられた本体側基板部5の第1の基板5aと、基板部5に対面する第1押圧面11との間には前述した導電シート8が設けられる。導電シート8は、ゴムシートの内部に導電材を有し、弾性を有する導電体となっている。本実施の形態では、細い棒状の導電材がシート全面に埋設され、該シートの一方面から他方面にかけて導通させることを可能としている。この導電シート8は、第1の基板5aと第1押圧面11との間に配設されることで、蓋体3と本体2とがキャッチクリップ15で閉止されて本体側基板部5と蓋体側基板部6とをスペーサ板4に向けて押圧することにより溝M2に進入したリードR2に接触するようになっている。
したがって、本実施の形態のように、スペーサ板4の一方(本体側)の面に配置された1本のリードR2が他の2本のリードR1,R3から外側へ外れるレーザダイオード14であっても、当該外側へ外れるリードR2が第1の基板5aのスリット7aに配置され、導電シート8を介しての接触が可能となっている。
導電シート8は、本体2に設けられた図示しない電気接触部に接続される。ベース基台10上には本体2に対峙するケーブル支持部26が立設され、ケーブル支持部26の上部にはヒンジ27を介して接触板28が回転自在に設けられる。接触板28には光ファイバケーブル29が保持され、光ファイバケーブル29は接触板28がスプリング30によって付勢されることでレーザダイオード14と接続される。
テストフィクスチャ1の各端子20,21、端子23,24は、レーザダイオード14の電気特性を測定する測定システムに接続される。測定システムは、信号発生部 (パルスパターンジェネレータ) と、信号測定部と、処理部とから構成される。信号発生部は、レーザダイオード14の機能を測定するために必要な測定用信号を発生し、レーザダイオード14に出力する。
テストフィクスチャ1に取り付けられたレーザダイオード14には、信号発生部からの測定用信号が入力され、レーザダイオード14から出力された信号は外部に出力される。信号測定部は、レーザダイオード14から出力された信号を測定するための手段で、信号測定部で測定等された信号は、パソコン等の処理部で演算処理されて表示手段で表示される。
次に、本実施の形態によるテストフィクスチャ1の作用を説明する。
測定対象となるレーザダイオード14をテストフィクスチャ1に保持するには、まず、図3,4に示すように、蓋体3を上げて第1押圧面11,第2押圧面13を開放する。この第1押圧面11,第2押圧面13には予め本体側基板部5,蓋体側基板部6が取り付けられている。また、本体側基板部5と第1押圧面11との間には予め導電シート8が挟入されている。導電シート8は、本体側基板部5の第1の基板5aを第1押圧面11に密着させることで一部分がスリット7(7a)内に膨出している。
次いで、図5に示すように、レーザダイオード14のリードR1,R2,R3と、リードR4,R5との間に、リードRの先端からスペーサ板4をスライドさせて挿入し、各リードR(R1,R2,R3,R4,R5)を各溝M(M1,M2,M3,M4,M5)に配置する。これにより、リードRは、その基端部側から先端部側までの全長にわたって溝Mに沿って保持される。
次いで、レーザダイオード14を装着したスペーサ板4を、位置決めピン18,18に位置決め孔17,17を一致させて、本体側基板部5上に載置する。
次いで、蓋体3を本体2へ押圧しながら閉鎖し、キャッチクリップ15によって本体2側に閉止する。レーザダイオード14は、リードRが溝Mに保持され、スペーサ板4が位置決めされて本体2と蓋体3との間に押圧力を受けながら保持されることで、各リードRが本体側,蓋体側基板部5,6の導体パターンP1,P2、導体パターンP3,P4に接触する。
リードRは、図7に示すように、その先端部が本体側,蓋体側基板部5,6(各第1の基板5a,6a)の対応する各導体パターンP(P1,P2,P3,P4)に接触する。また、このとき、溝Mに沿って保持されたリードRは、本体側,蓋体側基板部5,6に押されて溝Mに沿って型付けられるので、多少の変形等があっても真直に矯正される。さらに、リードR2はスリット7(7a,7b)に進入して配置され、本体2と蓋体3とが本体側,蓋体側基板部5,6をスペーサ板4に向けて押圧することによってスリット7a内に膨出している導電シート8に接触する。これにより、全てのリードRが確実に固定され、且つ外部の端子20,21、端子23,24と電気的に導通された状態となる。
これでレーザダイオード14の各リードRは、本体側,蓋体側基板部5,6(各第1の基板5a,6a)の各導体パターンPと特性インピーダンスの整合を崩すことなく正しく接触した状態となるので、図8に示すように、所望の周波数帯域(図8では8GHzの周波数)での挿入損失(電気信号の減衰量)が安定することにより、レーザダイオード14の電気特性を正確に測定することが可能となる。
具体的には、レーザダイオード14に高周波信号を入力し、光出力を測定する場合には、信号発生部で周波数、振幅パターンを設定し、テストフィクスチャ1に装着されたレーザダイオード14に端子20,21から高周波信号を入力する。光送受信部から出力した光は、光出力、波長、Tr、Tf、ジッタ消光比等の各項目が測定され、パソコン等によりデータが処理され、必要に応じてモニター等に表示等される。
また、電子デバイスとして、レーザダイオード14の代わりにフォトダイオードが装着され、このフォトダイオードを光入力、高周波信号出力で測定する場合には、レベルの調整された光が光送受信部から入力され、フォトダイオードを保持したテストフィクスチャ1の端子23,24から高周波信号が出力され、Tr、Tf、ジッタ消光比、ビット誤り率等の各項目が測定され、パソコン等によりデータが処理され、必要に応じてモニター等に表示等される。
本実施の形態のテストフィクスチャ1によれば、リードRに対応する伝送線路が導体パターンPとそれ以外の部分とに別れていることで、伝送線路の機能が場所によって別れることとなり、リードRの先端部は安定した導通を得るような構成となるとともにリードRの先端部以外では導通の要素が無い構成となり、リードRと導体パターンPとを導通させたときの不安定要素を除去することができる。また、リードRの先端部のみが導体パターンPと接触し、更に、伝送線路内のリードRとの接触部分以外の特性インピーダンスがリードRの全長にわたって均一な所定値となるように整合されることによりリードRが湾曲変形等していても導体パターンと正しく接触させることができる。
また、リードRに対面する第2の基板5b,6bの表面が、第1の基板5a,6a上に形成された導体パターンP(P1,P2,P3,P4)より一段低くなることから、スペーサ板4を介してリードRの全長が押圧されることで、リードRの先端部と導体パターンPとは確実に接触する。さらに、第1の基板5a,6aと第2の基板5b,6bとが分割構造となっているため、測定対象となるレーザダイオード14に対応して、各基板5a,5b、基板6a,6bごとに特性インピーダンスを所定値に整合させる作業が容易となる。
それに加えて、本実施の形態では、スペーサ板4の一方(本体側)の面に3本のリードRが配置され、スペーサ板4の他方(蓋体側)の面に2本のリードRが配置され、かつスペーサ板4の一方の面に配置された1本のリードR2が他の2本のリードR1,R3から外側へ外れるレーザダイオード14であっても、当該外側へ外れるリードR2を本体側基板部5のスペーサ板4に配置することで、第1の基板5aの導体パターンPとは別のスリット7(7a)に膨出している導電シート8によって接触させることができる。この結果、5本のリードRが五角形の各対角に配置されるレーザダイオード14に対しても上記した効果と同様に安定した接触を可能にすることができる。
なお、本実施の形態では、電子デバイス(レーザダイオード14)のリードRが5本の場合について説明したが、これに限定されることはなくリードの本数がそれ以上又はそれ以下であってもよい。
また、本実施の形態では、第1の基板5a(6a)と第2の基板5b(6b)とは分割構造となっていたが、例えば、第1の基板5a(6a)と第2の基板5b(6b)を一体的に形成し、第2の基板5b(6b)にあたる部分の上面または下面を削って特性インピーダンスの整合を行うなどしてもよい。これにより、上記同様に、リードRに対面する第2の基板5b(6b)の表面が、第1の基板5a(6a)上に形成された導体パターンPより一段低くなることからリードRの先端部と導体パターンPとは確実に接触し、各基板5a,5b、基板6a,6bごとに特性インピーダンスを所定値に整合させる作業が容易となるという効果が得られる。
さらに、本実施の形態では、第1の基板5aには端縁に切欠き状のスリット7aが設けられる構成としたが、図9に示すように、第1の基板40a,40bが2枚に分割された構成としてもよい。これにより、上記同様の効果に加えて、スリット41の幅を任意に設定することができる。
本発明によるテストフィクスチャを示す側面図である。 同平面図である。 図1における蓋体を開放した状態を示すA−A矢視図である。 図1における蓋体を開放した状態を示すB−B矢視図である。 スペーサ板がリード間に挿入された電子デバイスを基板部間に設置する状態を示す斜視図である。 スペーサ板が挿入された基板部を介して本体と蓋体とに挟まれたリードを示す正面からの一部断面図である。 図6における右側面からの一部断面図である。 所望の周波数帯域でのリードの挿入損失を示すグラフである。 本発明によるテストフィクスチャの他の実施の形態においてスペーサ板がリード間に挿入された電子デバイスを基板部上に載置する状態を示す斜視図である。 (a)従来のテストフィクスチャの要部の構造を示す模式的な斜視図である。 (b)従来のテストフィクスチャにおいてスペーサ板が挿入された基板部を介して本体と蓋体とに挟まれたリードを示す右側面からの一部断面図である。
符号の説明
1…テストフィクスチャ
2…本体
3…蓋体
4…スペーサ板
5…(本体側)基板部
6…(蓋体側)基板部
5a,6a…第1の基板
5b,6b…第2の基板
11…(第1)押圧面
13…(第2)押圧面
14…電子デバイス(レーザダイオード)
14a…一端面
P…導体パターン
R…リード

Claims (3)

  1. 一端面(14a)から複数のリード(R)を導出させた電子デバイス(14)の電気特性を測定するテストフィクスチャ(1)であって、
    前記リードの間に挿入されるスペーサ板(4)と、
    前記スペーサ板を挟むように設けられ、前記リードの先端部と接触する導体パターン(P)が形成されるとともに前記リードの先端部以外の部分における特性インピーダンスが所定値となるように整合された基板部(5,6)と、
    を具備することを特徴とするテストフィクスチャ。
  2. 一端面(14a)から複数のリード(R)を導出させた電子デバイス(14)を押圧面(11)を有した本体(2)と該本体に取り付けられ前記押圧面に対面する押圧面(13)を有した蓋体3とで挟持して前記電子デバイスの電気特性を測定するテストフィクスチャ(1)であって、
    前記リードの間に挿入され前記本体と前記蓋体との間で前記押圧面に平行に挟まれるスペーサ板(4)と、
    前記本体と前記スペーサ板との間及び前記蓋体と前記スペーサ板との間に設けられ、前記リードの先端部と接触する導体パターン(P)が形成されるとともに前記リードの先端部以外の部分における特性インピーダンスが所定値となるように整合された基板部(5,6)と、
    を具備することを特徴とするテストフィクスチャ。
  3. 前記基板部が、前記導体パターンが形成され前記リードの先端が接触する第1の基板(5a,6a)と、前記第1の基板と異なる厚さで形成された第2の基板(5b,6b)とで構成された分割構造となっており、前記第1の基板に形成された導体パターンの前記リードとの接触面より該リードに対面する前記第2の基板の表面が該リードから遠隔に配置されていることを特徴とする請求項1又は2記載のテストフィクスチャ。
JP2004325272A 2004-11-09 2004-11-09 テストフィクスチャ Pending JP2006133179A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004325272A JP2006133179A (ja) 2004-11-09 2004-11-09 テストフィクスチャ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004325272A JP2006133179A (ja) 2004-11-09 2004-11-09 テストフィクスチャ

Publications (1)

Publication Number Publication Date
JP2006133179A true JP2006133179A (ja) 2006-05-25

Family

ID=36726838

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004325272A Pending JP2006133179A (ja) 2004-11-09 2004-11-09 テストフィクスチャ

Country Status (1)

Country Link
JP (1) JP2006133179A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165536A (ja) * 2005-12-13 2007-06-28 Sumitomo Electric Ind Ltd 同軸型光モジュールの製造方法
JP2009145101A (ja) * 2007-12-12 2009-07-02 Arufakusu Kk 半導体素子の検査装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007165536A (ja) * 2005-12-13 2007-06-28 Sumitomo Electric Ind Ltd 同軸型光モジュールの製造方法
JP4702029B2 (ja) * 2005-12-13 2011-06-15 住友電気工業株式会社 同軸型光モジュールの製造方法
JP2009145101A (ja) * 2007-12-12 2009-07-02 Arufakusu Kk 半導体素子の検査装置

Similar Documents

Publication Publication Date Title
US5926027A (en) Apparatus and method for testing a device
JP5193200B2 (ja) 導電性接触子ホルダおよび導電性接触子ユニット
KR20080053237A (ko) 중계 커넥터
JP2010040265A (ja) 終端コネクタ
JP2007071872A (ja) 高周波小型プローブアセンブリ用クランプテスト装置
JP2006133179A (ja) テストフィクスチャ
JP4008445B2 (ja) テストフィクスチャ
JP4765508B2 (ja) 高周波デバイスの測定治具
KR102243996B1 (ko) 커넥터 검사 장치, 커넥터 모듈
KR102174269B1 (ko) 칩 부품 검사용 프로브 조립체
JPH065320A (ja) 接続回路のチェック装置
JP3815165B2 (ja) 電子部品の測定装置
JP2008123796A (ja) 中継コネクター
JP2968355B2 (ja) 光半導体の保持具
US10184978B2 (en) Probe card and method for producing a probe card
WO2020217729A1 (ja) プローブ装置
JPH08110366A (ja) 表面実装型電子部品の測定治具
JP7220109B2 (ja) プローブユニット
US6846194B2 (en) Cam bumplett apparatus and system
KR100653547B1 (ko) 메모리 모듈 테스트 소켓
KR200405263Y1 (ko) 메모리 모듈 테스트 소켓
KR20160061299A (ko) 온도 측정 가능한 장치
JP2004340794A (ja) 電子回路ユニットの測定装置
JPH0868829A (ja) 接続装置
JP2002131377A (ja) 測定装置

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20070525

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20070925

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20080212