JP2006128468A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2006128468A JP2006128468A JP2004316216A JP2004316216A JP2006128468A JP 2006128468 A JP2006128468 A JP 2006128468A JP 2004316216 A JP2004316216 A JP 2004316216A JP 2004316216 A JP2004316216 A JP 2004316216A JP 2006128468 A JP2006128468 A JP 2006128468A
- Authority
- JP
- Japan
- Prior art keywords
- capacitor
- insulating film
- lower electrode
- upper electrode
- polysilicon
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
Abstract
【課題】 不純物が拡散されたポリシリコンが電極として用いられるキャパシタを含む半導体装置において、容量値の電圧依存性を改善する。
【解決手段】 この半導体装置は、半導体基板10と、半導体基板上に絶縁膜11を介してポリシリコンによって形成され不純物がドープされた下部電極12aと絶縁膜13aを介してポリシリコンによって形成され不純物がドープされた上部電極14aとを含むキャパシタAと、半導体基板上に絶縁膜11を介してポリシリコンによって形成され不純物がドープされた下部電極12aと絶縁膜13bを介してポリシリコンによって形成され不純物がドープされた上部電極14bとを含むキャパシタBと、キャパシタAの下部電極とキャパシタBの上部電極とを電気的に接続する配線16bと、キャパシタAの上部電極とキャパシタBの下部電極とを電気的に接続する配線16aとを具備する。
【選択図】 図1
【解決手段】 この半導体装置は、半導体基板10と、半導体基板上に絶縁膜11を介してポリシリコンによって形成され不純物がドープされた下部電極12aと絶縁膜13aを介してポリシリコンによって形成され不純物がドープされた上部電極14aとを含むキャパシタAと、半導体基板上に絶縁膜11を介してポリシリコンによって形成され不純物がドープされた下部電極12aと絶縁膜13bを介してポリシリコンによって形成され不純物がドープされた上部電極14bとを含むキャパシタBと、キャパシタAの下部電極とキャパシタBの上部電極とを電気的に接続する配線16bと、キャパシタAの上部電極とキャパシタBの下部電極とを電気的に接続する配線16aとを具備する。
【選択図】 図1
Description
本発明は、一般に半導体装置に関し、特に、不純物が拡散されたポリシリコンが電極として用いられるキャパシタを含む半導体装置に関する。
半導体基板上に絶縁膜を介して、下部電極、誘電体膜、上部電極を順次形成することにより、半導体装置内にキャパシタを形成することが行われている。下部電極及び上部電極の材料としては、各種の導電体の他に、不純物が拡散されたポリシリコンを用いることができる。
ところで、不純物が拡散されたポリシリコンを電極材料として用いる場合には、電極の下方部分(基板側)におけるドープ濃度が低いので、印加電圧によって上部電極内において導電性を有する領域が変化してしまい、キャパシタの容量値に電圧依存性が生じるという問題がある。精密なアナログ回路を含むA/DコンバータやD/Aコンバータのような回路においては、キャパシタの容量値に電圧依存性が生じると正確な動作を行うことができなくなるので、このような容量値の電圧依存性を改善することが望まれている。
関連する技術として、下記の特許文献1には、高い精度の電気特性が要求される半導体素子上にCMP法で平坦化した層間絶縁膜が形成される半導体装置が開示されている。この半導体装置においては、半導体基板上の容量素子領域において、容量素子を被覆する第1層間絶縁膜上であって半導体素子の形成位置の上部領域には配線層が形成されず、上部領域の周辺部にダミーパターンが形成される。さらに、ダミーパターンを被覆するように、第2層間絶縁膜がCMP法で表面研磨されて形成される。これによって、CMP法による層間絶縁膜研磨時の厚さバラツキが低減され、高い精度の容量値を有する容量素子を形成することができる。しかしながら、特許文献1には、キャパシタの容量値の電圧依存性を改善することに関しては何も開示されていない。
特開2002−353315号公報(第1頁、図1)
そこで、本発明は、上記の点に鑑み、不純物が拡散されたポリシリコンが電極として用いられるキャパシタを含む半導体装置において、容量値の電圧依存性を改善することを目的とする。
上記課題を解決するため、本発明に係る半導体装置は、(a)半導体基板と、(b)半導体基板上に第1の絶縁膜を介してポリシリコンによって形成され、不純物がドープされた下部電極と、下部電極上に形成された第2の絶縁膜と、第2の絶縁膜上にポリシリコンによって形成され、不純物がドープされた上部電極とを含む第1のキャパシタと、(c)半導体基板上に第1の絶縁膜を介してポリシリコンによって形成され、不純物がドープされた下部電極と、下部電極上に形成された第2の絶縁膜と、第2の絶縁膜上にポリシリコンによって形成され、不純物がドープされた上部電極とを含む第2のキャパシタと、(d)第1のキャパシタの下部電極と第2のキャパシタの上部電極とを電気的に接続する第1の配線と、(e)第1のキャパシタの上部電極と第2のキャパシタの下部電極とを電気的に接続する第2の配線とを具備する。
ここで、第1のキャパシタの下部電極の大きさが第2のキャパシタの下部電極の大きさと等しく、第1のキャパシタの上部電極の大きさが第2のキャパシタの上部電極の大きさと等しいことが望ましい。また、第1のキャパシタの第2の絶縁膜と第2のキャパシタの第2の絶縁膜との各々が、積層されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜とを含むようにしても良い。
以上において、第1及び第2のキャパシタによって構成される1つのキャパシタが、コンデンサアレイを用いてアナログ信号をディジタル信号に変換する逐次比較型アナログ/ディジタル変換回路においてコンデンサアレイに含まれている各コンデンサとして使用されるようにしても良い。
本発明によれば、不純物が拡散されたポリシリコンが電極として用いられるキャパシタを含む半導体装置において、第1のキャパシタの下部電極と第2のキャパシタの上部電極とを接続すると共に、第1のキャパシタの上部電極と第2のキャパシタの下部電極とを接続することにより、これらのキャパシタの上部電極におけるドープ濃度が低い部分による影響を相殺して、容量値の電圧依存性を改善することができる。
以下に、本発明の実施の形態について、図面を参照しながら詳しく説明する。
図1は、本発明の一実施形態に係る半導体装置に含まれているキャパシタ及びその周辺部の構造を示す平面図であり、図2は、図1に示す半導体装置のII−IIにおける断面図であり、図3は、図1に示す半導体装置のIII−IIIにおける断面図である。なお、図1において、絶縁膜は省略されている。
図1は、本発明の一実施形態に係る半導体装置に含まれているキャパシタ及びその周辺部の構造を示す平面図であり、図2は、図1に示す半導体装置のII−IIにおける断面図であり、図3は、図1に示す半導体装置のIII−IIIにおける断面図である。なお、図1において、絶縁膜は省略されている。
図1〜図3に示すように、この半導体装置は、シリコン(Si)等の半導体基板(チップ)10と、半導体基板10上にSiO2等の絶縁膜11を介してポリシリコンによって形成され、不純物がドープされた下部電極12a及び12bと、下部電極12a及び12b上に形成された絶縁膜(誘電体膜)13a及び13bと、絶縁膜13a及び13b上にポリシリコンによって形成され、不純物がドープされた上部電極14a及び14bと、層間絶縁膜15と、層間絶縁膜15上に形成されたアルミニウム等の配線16a及び16bと、層間絶縁膜17と、層間絶縁膜17上に形成されたアルミニウム等の配線18とを有している。
配線16aは、層間絶縁膜15に形成されたスルーホールを介して上部電極14a及び下部電極12bに接続され、配線16bは、層間絶縁膜15に形成されたスルーホールを介して上部電極14b及び下部電極12aに接続され、配線18は、層間絶縁膜17に形成されたスルーホールを介して上部電極14aに接続されている。なお、層間絶縁膜15及び17に形成されたスルーホール内の配線は、アルミニウム等とは別のタングステン等の材料によって形成されるようにしても良い。
下部電極12aと絶縁膜13aと上部電極14aとによってキャパシタAが構成され、下部電極12bと絶縁膜13bと上部電極14bとによってキャパシタBが構成される。ここで、キャパシタAの下部電極12aの大きさがキャパシタBの下部電極12bの大きさと等しく、キャパシタAの上部電極14aの大きさがキャパシタBの上部電極14bの大きさと等しいことが望ましい。絶縁膜13a及び13bとしては、例えば、積層されたシリコン酸化膜(SiO2膜)とシリコン窒化膜(SiN膜)とシリコン酸化膜(SiO2膜)とによって構成されるONO膜が用いられる。
図2に示すように、キャパシタAの下部電極12aとキャパシタBの上部電極14bとは、配線16bを介して電気的に接続されている。また、図3に示すように、キャパシタAの上部電極14aとキャパシタBの下部電極12bとは、配線16aを介して電気的に接続されている。その結果、図4に示すように、キャパシタAとキャパシタBとが、下部電極及び上部電極を互い違いにして並列接続されて、1つのキャパシタを構成している。このように、2種類のキャパシタA及びBを並列接続することによって1つのキャパシタを構成する理由について、次に説明する。
キャパシタの電極材料として絶縁膜上に形成されたポリシリコンに上方から不純物をドープすることによって導電性を持たせる場合には、下部電極12a及び12bの上方部分におけるドープ濃度を高めることはできても、上部電極14a及び14bの下方部分におけるドープ濃度を高めることは困難である。従って、上部電極14a及び14bが絶縁膜(誘電体膜)13a及び13bに接する部分に、ドープ濃度が低い領域(空乏層に相当する)が生じる。その結果、上部電極14a及び14b内において、導電性を有する範囲が印加電圧に依存して変化してしまい、キャパシタの容量値に電圧依存性が生じる。
図5は、キャパシタAにバイアス電圧を印加したときの容量値の変化を示す図である。ポリシリコンの上部電極にP型不純物をドープした場合には、ホールがキャリアとして働く。図4に示す端子1と端子2との間に正のバイアス電圧を印加すると、キャパシタAの上部電極14aに正の電荷が蓄積され、その影響によって、正の電荷を有するホールが上部電極14a内で絶縁膜13aの近傍にまで進出することにより、キャパシタAの容量値が増加する。
図6は、キャパシタBにバイアス電圧を印加したときの容量値の変化を示す図である。ポリシリコンの上部電極にP型不純物をドープした場合には、ホールがキャリアとして働く。図4に示す端子1と端子2との間に正のバイアス電圧を印加すると、キャパシタBの上部電極14bに負の電荷が蓄積され、その影響によって、正の電荷を有するホールが上部電極14a内で絶縁膜13aの近傍から遠ざかることにより、キャパシタBの容量値が減少する。
図7は、2つのキャパシタA及びBを並列接続することによって構成される1つのキャパシタにバイアス電圧を印加したときの容量値の変化を示す図である。図7に示すように、図5に示すキャパシタAの電圧依存性と図6に示すキャパシタBの電圧依存性とがある程度相殺されて、電圧依存性が比較的小さいキャパシタを実現することができる。さらに、2つのキャパシタA及びBを並列接続することによって1つのキャパシタを構成することにより、キャパシタAの上部電極14aに誘起される誘導ノイズ成分とキャパシタBの上部電極14bに誘起される誘導ノイズ成分とがある程度相殺されて、誘導ノイズレベルを低下させることができる。このように優れた特性を有するキャパシタは、精密なアナログ回路を含むA/DコンバータやD/Aコンバータのような回路において用いるのに適している。
図8は、本発明の一実施形態に係る半導体装置によって実現される逐次比較型A/Dコンバータの構成を示している。このA/Dコンバータは、入力されるアナログ入力信号VINを6ビットのディジタル出力信号DOUTに変換するものであり、コンデンサC0〜C6で構成されるコンデンサアレイと、コンデンサアレイに接続されたスイッチSW0〜SW6及びSWAと、反転増幅器101と、制御回路102と、制御信号CNTによって制御されるスイッチSWB0〜SWBnと、スイッチSWB0〜SWBnに接続されたコンデンサCB0〜CBnとを含んでいる。
ここで、コンデンサアレイを構成するコンデンサC0〜C6は、A/D変換における変換精度を決定する重要な役割を果たしており、コンデンサC0〜C6の各々は、図4に示すような2種類のコンデンサA及びBを並列接続することによって構成される。コンデンサC0〜C6の容量は2進重み付けされており、C0=Cとすると、C1=C、C2=2C、C3=4C、C4=8C、C5=16C、C6=32Cとなっている。さらに、コンデンサCB0〜CBnの各々も、図4に示すような2種類のコンデンサA及びBを並列接続することによって構成することが望ましい。
図9は、スイッチSW0〜SW6及びSWAの具体的な回路例を示す図である。スイッチSW0〜SW6の各々は、PチャネルMOSトランジスタQP1〜QP3と、NチャネルMOSトランジスタQN1〜QN3と、制御信号V1〜V3をそれぞれ反転する反転回路X1〜X3とを含んでいる。制御信号V1がハイレベルのときに端子Xと端子Wとが短絡され、制御信号V1がローレベルのときに端子Xと端子Wとがオープンにされる。同様に、制御信号V2がハイレベルのときに端子Yと端子Wとが短絡され、制御信号V2がローレベルのときに端子Yと端子Wとがオープンにされる。また、制御信号V3がハイレベルのときに端子Zと端子Wとが短絡され、制御信号V3がローレベルのときに端子Zと端子Wとがオープンにされる。一方、スイッチSWAは、このようなアナログスイッチを1回路分のみ用いて構成されたされたものである。
再び図8を参照すると、スイッチSW0〜SW6及びSWAは、制御回路102によって制御される。反転増幅器101、制御回路102、及び、各スイッチのバックゲートには、電源電位VDD及びVSSが供給される。なお、電源電位VSSは、接地電位と等しくしても良い。また、VTとVBは基準電位であり、それらの値はVT>VBの関係を有している。
次に、図8に示す逐次比較型DACの動作について詳しく説明する。
まず、スイッチSW0〜SW6をアナログ入力信号VIN側にオンすると共にスイッチSWAをオンすることによって、アナログ入力信号VINでコンデンサC0〜C6を充電する。その際、反転増幅器101の入出力電位は、スレショルド電位VTHと等しくなる。
まず、スイッチSW0〜SW6をアナログ入力信号VIN側にオンすると共にスイッチSWAをオンすることによって、アナログ入力信号VINでコンデンサC0〜C6を充電する。その際、反転増幅器101の入出力電位は、スレショルド電位VTHと等しくなる。
ここで、制御信号CNTを用いてスイッチSWB0をオンすることにより、反転増幅器101の入力ノードAと基準電位VB(接地電位等の他の基準電位でも良い)との間にコンデンサCB0が接続される。さらに、制御信号CNTを用いてスイッチSWB1〜SWBnの内の少なくとも1つをオンすれば、コンデンサCB1〜CBnの内の対応するものが、コンデンサCB0と並列に接続される。以下においては、スイッチSWB0〜SWBnの内で、スイッチSWB0のみがオンしている場合について説明する。
アナログ入力信号VINの印加により、コンデンサC0〜C6及びCB0には、64C(VIN−VTH)+CB0(VB−VTH)の電荷が保持される。充電完了の後、スイッチSW0〜SW6及びSWAをオフする。
次に、SW6をVT側にオンすると共にSW0〜SW5をVB側にオンすることにより、コンデンサアレイに保持された電荷を再分配して、MSBについての変換を行う。このとき、反転増幅器101の入力ノードAの電位VAは、次のようになる。
VA=VTH+((VT+VB)/2−VIN)×64C/(64C+CB0)
これは、アナログ入力信号VINを(VT+VB)/2と比較してMSBを求めることを意味している。VIN<(VT+VB)/2のときには、反転増幅器から“0”(ローレベル)が出力され、一方、VIN>(VT+VB)/2のときには、反転増幅器から“1”(ハイレベル)が出力される。
VA=VTH+((VT+VB)/2−VIN)×64C/(64C+CB0)
これは、アナログ入力信号VINを(VT+VB)/2と比較してMSBを求めることを意味している。VIN<(VT+VB)/2のときには、反転増幅器から“0”(ローレベル)が出力され、一方、VIN>(VT+VB)/2のときには、反転増幅器から“1”(ハイレベル)が出力される。
ここでは、従来の逐次比較型A/Dコンバータにおける(VT+VB)/2−VINの項を64C/(64C+CB0)倍にスケールダウンすることにより、MSB変換時において、入力ノードAの電位VAが電源電位VDDよりも大きくなったり電源電位VSSよりも小さくなったりしないようにしている。
コンデンサCB0の容量は、アナログ入力信号VINの最大レベルと、反転増幅器101のスレショルド電位VTHの製造バラツキとによって決定される。さらに、コンデンサCB1〜CBnにそれぞれ接続されたスイッチSWB1〜SWBnを動作させて反転増幅器101の入力ノードAに付加するコンデンサの容量を可変とすることにより、アナログ入力信号VINの最大レベルや反転増幅器101のスレショルド電位VTHの製造バラツキに対応して、最適なスケールダウン倍率を選択できるようにしている。これにより、1つのA/Dコンバータを用いて様々なアナログ入力信号に対応できるようになる。
さらに、VIN<(VT+VB)/2のときにはスイッチSW6をVB側にオンし、VIN>(VT+VB)/2のときにはスイッチSW6をVT側のままにして、スイッチSW5をVT側にオンすることにより、次のビットを変換する。以降、LSBまで逐次変換し、全ビットの変換が終了するとディジタル出力信号DOUTを出力する。
以上の動作において、コンデンサC0〜C6、さらには、コンデンサCB0〜CBnの各々を、図4に示すような構成とすることにより、正確なA/D変換特性が得られるようになる。
10 半導体基板、 11 絶縁膜、 12a及び12b 下部電極、 13a及び13b 絶縁膜(誘電体膜)、 14a及び14b 上部電極、 15、17 層間絶縁膜、 16a及び16b 第1層配線、18 第2層配線、 101 反転増幅器、 102 制御回路、 C0〜C6、CB0〜CBn コンデンサ、 SW0〜SW6、SWA、SWB0〜SWBn スイッチ、 QP1〜QP3 PチャネルMOSトランジスタ、 QN1〜QN3 NチャネルMOSトランジスタ、 X1〜X3 反転回路
Claims (4)
- 半導体基板と、
前記半導体基板上に第1の絶縁膜を介してポリシリコンによって形成され、不純物がドープされた下部電極と、前記下部電極上に形成された第2の絶縁膜と、前記第2の絶縁膜上にポリシリコンによって形成され、不純物がドープされた上部電極とを含む第1のキャパシタと、
前記半導体基板上に前記第1の絶縁膜を介してポリシリコンによって形成され、不純物がドープされた下部電極と、前記下部電極上に形成された第2の絶縁膜と、前記第2の絶縁膜上にポリシリコンによって形成され、不純物がドープされた上部電極とを含む第2のキャパシタと、
前記第1のキャパシタの下部電極と前記第2のキャパシタの上部電極とを電気的に接続する第1の配線と、
前記第1のキャパシタの上部電極と前記第2のキャパシタの下部電極とを電気的に接続する第2の配線と、
を具備する半導体装置。 - 前記第1のキャパシタの下部電極の大きさが前記第2のキャパシタの下部電極の大きさと等しく、前記第1のキャパシタの上部電極の大きさが前記第2のキャパシタの上部電極の大きさと等しい、請求項1記載の半導体装置。
- 前記第1のキャパシタの第2の絶縁膜と前記第2のキャパシタの第2の絶縁膜との各々が、積層されたシリコン酸化膜とシリコン窒化膜とシリコン酸化膜とを含む、請求項1又は2記載の半導体装置。
- 前記第1及び第2のキャパシタによって構成される1つのキャパシタが、コンデンサアレイを用いてアナログ信号をディジタル信号に変換する逐次比較型アナログ/ディジタル変換回路において前記コンデンサアレイに含まれている各コンデンサとして使用される、請求項1〜3のいずれか1項記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316216A JP2006128468A (ja) | 2004-10-29 | 2004-10-29 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004316216A JP2006128468A (ja) | 2004-10-29 | 2004-10-29 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006128468A true JP2006128468A (ja) | 2006-05-18 |
Family
ID=36722838
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004316216A Withdrawn JP2006128468A (ja) | 2004-10-29 | 2004-10-29 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006128468A (ja) |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014193846A1 (en) * | 2013-05-28 | 2014-12-04 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
WO2021199754A1 (ja) * | 2020-03-30 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210859A (ja) * | 1988-10-13 | 1990-08-22 | Crystal Semiconductor Corp | アナログ―デジタルコンバータのためのデルタ―シグマ変調器 |
JPH04241449A (ja) * | 1991-01-16 | 1992-08-28 | Hitachi Ltd | 半導体集積回路装置 |
-
2004
- 2004-10-29 JP JP2004316216A patent/JP2006128468A/ja not_active Withdrawn
Patent Citations (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH02210859A (ja) * | 1988-10-13 | 1990-08-22 | Crystal Semiconductor Corp | アナログ―デジタルコンバータのためのデルタ―シグマ変調器 |
JPH04241449A (ja) * | 1991-01-16 | 1992-08-28 | Hitachi Ltd | 半導体集積回路装置 |
Cited By (27)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2014193846A1 (en) * | 2013-05-28 | 2014-12-04 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
WO2014193503A1 (en) * | 2013-05-28 | 2014-12-04 | Newlans, Inc. | High linearity variable capacitor array |
US9019007B2 (en) | 2013-05-28 | 2015-04-28 | Newlans, Inc. | High linearity variable capacitor array |
US9086709B2 (en) | 2013-05-28 | 2015-07-21 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
US9110483B2 (en) | 2013-05-28 | 2015-08-18 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
US9201442B2 (en) | 2013-05-28 | 2015-12-01 | Newlans, Inc. | Apparatus and methods for variable capacitor arrays |
CN105359409A (zh) * | 2013-05-28 | 2016-02-24 | 纽伦斯股份有限公司 | 高线性可变电容器阵列 |
US9658636B2 (en) | 2013-05-28 | 2017-05-23 | Tdk Corporation | Apparatus and methods for variable capacitor arrays |
JP2016523446A (ja) * | 2013-05-28 | 2016-08-08 | ニューランズ・インコーポレーテッドNewlans,Inc. | 高線形性可変キャパシタアレイ |
JP2016526300A (ja) * | 2013-05-28 | 2016-09-01 | ニューランズ・インコーポレーテッドNewlans,Inc. | 可変キャパシタアレイ装置およびその方法 |
US9449749B2 (en) | 2013-05-28 | 2016-09-20 | Tdk Corporation | Signal handling apparatus for radio frequency circuits |
US9570222B2 (en) | 2013-05-28 | 2017-02-14 | Tdk Corporation | Vector inductor having multiple mutually coupled metalization layers providing high quality factor |
US9461609B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitor arrays with feed-forward capacitors |
US9673774B2 (en) | 2014-12-03 | 2017-06-06 | Tdk Corporation | Apparatus and methods for high voltage variable capacitor arrays with body biasing resistors |
US9461610B2 (en) | 2014-12-03 | 2016-10-04 | Tdk Corporation | Apparatus and methods for high voltage variable capacitors |
US9735752B2 (en) | 2014-12-03 | 2017-08-15 | Tdk Corporation | Apparatus and methods for tunable filters |
US9634634B2 (en) | 2014-12-03 | 2017-04-25 | Tdk Corporation | Apparatus and methods for high voltage variable capacitor arrays with drift protection resistors |
US9515631B2 (en) | 2014-12-03 | 2016-12-06 | Tdk Corporation | Apparatus and methods for high voltage variable capacitor arrays with body-to-gate diodes |
US9671812B2 (en) | 2014-12-17 | 2017-06-06 | Tdk Corporation | Apparatus and methods for temperature compensation of variable capacitors |
US9362882B1 (en) | 2015-01-23 | 2016-06-07 | Tdk Corporation | Apparatus and methods for segmented variable capacitor arrays |
US9680426B2 (en) | 2015-03-27 | 2017-06-13 | Tdk Corporation | Power amplifiers with tunable notches |
US10382002B2 (en) | 2015-03-27 | 2019-08-13 | Tdk Corporation | Apparatus and methods for tunable phase networks |
US9595942B2 (en) | 2015-03-30 | 2017-03-14 | Tdk Corporation | MOS capacitors with interleaved fingers and methods of forming the same |
US10042376B2 (en) | 2015-03-30 | 2018-08-07 | Tdk Corporation | MOS capacitors for variable capacitor arrays and methods of forming the same |
US10073482B2 (en) | 2015-03-30 | 2018-09-11 | Tdk Corporation | Apparatus and methods for MOS capacitor structures for variable capacitor arrays |
US9973155B2 (en) | 2015-07-09 | 2018-05-15 | Tdk Corporation | Apparatus and methods for tunable power amplifiers |
WO2021199754A1 (ja) * | 2020-03-30 | 2021-10-07 | ソニーセミコンダクタソリューションズ株式会社 | 半導体装置及び電子機器 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8368577B2 (en) | A/D converter | |
KR100232691B1 (ko) | 반도체 장치와 연산 장치, 신호 변환기 및 동일한 반도체 장치를 사용하는 신호 처리 시스템 | |
US10937730B2 (en) | Metal-on-metal capacitors | |
JP2006128468A (ja) | 半導体装置 | |
KR100840282B1 (ko) | 반도체 집적회로장치의 제조방법 | |
JP6244967B2 (ja) | キャパシタアレイおよびad変換器 | |
JP5732742B2 (ja) | 半導体集積回路装置およびその製造方法 | |
JP2005167039A (ja) | 半導体装置 | |
US4326136A (en) | Threshold circuit using complementary field effect transistors | |
JP2010278450A (ja) | アナログディジタル変換器 | |
US11728336B2 (en) | Compensated alternating polarity capacitive structures | |
US6703652B2 (en) | Memory structure and method making | |
KR100227583B1 (ko) | 반도체 장치 | |
US20230371234A1 (en) | Memory device and method for manufacturing the same | |
JP5623618B2 (ja) | A/d変換器 | |
JP6983905B2 (ja) | 半導体装置 | |
JPS5935527B2 (ja) | デイジタル・アナログ間変換器 | |
JP4731849B2 (ja) | 半導体集積回路の製造方法 | |
JP4876725B2 (ja) | 多数決回路 | |
US7545298B2 (en) | Design structure for a digital-to-analog converter using dual-gate transistors | |
US7109784B2 (en) | Gate bias circuit for MOS Charge Coupled Devices | |
JP2867775B2 (ja) | 半導体メモリの製造方法 | |
JP2007335648A (ja) | デジタル−アナログ変換器 | |
JPH09213883A (ja) | 半導体集積回路用抵抗素子 | |
JPH06237174A (ja) | 強誘電体素子 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070813 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20100630 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20100713 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A761 | Written withdrawal of application |
Effective date: 20100820 Free format text: JAPANESE INTERMEDIATE CODE: A761 |