JP2006128336A

JP2006128336A - 半導体装置の検査方法

Info

Publication number: JP2006128336A
Application number: JP2004313391A
Authority: JP
Inventors: Nobuyuki Takahashi; 信之高橋; Takeshi Kubohara; 健久保原
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2004-10-28
Filing date: 2004-10-28
Publication date: 2006-05-18

Abstract

【課題】電気的特性検査で不良とならない欠陥チップを確実に不良にする。欠陥チップへのレーザ照射を不要にする。
【解決手段】同一半導体ウエハについて、パターン検査で得られた欠陥情報からなる欠陥マップとプローブ検査で得られた電気的特性の良否情報からなるプローブマップとを取り込み、前記欠陥マップ上の欠陥チップを不良チップとして前記プローブマップに合成し、その合成したプローブマップに基づき「不良」のチップにマークを付ける。
【選択図】図１

Description

本発明は、上面に半導体チップ（以下、チップと略す）が整列状態に配置された半導体装置（以下、ウエハと略す）の検査方法に関し、特に電気的特性検査では必ずしも不良とならない欠陥チップを確実に不良にできるようにした検査方法に関するものである。

従来、パターン欠陥のあるチップについては、ウエハ処理プロセス中にオペレータの目視検査によって欠陥チップにレーザーを照射し配線の断線などを故意に発生させて、プローブ検査で行う電気的特性が確実に不良となるようにする処理を行っている。また、欠陥検査装置を用いてパターンの欠陥検査を行い、ウエハ処理プロセス中で欠陥チップにレーザを照射し、プローブ工程で確実に不良となるようにする方法もある。

上述したように従来の半導体装置の検査方法では、オペレータの目視による欠陥検査及び欠陥チップへのレーザ照射を行っているが、小さいチップでは１ｍｍ角のものがあり、誤って欠陥の無い正常なチップにレーザを照射したり、逆に欠陥チップにレーザを照射しないなどの危険性がある。後者の場合は、欠陥チップが電気的特性検査で確実に不良となる保証がなく良品チップとして残る可能性がある。また、上述の欠陥検査装置を用いレーザを照射する場合は、別途レーザ照射装置が必要であったり、レーザの照射を行うのに余計な工程が増えてしまう問題がある。

本発明の目的は、電気的特性検査で不良とならない欠陥チップを確実に不良として除去でき、パターン検査で得られた欠陥チップへの目視によるレーザ照射を不要にし、また、欠陥検査装置を用いるレーザ照射も不要にして、上記した問題を解決した半導体装置の検査方法を提供することである。

請求項１にかかる発明の半導体装置の検査方法は、同一半導体ウエハについて、パターン検査で得られた欠陥情報からなる欠陥マップとプローブ検査で得られた電気的特性の良否情報からなるプローブマップとを取り込み、前記欠陥マップ上の欠陥チップを不良チップとして前記プローブマップに合成することを特徴とする。

請求項２にかかる発明は、請求項１に記載の半導体装置の検査方法において、前記合成は、前記欠陥マップのチップアドレスを前記プローブマップのチップアドレスに変換して行うことを特徴とする。

請求項３にかかる発明は、請求項２に記載の半導体装置の検査方法において、前記合成は、前記欠陥マップの基準位置を前記プローブマップの基準位置に合わせる第１のステップと、該第１のステップで基準位置が前記プローブマップの基準位置に合わせられた欠陥マップの座標系を前記プローブマップの座標系に合わせる第２のステップと、該第２のステップで座標系が前記プローブマップの座標系に合わせられた欠陥マップのＯＦの向きを前記プローブマップのＯＦの向きに合わせる第３のステップとを有することを特徴とする。

請求項４にかかる発明は、請求項１乃至３のいずれか１つに記載の半導体装置の検査方法において、前記欠陥マップを合成した前記プローブマップを用いて、前記合成された不良チップおよび前記プローブマップに元からある不良チップに同時にマークすることを特徴とする。

本発明によれば、欠陥マップ上の欠陥チップを不良チップとしてプローブマップに合成するので、欠陥チップを確実に不良チップにすることができる。また、合成したプローブマップに基づいて不良チップにマーキングするのみで良いので、従来のように欠陥チップに基づくレーザ照射が不要になる。また、この合成したプローブマップに基づきアセンブリ時に良品チップのみを選別することもでき、この場合はレーザ照射およびマーキングも不要となる。さらに、同一チップが欠陥チップで且つ不良チップであれば、欠陥チップの欠陥に基づき不良チップになったことを検証でき、パターン欠陥の解析が容易となる利点もある。

本実施例では、ウエハの欠陥マップ（パターン検査工程で得られたウエハ上の各チップのパターンの欠陥情報からなるウエハ２次元マップデータ）と、プローブマップ（プローブ検査工程で得られた各チップの電気的特性の良否情報からなるウエハ２次元マップデータ）を用い、欠陥マップの欠陥チップをプローブマップに不良チップとして合成し、合成したプローブマップに基づいて、不良チップにインクマーキングを行う。欠陥マップをプローブマップに合成する際には、欠陥マップとプローブマップはその座標系が異なるので、欠陥マップの座標系をプローブマップの座標系に変換する。この座標系の変換は、欠陥マップの基準位置（基準チップアドレス）をプローブマップの基準位置（基準チップアドレス）に合わせて行う。以下、詳しく説明する。

図１にプローブマップファイルに欠陥マップファイルを合成して新たなプローブマップファイルを生成する構成を示す。本実施例では、アドレス変換装置１００にプローブマップファイル２００と欠陥マップファイル３００を入力し、変換手段４００にて欠陥マップファイル３００のマップアドレスをプローブマップファイル２００のマップアドレスに変換し合成して、プローブマップファイル５００を生成する。アドレス変換装置１００で変換され合成されることにより得られたプローブマップファイル５００は、マーク装置（図示せず）で認識できるフォーマットで記述される。アドレス変換装置１００はパーソナルコンピュータあるいはワークステーションで構成される。

アドレス変換装置１００のメモリ空間に確保されたデータ格納領域には、当該ウエハのプローブマップファイル２００のプローブマップのヘッダ情報構造体１１０、プローブマップのチップ情報構造体１２０、欠陥マップファイル３００の欠陥マップのヘッダ情報構造体１３０、欠陥マップのチップ情報構造体１４０が格納される。

図２はプローブマップのヘッダ情報構造体１１０、プローブマップのチップ情報構造体１２０、プローバマップのチップ情報構造体配列１２１を示す。ヘッダ情報構造体１１０の「ウエハＩＤ」はウエハ個々を識別する識別符号であり、「Ｘ軸増加方向」はプローブマップ上でＸ軸の増加方向を左右どちらとするかの情報であり、「Ｙ軸増加方向」はプローブマップ上でＹ軸の増加方向を上下どちらとするかの情報であり、「基準チップＸアドレス」と「基準チップＹアドレス」はプローブマップ上の基準チップの本来のアドレス値であり、「ＯＦ方向」はプローブマップ上でマップを描画した場合のウエハ切り欠き部（ＯＦ部：直線部）の方向を示し、「テスト数」はウエハ上の電気的特性検査を行ったチップの総数であり、「良品数」はウエハ上のチップを電気的特性検査の結果が「良品」と判定された個数であり、「不良数」は「不良」と判定された個数である。基準チップはプローブマップファイル２００と欠陥マップファイル３００のアドレスを一致させるために基準となるチップである。

チップ情報構造体１２０の「Ｘアドレス」および「Ｙアドレス」はプローブ検査時にウエハ上のチップに１対１で割り当てられたウエハ上の各チップの位置を表す座標値（アドレス）であり、「チップの属性」はそのチップがテストダイ、マークダイ、スキップダイの何れに属するかを表し、「テスト結果」はそのチップが「良品」または「不良品」であったかの結果を示し、「カテゴリ」は電気的特性検査での結果の分類を示す。

「チップの属性」のテストダイとはプローブを当てて電気特性検査を行うべきチップを、マークダイとはウエハ周辺など電気的には良品となるがウエハプロセス中の膜の不均一などで信頼性上問題を含んでいる可能性のあるチップを電気的特性検査を行わずに強制的に不良マークをつけるチップを、スキップダイとはプローブマップ上にはデータとして存在するが実際はウエハの外側でチップが存在しない領域の仮想チップをいう。

「カテゴリ」とは、本実施例では良品であれば「０」が、不良で有れば「０」以外が入る。そして、不良の場合は不良となった検査項目ごとに分類された値が入る。例えば、保護ダイオード検査による不良時には「１」を、消費電流検査による不良時には「２」を割り当てる。この番号によって不良のより詳細な分類が出来る。

このチップ情報構造体１２０は１つで１チップ分の情報を示しており、プローブマップを扱う上でこのチップ情報構造体１２０を配列変数として宣言・領域確保を行い、この構造体の配列を用いてウエハ上の全チップの情報を管理する。チップ情報構造体配列１２１は１行がこの構造体１つ、つまり１チップに当たる。

図３は欠陥マップのヘッダ情報構造体１３０、欠陥マップのチップ情報構造体１４０、欠陥マップのチップ情報構造体配列１４１を示す。ヘッダ情報構造体１３０の「ウエハＩＤ」はウエハ個々を識別する識別符号であり、「Ｘ軸増加方向」は欠陥マップ上でＸ軸の増加方向を左右どちらとするかの情報であり、「Ｙ軸増加方向」は欠陥マップ上でＹ軸の増加方向を上下どちらとするかの情報であり、「基準チップＸアドレス」および「基準チップＹアドレス」は欠陥マップ上の基準チップのアドレス値であり、この基準チップはプローブマップの「基準チップ」と同一のチップであり、「ＯＦ方向」は欠陥マップ上でマップを描画した場合のＯＦ方向を示したものである。

チップ情報構造体１４０の「Ｘアドレス」および「Ｙアドレス」は欠陥検査時にウエハ上のチップに１対１で割り当てられたウエハ上のチップの位置を表す座標値（アドレス）である。このチップ情報構造体１４０は１構造体で１欠陥チップを表している。ウエハ上の全欠陥チップをメモリ上に格納するためにはこのチップ情報構造体１４０を配列変数として宣言・領域確保し、この構造体配列用いる。チップ情報構造体配列１４１は１行がこの構造体１つである。

前記したプローブマップファイル２００および欠陥マップファイル３００は記憶媒体に記録される。図４にそのプローブマップファイル２００のヘッダ情報２１０とチップ情報２２０の具体例をそれぞれ示す。また、図５に欠陥マップファイル３００のヘッダ情報３１０とチップ情報３２０の具体例をそれぞれ示す。

図６は、プローブマップが記録されたプローブマップファイル２００と、欠陥マップが記録された欠陥マップファイル３００を入力し、それら両マップ２００，３００を合成して１つのプローブマップファイル５００を生成する説明図である。３３０は欠陥マップファイル３００をマップ上に描画した欠陥マップであり、３３１は欠陥チップを示している。２３０はプローブマップファイル２００をマップ上に描画したプローブマップであり、２３１は電気特性検査にて「良品」と判定されたチップ、２３２は「不良」と判定されたチップを示す。本実施例はこの「良品」と判定されたチップ２３１をあたかも電気的特性検査で「不良」となったかのようにプローブマップ２３０を修正加工し、プローブマップファイル５００として出力するものである。５３０は２つのマップ２３０と３３０を合成したプローブマップを示す。このプローブマップ５３０では前記チップ２３１に相当するチップ５３１及び前記チップ２３２に相当する５３２を共に電気的特性検査で「不良」となったチップとする。このプローブマップ５３０を用いることにより、マーク装置にて「欠陥チップであって電気的特性検査で良品となるチップ」と「電気的特性で不良と判定されたチップ」を同時にマークする。

ところで、同一のウエハについてのプローブマップ２３０と欠陥マップ３３０を突き合わせるためには、同一のチップに同一のアドレス値が割り振られている必要がある。この割り振りを図７を使用して説明する。プローブマップ２３０と欠陥マップ３３０は同一のウエハについてパターン欠陥検査及びプローバ検査を行い作成したマップである。欠陥マップ３３０は座標系が第１象限（Ｘ軸は右へ増加し、Ｙ軸は上へ増加する）で表されている。ＯＦ方向は右であり、基準チップ３３５のアドレスは（Ｘａ，Ｙａ）となっている。プローブマップ２３０は座標系が第４象限（Ｘ軸は右へ増加し、Ｙ軸は下へ増加する）で表されている。ＯＦ方向は下であり、基準チップ２３５はアドレス（Ｘｂ、Ｙｂ）となっている。

例として同一のチップ６００について考える。欠陥マップ３３０ではチップ６００のアドレスは（Ｘａ＋１，Ｙａ）であるのに対し、プローブマップ２３０ではチップ６００のアドレスは（Ｘｂ、Ｙｂ＋１）となり、全く異なったアドレス値になってしまう。この様に同一のチップを表しても座標系、基準チップのアドレス、ＯＦ方向が異なった場合、単純に同じアドレス値のチップを突き合わせることが出来ない。そこで本実施例では、欠陥マップ３３０のアドレスをプローブマップ２３０のアドレスに一致するようにアドレス変換を行い、その後にマップの合成を行う。

ここで、欠陥マップ３３０のアドレス変換の概要を説明する。図８はアドレス変換の様子を模式的に示したもである。欠陥マップ３３０は基準チップ３３５のアドレス値が（Ｘａ，Ｙａ）、座標系が第１象限、ＯＦ方向が右となっている。これを基準チップ３３５のアドレスが（Ｘｂ，Ｙｂ）、座標系が第４象限、ＯＦ方向が下の欠陥マップ３３０Ｃに変換する方法を示す。次に示すステップＳ５１〜Ｓ５３の変換を行うことによってプローブマップ２３０とアドレス値が一致した欠陥マップ３３０Ｃに変換される。

ステップＳ５１では、基準チップ３３５のアドレスをプローブマップ２３０の基準チップ２３５のアドレスと一致させるために、基準チップ３３５のアドレス値が（Ｘａ，Ｙａ）であったものを（Ｘｂ、Ｙｂ）に移動させる。移動後の欠陥マップ３３０Ａを示す。ステップＳ５２では、座標系をプローブマップ２３０と一致させる。欠陥マップ３３０Ａの座標系は第１象限、プローブマップ２３０の座標系は第４象限なので、基準チップ３３５を中心に座標系を変換する。変換したマップを欠陥マップ３３０Ｂに示す。ステップＳ５３では、ＯＦを回転させる。欠陥マップ３３０ＢではＯＦ方向は右（９０度）なのでプローブマップ２３０に合わせて下（１８０度）に変換する。回転後の欠陥マップ３３０Ｃを示す。

図９にアドレス変換処理のフローチャートを示す。まず、ステップＳ１では、プローブマップファイル２００をメモリに読み込む。本実施例では図４に示したプローブマップファイル２００のヘッダ情報２１０とチップ情報２２０を図２に示したプローブのマップヘッダ情報構造体１１０及びプローブマップのチップ情報構造体配列１２１に読み込む。ヘッダ情報２１０の部分がヘッダ情報構造体１１０に代入され、チップ情報２２０がチップ情報構造体配列１２１に代入される。

ステップＳ２では、プローブマップ２３０の基準チップ２３５が「基準チップの標準アドレス」となるようマップの合わせ込み（アドレス補正）を行う。基準チップ２３５に「基準チップ標準アドレス」が割り振られるているか否かを検出し、「基準チップ標準アドレス」が割り振られていない場合は、基準チップ２３５に「基準チップ標準アドレス」が割り振られるよう各チップのアドレスを再割り付けする。基準チップ２３５は周囲３チップとは異なるユニークなカテゴリ（不良種別）で不良となるチップレイアウトである必要があるが、本実施例では電気的特性検査にてカテゴリ「１」の種別にて不良となり、周辺３チップはカテゴリ「１」にて不良とならないように基準チップ２３５のチップレイアウトがなされている。

アドレスを再割り付けを図１０を用いて説明する。図１０において、左側のプローブマップ２３０Ａは基準チップ２３５のアドレスがずれている場合、右側のプローブマップ２３０Ｂは基準チップ２３５が正規のアドレスである場合を示す。チップ２３６，２３７，２３８は通常のパターンが転写されたチップであり、カテゴリ「１」で不良となっていないチップである。基準チップ２３５はカテゴリ「１」で不良となるチップである。

プローブマップ２３０Ａから基準チップ２３５を検出するには、チップ２３５，２３６，２３７，２３８のカテゴリのパターン（基準チップ２３５がカテゴリ「１」であり、その周辺チップ２３６，２３７，２３８がカテゴリ「１」でないパターン）を検出して行う。そして、検出した基準チップ２３５のアドレス値が「基準チップ標準アドレス」と一致しているかを確認する。

これは、チップサイズが小さくなると基準チップに「基準チップ標準アドレス」が割り振られない場合が発生するからである。これは、プローバにてチップにアドレスを割り振る際、ウエハの端を測定してアドレスを割り振るためであり、ウエハの端の測定精度が不足している場合で且つチップサイズが小さい場合、基準チップに「基準チップ標準アドレス」からずれたアドレス値が割り振られることがある。

そこで、基準チップ２３５に「基準チップ標準アドレス」が割り振られていない場合は「基準チップ標準アドレス」が割り当てられるように各チップに割り当てられたアドレス値を再計算する。その例を図１０を用いて説明する。プローブマップ２３０Ａでは基準チップ２３５のアドレス値は（６，５）が割り振られている。しかし、「基準チップ標準アドレス」が（５，４）であるとすると、プローブマップ２３０Ａの基準チップ２３５は「基準チップ標準アドレス」と一致していない。そこで、基準チップ２３５のアドレスが「基準チップ標準アドレス」（５，４）となるように各チップのＸアドレスに１を減算し、Ｙアドレスに１を減算してアドレスの再計算を行う。アドレスの再計算を行ったマップがプローブマップ２３０Ｂである。

ステップＳ３では、欠陥マップファイル３００をメモリに読み込む。本実施例では図５に示した欠陥マップのヘッダ情報３１０、欠陥マップのチップ情報３２０を図３に示した欠陥マップのヘッダ情報構造体１３０、欠陥マップのチップ情報構造体配列１４１へ代入する。その際、図５に示したヘッダ情報３１０はヘッダ情報構造体１３０へ代入され、チップ情報３２０はチップ情報構造体配列１４１へ代入される。

ステップＳ４では、メモリ中の欠陥マップの任意のチップを取り出す。ここでは、まず、欠陥マップのチップ情報構造体配列１４１に格納されたチップ情報３２０を配列の番号順に１チップずつ取り出す。つまり、最初に配列番号１のチップ、次に配列番号２のチップと言う具合に取り出して行く。

ステップＳ５では、欠陥マップ３３０のチップ情報３２０のアドレスがプローブマップ２３０のチップ情報２２０のアドレスと一致するようにアドレス変換を行う。概略は図８で前述したが、詳細を図１１を参照して説明する。

以下に説明する例は、欠陥マップ３３０において基準チップ３３５の「基準チップ標準アドレス」が（１２，１０）、座標系が第１象限、ＯＦ方向が右となっており、プローブマップ２３０において「基準チップ標準アドレス」が（５，４）、座標系が第４象限、ＯＦ方向が下となっている場合である。以下のステップを行うことによって、欠陥マップ３３０の各欠陥チップのアドレスをプローブマップ２３０のアドレスと一致させる。

ステップＳ５１では同一座標系内でのアドレス変換を行う。つまり、欠陥マップ３３０を欠陥マップ３３０Ａに変換する。欠陥マップ３３０での基準チップ３３５のアドレスが（１２，１０）、プローブマップ２３０での基準チップ２３５のアドレスが（５，４）であるので、欠陥チップの変換前のアドレスをＸ１，Ｙ１、変換後のアドレスをＸ２，Ｙ２、欠陥マップ３３０での基準チップアドレスをRefＸ１（＝１２），RefＹ１（＝１０）、ブローブマップ２３０での基準チップアドレスをRefＸ２（＝５），RefＹ２（＝４）とすると、まず、欠陥マップ３３０Ａでの欠陥チップのアドレスＸ２１，Ｙ２１は、
Ｘ２１＝Ｘ１＋（RefＸ２−RefＸ１）
＝Ｘ１＋（５−１２）
＝Ｘ１−７ (1)
Ｙ２１＝Ｙ１＋（RefＹ２−RefＹ１）
＝Ｙｌ＋（４−１０）
＝Ｙ１−６ (2)
となる。このようにして同一座標系内でアドレス変換を行った欠陥マップ３３０Ａを図１１右上に示す。

ステップＳ５２では、欠陥マップ３３０Ａの座標系をプローブマップ２３０の座標系に一致するようにアドレス変換を行う。欠陥マップ３３０Ａは座標系が第１象限であり、欠陥マップ３３０Ｂはその座標系を第４象限に変換した後のものである。欠陥マップ３３０Ｂでの前記欠陥チップのアドレスをＸ２２，Ｙ２２とすると、その変換式は、
Ｘ２２＝Ｘ２１ (3)
Ｙ２２＝２×RefＹ２−Ｙ２１
＝２×４−Ｙ２１ (4)
となる。

ステップＳ５３では、欠陥マップ３３０ＢのＯＦ方向をプローブマップ２３０のＯＦ方向に一致するように欠陥マップ３３０Ｂのウエハを回転する。欠陥マップ３３０Ｃが回転後のものである。本実施例では欠陥マップ３３０ＢのＯＦ方向が右であり、プローブマップ２３０のＯＦ方向が下なので＋９０度だけ欠陥マップ３３０Ｂを回転する。さらに、ステップＳ５２で座標系を第４象限に変換しているので、最終的に変換後の欠陥マップ３３０Ｃでの前記欠陥チップのアドレスＸ２，Ｙ２は、
Ｘ２＝RefＸ２−（Ｙ２２−RefＹ２）
＝５−（Ｙ２２−４）
＝９−Ｙ２２ (5)
Ｙ２＝RefＹ２−（Ｘ２２−RefＸ２）
＝４−（Ｘ２２−５）
＝９−Ｘ２２ (6)
となる。以上ステップＳ５１〜Ｓ５３を行うことによって欠陥マップ３３０が欠陥マップ３３０Ｃへ変換され、欠陥マップ３３０の各欠陥チップに割り振られたアドレス値がプローブマップ２３０のそれと一致する。

ステップＳ６，Ｓ７では、欠陥マップ３３０Ｃの欠陥チップのアドレスと一致するチップ情報をプローブマップ２３０のチップ情報構造体配列１２１から探し出す。もし、この欠陥チップがプローブマップ２３０上で「良品」（ＰＡＳＳ）となっていたら、チップ情報構造体配列１２１の該当チップを「不良」と書き換える。同時にプローブマップ２３０のヘッダ情報構造体１１０の「良品数」を１つ減算し、「不良数」を１つ加算する。そして、このような検証を各欠陥チップについてすべて行う（ステップＳ８）。

ステップＳ９では、以上によって修正されたプローブマップ２３０のヘッダ情報構造体１１０とチップ情報構造体配列１２１をプローブマップファイル５００へ書き出す。その際、マーク装置にて認識可能なフォーマットで出力する。

以上により、アドレス変換装置１００によって生成されたプローブマップファイル５００を用いて、「欠陥チップ」に基づき「不良」となったチップと電気的特性検査により「不良」となったチップに、マーク装置にて不良マークを付ける。

なお、上記説明では、欠陥マップ３３０Ａの座標系を第１象限とし、その座標系を第４象限に改変する場合について説明したが、本発明はこれに限定されるものではないことは言うまでもない。

プローブマップファイルと欠陥マップファイルを取り込み、欠陥マップをプローブマップにアドレス変換し且つ合成したプローブマップファイルを生成する説明図である。プローブマップのヘッダ情報構造体、チップ情報構造体、チップ情報構造体配列の説明図である。欠陥マップのヘッダ情報構造体、チップ情報構造体、チップ情報構造体配列の説明図である。プローブマップファイルのヘッダ情報とチップ情報の説明図である。欠陥マップファイルのヘッダ情報とチップ情報の説明図である。欠陥マップとプローブマップの合成の説明図である。欠陥マップとプローブマップを突き合わせる際のアドレス変換の概略説明図である。欠陥マップのアドレス変換の概略説明図である。プローブマップファイルと欠陥マップファイルを取り込み、欠陥マップをプローブマップにアドレス変換し且つ合成したプローブマップファイルを生成する動作のフローチャートである。プローブマップの「基準チップ標準アドレス」の補正の説明図である。欠陥マップのアドレス変換の具体例の説明図である。

符号の説明

１００：アドレス変換装置
２００：プローブマップファイル
３００：欠陥マップファイル
４００：変換手段
５００：プログラムマップファイル

Claims

同一半導体ウエハについて、パターン検査で得られた欠陥情報からなる欠陥マップとプローブ検査で得られた電気的特性の良否情報からなるプローブマップとを取り込み、前記欠陥マップ上の欠陥チップを不良チップとして前記プローブマップに合成することを特徴とする半導体装置の検査方法。
請求項１に記載の半導体装置の検査方法において、
前記合成は、前記欠陥マップのチップアドレスを前記プローブマップのチップアドレスに変換して行うことを特徴とする半導体装置の検査方法。
請求項２に記載の半導体装置の検査方法において、
前記合成は、前記欠陥マップの基準位置を前記プローブマップの基準位置に合わせる第１のステップと、該第１のステップで基準位置が前記プローブマップの基準位置に合わせられた欠陥マップの座標系を前記プローブマップの座標系に合わせる第２のステップと、該第２のステップで座標系が前記プローブマップの座標系に合わせられた欠陥マップのＯＦの向きを前記プローブマップのＯＦの向きに合わせる第３のステップとを有することを特徴とする半導体装置の検査方法。
請求項１乃至３のいずれか１つに記載の半導体装置の検査方法において、
前記欠陥マップを合成した前記プローブマップを用いて、前記合成された不良チップおよび前記プローブマップに元からある不良チップに同時にマークすることを特徴とする半導体装置の検査方法。