JP2006114626A - インダクタ部品及びインダクタ部品の製造方法 - Google Patents

Abstract

【課題】 実装強度を確保し、角部の欠け等の不具合を抑制すると共に、Ｑの低下を抑制できるインダクタ部品の提供。
【解決手段】 積層型インダクタＬ１では、外装部２０は、軸心方向に沿い且つ互いに隣り合わない２つの第１の側面２０ａ，２０ｂと、２つの第１の側面２０ａ，２０ｂそれぞれと隣り合う第２の側面２０ｅと、軸心方向に交差し且つ２つの第１の側面２０ａ，２０ｂ及び第２の側面２０ｅそれぞれと隣り合う第３の側面２０ｃとを有し、各外部電極３，５は、各第１の側面２０ａ，２０ｂから第２の側面２０ｅに渡って形成されている第１の電極部分３ａ，５ａ及び第２の電極部分３ｂ，５ｂと、それらに繋がるように第３の側面２０ｃに形成されている回り込み部分３ｃ，５ｃと、を有し、回り込み部分３ｃ，５ｃは、第２の側面２０ｅと第３の側面２０ｃとの境界から遠ざかるに従ってその幅が狭くなるように形成されている。
【選択図】 図１

Description

本発明は、インダクタ部品及びその製造方法に関する。

インダクタ部品として、コイル状導体と当該コイル状導体の両端に位置する引き出し導体とを含むコイル部と、コイル部を覆う外装部と、各引き出し導体と電気的にそれぞれ接続される複数の外部電極とを備えたものが知られている（例えば、特許文献１を参照）。

特許文献１に記載されたコイル部品は積層型インダクタである。この積層型インダクタでは、電気絶縁層と導体パターンが交互に積層され、各導体パターンの端部が順次接続されて電気絶縁層体（外装部）中に積層方向に重畳したコイル（コイル状導体）が形成されている。コイルの端部は、引き出し導体によってチップ両端の外部電極に接続されている。外部電極は、コイルの軸方向と平行な実装面のみに形成されている。引き出し導体の端部は、実装面とチップ側面とに露出しており、チップ側面の露出導体は、帯状の電極により外部電極に接続されている。コイルの軸方向から見て、引き出し導体の幅はコイル状導体の幅よりも広い。
特開２００２−３０５１１１号公報

通常、上述したような構成のコイル部品は、外部電極を回路基板に形成された電極パッドにはんだ付けすることにより、回路基板に電気的及び機械的に接続されて実装される。特許文献１に記載されたコイル部品の場合、実装面に形成された外部電極及び帯状の電極がはんだ付けされるが、各電極とも幅が狭く小さいため、はんだ付け面積が狭くなってしまう。このため、コイル部品の実装強度を確保できない懼れがある。

また、特許文献１に記載されたコイル部品では、コイルの軸方向から見て、引き出し導体の幅がコイル状導体の幅よりも広い。このため、幅広の引き出し導体がコイル状導体に発生するフラックスを阻害し、コイル部品の重要な特性であるＱ（ｑｕａｌｉｔｙ ｆａｃｔｏｒ）を低下させてしまう。

また、外部電極も、コイル状導体に発生するフラックスを阻害し、Ｑを低下させる要因となる。外部電極がフラックスを阻害する度合いは、当該外部電極が形成される位置（外装部の側面）に大きく依存する。

更に、特許文献１に記載されたコイル部品では、実装面にのみ外部電極が形成されており、外装部の角部には外部電極が形成されていないので、角部の欠け等の不具合が発生する懼れがある。

そこで、本発明では、実装強度を確保しつつ、角部の欠け等の不具合を抑制すると共に、Ｑの低下を抑制することが可能なインダクタ部品及びその製造方法を提供することを目的とする。

本発明のインダクタ部品は、インダクタンスを形成するインダクタンス導体と、インダクタンス導体の両端に位置する引き出し導体とを含むインダクタ部と、インダクタ部を覆うと共に電気絶縁性を有する外装部と、各引き出し導体と電気的にそれぞれ接続される複数の外部電極と、を備えており、外装部は、インダクタンス導体の軸心方向に沿い且つ互いに隣り合わない２つの第１の側面と、２つの第１の側面それぞれと隣り合う第２の側面と、インダクタンス導体の軸心方向に交差し且つ２つの第１の側面及び第２の側面それぞれと隣り合う第３の側面とを有し、各外部電極は、各第１の側面から第２の側面に渡って形成されている電極部分と、電極部分に繋がるように第３の側面に形成されている回り込み部分と、を有し、回り込み部分は、第２の側面と第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されている。

本発明のインダクタ部品によれば、インダクタ部に電気的に接続される外部電極が、外装部の第１の側面及び第２の側面に連続的に形成される電極部分を有するので、はんだ付け面積をより広く確保できる。また、外部電極は電極部分に繋がるように形成されている回り込み部を有し、その回り込み部は外装部の第１の側面及び第２の側面と隣り合う第３の側面に形成されているので、第１の側面、第２の側面、及び第３の側面によって形成される角部を保護できる。また、回り込み部は、第２の側面と第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されているので、インダクタ導体の軸心に向かうに従ってその外縁が軸心から遠ざかり、インダクタ導体が発生するフラックスの阻害を低減できる。

また本発明のインダクタ部品では、外装部は、第２の側面に対向し且つ２つの第１の側面及び第３の側面それぞれと隣り合う第４の側面を有し、各外部電極は、各第１の側面から第４の側面に渡って形成されている電極部分と、電極部分に繋がるように第３の側面に形成されている回り込み部分と、を有し、回り込み部分は、第４の側面と第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されることも好ましい。

本発明のこの好ましい態様によれば、外部電極の電極部分が第２の側面に対向する第４の側面から第１の側面に連続的に形成されているので、外装部の上下に係わらずはんだ付け面積をより広く確保できる。また、回り込み部は、第４の側面と第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されているので、インダクタ導体の軸心に向かうに従ってその外縁が軸心から遠ざかり、インダクタ導体が発生するフラックスの阻害を低減できる。

本発明のインダクタ部品は、インダクタンスを形成するインダクタンス導体と、インダクタンス導体の両端に位置する引き出し導体とを含むインダクタ部と、インダクタ部を覆うと共に電気絶縁性を有する外装部と、各引き出し導体と電気的にそれぞれ接続される複数の外部電極と、を備えており、外装部は、インダクタンス導体の軸心方向に沿い且つ互いに隣り合わない２つの第１の側面と、インダクタンス導体の軸心方向に沿い且つ２つの第１の側面それぞれと隣り合う第２の側面と、インダクタンス導体の軸心方向に交差する第３の側面と、第２の側面に対向し且つ２つの第１の側面それぞれと隣り合う第４の側面と、を有し、各外部電極は、各第１の側面から第２の側面及び第４の側面に渡って形成されている電極部分と、電極部分に繋がるように第３の側面に形成されている回り込み部分と、を有し、回り込み部分は、第２の側面と第３の側面との境界及び第４の側面と第３の側面との境界それぞれから、他方の境界に近づくに従ってその幅が狭くなるように形成されている。

本発明のインダクタ部品によれば、インダクタ部に電気的に接続される外部電極が、外装部の第１の側面から第２の側面を経て第４の側面まで連続的に形成される電極部分を有するので、はんだ付け面積をより広く確保できる。また、外部電極は電極部分に繋がるように形成されている回り込み部を有し、その回り込み部は外装部の第１の側面、第２の側面及び第４の側面と隣り合う第３の側面に形成されているので、第１の側面、第２の側面、第４の側面、及び第３の側面によって形成される角部を保護できる。また、回り込み部は、第２の側面と第３の側面との境界及び第４の側面と第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されているので、インダクタ導体の軸心に向かうに従ってその外縁が軸心から遠ざかり、インダクタ導体が発生するフラックスの阻害を低減できる。

本発明のインダクタ部品の製造方法は、接着層を主面に形成した第１の台板を準備する工程と、インダクタンスを形成するインダクタンス導体と、インダクタンス導体の両端に位置する引き出し導体とを含むインダクタ部、及びインダクタ部を覆うと共に電気絶縁性を有する外装部からなる素子を準備する工程と、素子を第１の台板の接着層に接着する工程と、弾力性を有する第２の台板に、素子の幅に応じた一対の溝を形成し、当該形成した溝に導電性材料を充填する工程と、当該導電性材料を充填した第２の台板を素子が接着された接着層に対向するように配置する工程と、第２の台板と第１の台板とを互いに接近させて、素子を第２の台板に押付け、導電性材料を素子の少なくとも角部を覆うように塗布し、引き出し導体に電気的に接続される外部電極を形成する工程と、を備える。

第１の台板に接着された素子を、弾力性を有する第２の台板に押付けるので、素子が第２の台板にめり込むように埋没する。第２の台板の素子に対応した溝に充填された導電性材料は、素子のめり込みに応じて素子の稜線や角部を覆うように塗布される。

本発明によれば、実装強度を確保しつつ、角部の欠け等の不具合を抑制すると共に、Ｑの低下を抑制することが可能なインダクタ部品を提供することができる。

本発明の知見は、例示のみのために示された添付図面を参照して以下の詳細な記述を考慮することによって容易に理解することができる。引き続いて、添付図面を参照しながら本発明の実施の形態を説明する。可能な場合には、同一の部分には同一の符号を付して、重複する説明を省略する。

（第１実施形態） 本発明の第１実施形態である積層型インダクタ（インダクタ部品）について図１〜図４を参照しながら説明する。図１は、第１実施形態の積層型インダクタＬ１を示した斜視図である。図２は、積層型インダクタＬ１の断面構成を説明するための図である。図３は、積層型インダクタＬ１に含まれる素子を示す分解斜視図である。図４は、積層型インダクタＬ１に含まれる外装部を示した斜視図である。

図１に示すように、積層型インダクタＬ１は、直方体形状の素子１と、一対の端子電極（外部電極）３，５とを備えている。図２に示すように、素子１は、コイル部１０（インダクタ部）と、外装部２０とを有している。図３に示すように、コイル部１０は、コイル状導体１１（インダクタンス導体）と、当該コイル状導体１１の両端に位置する引き出し導体１３，１４を含んでいる。外装部２０は、積層される複数（本実施形態においては、８層）の非磁性体グリーンシート２１〜２８を含んでいる。

図１及び図４に示すように、外装部２０（素子１）は、２つの第１の側面２０ａ，２０ｂと、２つの第３の側面２０ｃ，２０ｄと、第２の側面２０ｅ及び第４の側面２０ｆと、を有している。第１の側面２０ａ，２０ｂ同士は、Ｘ軸方向で見て互いに対向するように位置している。第３の側面２０ｃ，２０ｄ同士は、Ｙ軸方向で見て互いに対向するように位置している。第２の側面２０ｅと第４の側面２０ｆとは、Ｚ軸方向で見て互いに対向するように位置している。したがって、第１の側面２０ａ，２０ｂ同士は互いに隣り合わず、また、第３の側面２０ｃ，２０ｄ同士も互いに隣り合わない。第２の側面２０ｅと第４の側面２０ｆとも、互いに隣り合わない。第１の側面２０ａ，２０ｂと第２の側面２０ｅとは互いに隣り合い、第１の側面２０ａ，２０ｂと第４の側面２０ｆとも互いに隣り合う。

第１の側面２０ａ，２０ｂ、第２の側面２０ｅ及び第４の側面２０ｆは、コイル状導体１１の軸心方向と平行である。第３の側面２０ｃ，２０ｄは、コイル状導体１１の軸心方向に交差している（例えば、直交している）。第２の側面２０ｅは、積層型インダクタＬ１が回路基板（図示せず）に実装されたときに、当該回路基板に対向する面（実装面）である。

図１及び図２に示すように、各端子電極３，５は、互いに電気的に連続する第１の電極部分３ａ，５ａと、第２の電極部分３ｂ，５ｂと、第１の電極部分３ａ，５ａ及び第２の電極部分３ｂ，５ｂにそれぞれ繋がるように形成されている回り込み部分３ｃ，５ｃと、を含んでいる。

第１の電極部分３ａ，５ａは、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向に直交する方向にそれぞれ形成されている。本実施形態の場合にはこの方向において、第１の電極部分３ａ，５ａは、第１の側面２０ａ，２０ｂの半分程度を覆うように形成されている。また、第１の電極部分３ａ，５ａは、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向にわたってそれぞれ形成されている。これにより、本実施形態では、第１の電極部分３ａ，５ａは、第１の側面２０ａ，２０ｂの略半分を覆うように形成されることとなる。

第２の電極部分３ｂ，５ｂは、第２の側面２０ｅの一部に形成されている。より具体的には、第２の電極部分３ｂ，５ｂは、第２の側面２０ｅ上で第１の側面２０ａ，２０ｂとの稜に沿ってそれぞれ形成されている。第２の電極部分３ｂ，５ｂ同士は、互いに所定の間隔を有し、電気的に絶縁されている。

回り込み部分３ｃ，５ｃは、第３の側面２０ｃ，２０ｄの一部に形成されている。より具体的には、回り込み部分３ｃ，５ｃは、第３の側面２０ｃ，２０ｄ上において、第１の電極部分３ａ，５ａの先端部分（第１の側面２０ａ，２０ｂ及び第２の側面２０ｅの稜から延びる方向における先端部分）と、第２の電極部分３ｂ，５ｂの先端部分（第１の側面２０ａ，２０ｂ及び第２の側面２０ｅの稜から延びる方向における先端部分）と、第１の電極部分３ａ，５ａ及び第２の電極部分３ｂ，５ｂが交わる部分とのそれぞれを結んだ略三角形の領域に形成されている。

回り込み部分３ｃ，５ｃは、この略三角形の領域において第３の平面２０ｃ，２０ｄ上にある辺が略三角形の内側にえぐれるように湾曲している。従って、回り込み部分３ｃ，５ｃは、第２の側面２０ｅと第３の側面２０ｃとの境界から遠ざかるに従ってその幅が狭くなるように形成されている。図２に示すように、回り込み部分３ｃ，５ｃはコイル状導体１１に、このコイル状導体１１の軸心方向からみて重ならないように配置されている。

図３に示すように、コイル状導体１１は、非磁性体グリーンシート２３〜２６に形成された導体パターン１１ａ〜１１ｄにより構成される。また、引き出し導体１３，１４は、非磁性体グリーンシート２３，２６に形成された導体パターン１３ａ，１４ａにより構成される。本実施形態においては、導体パターン１１ａと導体パターン１３ａとが一体に連続して形成され、導体パターン１１ｄと導体パターン１４ａとが一体に連続して形成されている。

導体パターン１１ａは、コイル状導体１１の略１／２ターン分に相当し、非磁性体グリーンシート２３上で略Ｌ字状に伸びている。導体パターン１１ｂは、コイル状導体１１の略３／４ターン分に相当し、非磁性体グリーンシート２４上で略Ｕ字状に伸びている。導体パターン１１ｃは、コイル状導体１１の略３／４ターン分に相当し、非磁性体グリーンシート２５上で略Ｃ字状に伸びている。導体パターン１１ｄは、コイル状導体１１の略１／４ターン分に相当し、非磁性体グリーンシート２６上で略Ｉ字状に伸びている。導体パターン１１ａ〜１１ｄは、その端部同士が非磁性体グリーンシート２３〜２５にそれぞれ形成された貫通電極１５ａ〜１５ｃにより電気的に接続される。導体パターン１１ａ〜１１ｄは、相互に電気的に接続されることで、コイル状導体１１を構成することとなる。

導体パターン１３ａは、非磁性体グリーンシート２３上で、導体パターン１１ａの一端から連続して略Ｉ字状に伸びている。導体パターン１３ａの一端は、非磁性体グリーンシート２３の縁部に引き出され、非磁性体グリーンシート２３の端面に露出している。導体パターン１３ａは、素子１の第１の側面２０ａまで引き出されており、一方の端子電極３に電気的に接続される。導体パターン１３ａ（引き出し導体１３）は、コイル状導体１１の軸心方向から見て、導体パターン１１ａ（コイル状導体１１）と同じ幅を有している。

導体パターン１４ａは、非磁性体グリーンシート２６上で、導体パターン１１ｄの他端から連続して略Ｉ字状に伸びている。導体パターン１４ａの他端は、非磁性体グリーンシート２６の縁部に引き出され、非磁性体グリーンシート２６の端面に露出している。導体パターン１４ａは、素子１の第１の側面２０ｂまで引き出されており、他方の端子電極５に電気的に接続される。導体パターン１４ａ（引き出し導体１４）は、コイル状導体１１の軸心方向から見て、導体パターン１１ｄ（コイル状導体１１）と同じ幅を有している。

図２に示すように、各引き出し導体１３，１４は、第１の側面２０ａ，２０ｂに向かって伸びると共に第１の側面２０ａ，２０ｂに形成された第１の電極部分３ａ，５ａに接続することにより、対応する端子電極３，５に電気的に接続している。

導体パターン１３ａ，１４ａ（引き出し導体１３，１４）は、当該導体パターン１３ａ，１４ａが伸びる方向にわたって導体パターン１１ａ，１１ｄ（コイル状導体１１）と同じ幅である必要はなく、非磁性体グリーンシート２３，２６の縁部近傍、すなわち第１の電極部分３ａ，５ａの近傍で若干幅広に形成されていてもよい。このように、導体パターン１３ａ，１４ａを第１の電極部分３ａ，５ａの近傍で若干幅広とすることにより、第１の電極部分３ａ，５ａとの接続信頼性が向上される。

非磁性体グリーンシート２１〜２８は、電気絶縁性を有するガラス系セラミックグリーンシートである。非磁性体グリーンシート２１〜２８の組成は、例えば、ストロンチウム、カルシウム及び酸化珪素からなるガラス７０ｗｔ％、アルミナ粉３０ｗｔ％である。非磁性体グリーンシート２１〜２８の厚みは、例えば３０μｍ程度である。非磁性体グリーンシート２１〜２８の替わりに、例えばフェライト（例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、又は、Ｎｉ−Ｃｕ系フェライト等）粉末を原料としたスラリーをフィルム上にドクターブレード法により塗布して形成した磁性体グリーンシートを用いることができる。

続いて、上述した構成の積層型インダクタＬ１の製造方法について説明する。まず、各非磁性体グリーンシート２１〜２８を用意する。次に、非磁性体グリーンシート２３〜２５の所定の位置、すなわち貫通電極１５ａ〜１５ｃを形成する予定位置に、レーザー加工等によってスルーホールを形成する。

次に、非磁性体グリーンシート２３〜２６に、導体パターン１１ａ〜１１ｄ、引き出し導体１３，１４及び貫通電極１５ａ〜１５ｃに対応する電極部分を複数（後述する分割チップ数に対応する数）形成する。導体パターン１１ａ〜１１ｄ、引き出し導体１３，１４及び貫通電極１５ａ〜１５ｃに対応する電極部分は、例えば、銀を主成分とする導体ペーストをスクリーン印刷した後、乾燥することによって形成される。非磁性体グリーンシート２１，２２，２７，２８には、電極部分が形成されていない。尚、本実施形態では導体ペーストとして銀を使用したが、ニッケルのペーストを用いてもよい。

次に、各非磁性体グリーンシート２１〜２８を、図３に示すように積層して圧着し、チップ単位に切断した後に所定温度（例えば、８００〜９００℃）にて焼成する。これにより、素子１が得られることとなる。素子１は、例えば、焼成後における長手方向の長さが０．６ｍｍ、幅が０．３ｍｍ、高さが０．３ｍｍとなるようにする。導体パターン１１ａ〜１１ｄ及び引き出し導体１３，１４の焼成後における幅は、例えば４０μ程度に設定される。導体パターン１１ａ〜１１ｄ及び引き出し導体１３，１４の焼成後における厚みは、例えば１２μ程度に設定される。コイル状導体１１の内径は、例えば、長軸方向での長さが３２０μｍ程度であり、短軸方向での長さが１２０μｍ程度に設定される。

次に、素子１に端子電極３，５を形成する。これにより、積層型インダクタＬ１が形成されることとなる。

続いて、素子１へ端子電極３，５を形成する方法について図５及び図６を参照しながら説明する。図５は、素子１へ端子電極３，５を形成する方法を巨視的に示した図である。図６は、素子１へ端子電極３，５を形成する方法を素子１個について拡大して示した図である。

図５の（Ａ）に示すように、熱剥離シートからなる接着層６１を主面に形成した整列用台板６０（第１の台板）を準備する。本実施形態では接着層６１として熱剥離シートを用いているけれども、ＵＶ剥離シートといったように光や熱で接着状況が変化するシートを用いることができる。

図５の（Ｂ）に示すように、素子１を整列させて接着層６１に接着する。素子１を整列させて接着するためには、自動装着機（図示しない）が用いられる。自動装着機（図示しない）を用いて素子１を整列させて接着する際には、素子１の方向識別用マーク（図示しない）を認識しながら接着する。また、自動装着機（図示しない）を用いずに、整列治具（図示しない）を用いてもよい。

図５の（Ｃ）に示すように、電極塗布用台板６２（第２の台板）を素子１が整列接着された接着層６１に対向するように配置する。電極塗布用台板６２の素子１に対向する面には、一対の溝６２１が素子１ごとに対応するように設けられている。電極塗布用台板６２に設けられている溝６２１にはそれぞれ導電性ペースト６３が充填されており、導電性ペースト６３の上面が電極塗布用台板６２の面と略同一になるように余分な導電性ペーストがかき取られている。導電性ペースト６３の材料としては、銀又は銅又はニッケルを用いるのが好ましく、本実施形態では銀を用いている。

電極塗布用台板６２は弾力性のあるゴム系の材料で形成されることが好ましいため、本実施形態ではシリコンゴムで形成している。電極塗布用台板６２に形成される溝の深さは、素子１に塗布する所望の塗布高さ（図１の端子電極３，５の高さ）よりも十分深くする。例えば、積層型インダクタＬ１の形状が０６０３であれば、所望の塗布高さは素子１の第１の側面２０ａの略半分の０．１４〜０．１７ｍｍであるから、溝６２１の深さは０．５ｍｍ程度に設定される。尚、溝６２１の幅は０．５ｍｍであり、素子１個に対する一対の溝６２１の間隔は０．３ｍｍである。

図５の（Ｄ）に示すように、素子１が整列接着された整列用台板６０を、電極塗布用台板６２に接近させて、導電性ペースト６３を素子１に塗布する。その後整列用台板６０を電極塗布用台板６２から引き離して、図５の（Ｅ）に示す状態となる。

図５の（Ｄ）〜（Ｅ）に示す工程の拡大図を図６に示す。素子１が整列接着された整列用台板６０を電極塗布用台板６２に接近させると、図６の（Ａ）に示すように、素子１が対応する溝６２１に接近する。続いて、図６の（Ｂ）に示すように、素子１が押付けられて電極塗布用台板６２の一対の溝６２１間が変形し、素子１が電極塗布用台板６２にめり込んで、素子１の略半分の高さに導電性ペースト６３が塗布される。その後、整列用台板６０を電極塗布用台板６２から引き離して乾燥させると、端子電極３，５が形成される。端子電極３，５が形成された素子１を電極塗布用台板６２から取り外し、焼付け、電気めっきを行うことで積層型インダクタＬ１となる。

以上のように、本実施形態によれば、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）が電気的に接続される各端子電極３，５が、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向に直交する方向にわたって形成された第１の電極部分３ａ，５ａをそれぞれ有するので、特許文献１に記載されたコイル部品に比してはんだ付け面積を確保し易くなる。また、外装部２０が第１の側面２０ａ，２０ｂのコイル状導体１１の軸心方向に直交する方向にわたり端子電極３，５を介して回路基板に機械的に接続されることとなる。これらの結果、積層型インダクタＬ１の実装強度を確保することができる。

また、本実施形態では、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）がコイル状導体１１（導体パターン１１ａ，１１ｄ）と同じ幅を有するので、引き出し導体１３，１４がコイル状導体１１に発生するフラックスを阻害するのを抑え、積層型インダクタＬ１におけるＱの低下を抑制することができる。

また、本実施形態において、外装部２０は、コイル状導体１１の軸心方向に平行で且つ各第１の側面２０ａ，２０ｂと隣り合う第２の側面２０ｅを有しており、各端子電極３，５は、第２の側面２０ｅの一部に形成されると共に、第１の側面２０ａ，２０ｂに形成された第１の電極部分３ａ，５ａに電気的に連続する第２の電極部分３ｂ，５ｂ及び３ｃ，５ｃをそれぞれ更に有する。これにより、はんだ付け面積を更に確保し易くなる。また、第１の側面２０ａ，２０ｂ及び第２の側面２０ｅも、端子電極３，５を介して回路基板に機械的に接続されることとなる。これらの結果、積層型インダクタＬ１の実装強度を十分に確保することができる。

また、本実施形態において、外装部２０は、積層される複数の非磁性体グリーンシート２１〜２８を含み、コイル状導体１１及び引き出し導体１３，１４は、複数の非磁性体グリーンシート２１〜２８にそれぞれ形成された導体パターン１１ａ〜１１ｄ，１３ａ，１４ａにより構成される。この場合、コイル部品として積層型インダクタＬ１が実現されることとなる。端子電極３，５が第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向に直交する方向にわたって形成された第１の電極部分３ａ，５ａを有しているので、当該第１の電極部分３ａ，５ａが複数の非磁性体グリーンシート２１〜２８にわたって形成されることとなる。この結果、非磁性体グリーンシート２１〜２８の剥がれ等を防ぐことができ、積層型インダクタＬ１自体の強度が向上する。

また、本実施形態において、回り込み部分３ｃ，５ｃは、第３の側面２０ｃ，２０ｄの一部に形成されており、第２の側面２０ｅと第３の側面２０ｃとの境界から遠ざかるに従ってその幅が狭くなるように形成されている。従って、図２を参照しながら説明したように、コイル状導体１１の軸心方向から見れば、回り込み部分３ｃ，５ｃはコイル状導体１１と重ならないように形成されており、コイル状導体１１に発生するフラックスを阻害するのを抑えることができる。

（第２実施形態） 本発明の第２実施形態である積層型インダクタ（インダクタ部品）について図７及び図８を参照しながら説明する。また、第１実施形態の説明に用いた図３及び図４を適宜参照する。図７は、第２実施形態の積層型インダクタＬ２を示した斜視図である。図８は、積層型インダクタＬ２の断面構成を説明するための図である。

図７に示すように、積層型インダクタＬ２は、直方体形状の素子１と、一対の端子電極（外部電極）７，９とを備えている。図８に示すように、素子１は、コイル部１０（インダクタ部）と、外装部２０とを有している。素子１は第１実施形態（図３及び図４参照）と同様であるので、その説明を省略する。

図７及び図８に示すように、各端子電極７，９は、互いに電気的に連続する第１の電極部分７ａ，９ａと、第２の電極部分７ｂ，９ｂと、第１の電極部分７ａ，９ａ及び第２の電極部分７ｂ，９ｂにそれぞれ繋がるように形成されている回り込み部分７ｃ，９ｃと、を含んでいる。

第１の電極部分７ａ，９ａは、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向に直交する方向にそれぞれ形成されている。本実施形態の場合にはこの方向において、第１の電極部分７ａ，９ａは、第１の側面２０ａ，２０ｂの一端から他端までを覆うように形成されている。また、第１の電極部分７ａ，９ａは、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向にわたってそれぞれ形成されている。これにより、本実施形態では、第１の電極部分７ａ，９ａは、第１の側面２０ａ，２０ｂの全域を覆うように形成されることとなる。

第２の電極部分７ｂ，９ｂは、第２の側面２０ｅ及び第４の側面２０ｆそれぞれの一部に形成されている。より具体的には、第２の電極部分７ｂ，９ｂは、第２の側面２０ｅ及び第４の側面２０ｆ上で第１の側面２０ａ，２０ｂとの稜に沿ってそれぞれ形成されている。第２の電極部分７ｂ，９ｂ同士は、互いに所定の間隔を有し、電気的に絶縁されている。

回り込み部分７ｃ，９ｃは、第３の側面２０ｃ，２０ｄの一部に形成されている。より具体的には、回り込み部分７ｃ，９ｃは、第３の側面２０ｃ，２０ｄ上において、第１の電極部分７ａ，９ａの略中間部分（軸心方向と直交する方向における第１の側面２０ａ及び第２の側面２０ｂの略中間部分）と、第２の電極部分７ｂ，９ｂの先端部分（第１の側面２０ａ，２０ｂ及び第２の側面２０ｅの稜から延びる方向における先端部分）と、第１の電極部分７ａ，９ａ及び第２の電極部分７ｂ，９ｂが交わる部分とのそれぞれを結んだ略三角形の領域に形成されている。

回り込み部分７ｃ，９ｃは、この略三角形の領域において第３の平面２０ｃ，２０ｄ上にある辺が略三角形の内側にえぐれるように湾曲している。従って、回り込み部分７ｃ，９ｃは、第２の側面２０ｅと第３の側面２０ｃとの境界及び第４の側面２０ｆと第３の側面２０ｃとの境界それぞれから遠ざかるに従って、その幅が狭くなるように形成されている。図８に示すように、回り込み部分７ｃ，９ｃはコイル状導体１１に、このコイル状導体１１の軸心方向からみて重ならないように配置されている。

続いて、上述した構成の積層型インダクタＬ２の製造方法について説明する。素子１の製造方法は第１実施形態と同様であるので、その説明を省略する。製造した素子１に端子電極７，９を形成する。これにより、積層型インダクタＬ２が形成されることとなる。

続いて、素子１へ端子電極７，９を形成する方法について図９及び図１０を参照しながら説明する。図９は、素子１へ端子電極７，９を形成する方法を巨視的に示した図である。図１０は、素子１へ端子電極７，９を形成する方法を素子１個について拡大して示した図である。

図９の（Ａ）に示すように、熱剥離シートからなる接着層６５を主面に形成した整列用台板６４（第１の台板）を準備する。本実施形態では接着層６５として熱剥離シートを用いているけれども、ＵＶ剥離シートといったように光や熱で接着状況が変化するシートを用いることができる。更に、整列用台板６４の接着層６５に対向するように、図５の（Ｅ）の状態の整列用台板６０を配置する。整列用台板６０の接着層６１には、端子電極３，５が形成された素子１が整列接着されている。この素子１が整列用台板６４の接着層６５に向き合うように、整列用台板６０を反転させる。

図９の（Ｂ）に示すように、整列用台板６０及び整列用台板６４を互いに接近させて、素子１を整列用台板６４の接着層６５に密着させる。接着層６５の剥離温度は、接着層６１の剥離温度よりも１０〜５０℃高くなるように熱剥離シートが選択されている。従って、素子１が接着層６１からのみ剥離するように雰囲気温度を上昇させて、整列用台板６０を引き離して、整列用台板６４に素子１を整列接着させる。

図９の（Ｃ）に示すように、電極塗布用台板６２（第２の台板）を素子１が整列接着された接着層６５に対向するように配置する。電極塗布用台板６２の素子１に対向する面には、一対の溝６２１が素子１ごとに対応するように設けられている。電極塗布用台板６２に設けられている溝６２１にはそれぞれ導電性ペースト６３が充填されており、導電性ペースト６３の上面が電極塗布用台板６２の面と略同一になるように余分な導電性ペーストがかき取られている。

電極塗布用台板６２は弾力性のあるゴム系の材料で形成されることが好ましいため、本実施形態ではシリコンゴムで形成している。電極塗布用台板６２に形成される溝の深さは、素子１に塗布する所望の塗布高さよりも十分深くする。例えば、積層型インダクタＬ１の形状が０６０３であれば、所望の塗布高さは素子１の第１の側面２０ａの略半分の０．１４〜０．１７ｍｍであるから、溝６２１の深さは０．５ｍｍ程度に設定される。尚、溝６２１の幅は０．５ｍｍであり、素子１個に対する一対の溝６２１の間隔は０．３ｍｍである。

図９の（Ｄ）に示すように、素子１が整列接着された整列用台板６０を、電極塗布用台板６２に接近させて、導電性ペースト６３を素子１に塗布する。その後整列用台板６０を電極塗布用台板６２から引き離して、図９の（Ｅ）に示す状態となる。

図９の（Ｄ）〜（Ｅ）に示す工程の拡大図を図１０に示す。素子１が整列接着された整列用台板６４を電極塗布用台板６２に接近させると、図１０の（Ａ）に示すように、素子１が対応する溝６２１に接近する。続いて、図１０の（Ｂ）に示すように、素子１が押付けられて電極塗布用台板６２の一対の溝６２１間が変形し、素子１が電極塗布用台板６２にめり込んで、素子１の略半分の高さに導電性ペースト６３が塗布され、既に形成されている端子電極３，５と繋がる。その後、整列用台板６０を電極塗布用台板６２から引き離して乾燥させると、端子電極７，９が形成される。端子電極７，９が形成された素子１を電極塗布用台板６２から取り外し、焼付け、電気めっきを行うことで積層型インダクタＬ２となる。

以上のように、本実施形態によれば、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）が電気的に接続される各端子電極７，９が、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向に直交する方向にわたって形成された第１の電極部分７ａ，９ａをそれぞれ有するので、特許文献１に記載されたコイル部品に比してはんだ付け面積を確保し易くなる。また、外装部２０が第１の側面２０ａ，２０ｂのコイル状導体１１の軸心方向に直交する方向にわたり端子電極７，９を介して回路基板に機械的に接続されることとなる。これらの結果、積層型インダクタＬ２の実装強度を確保することができる。

また、本実施形態では、引き出し導体１３，１４（導体パターン１３ａ，１４ａ）がコイル状導体１１（導体パターン１１ａ，１１ｄ）と同じ幅を有するので、引き出し導体１３，１４がコイル状導体１１に発生するフラックスを阻害するのを抑え、積層型インダクタＬ１におけるＱの低下を抑制することができる。

また、本実施形態において、外装部２０は、コイル状導体１１の軸心方向に平行で且つ各第１の側面２０ａ，２０ｂと隣り合う第２の側面２０ｅ及び第４の側面２０ｆを有しており、各端子電極７，９は、第２の側面２０ｅ及び第４の側面２０ｆの一部に形成されると共に、第１の側面２０ａ，２０ｂに形成された第１の電極部分７ａ，９ａに電気的に連続する第２の電極部分７ｂ，９ｂ及び７ｃ，９ｃをそれぞれ更に有する。これにより、はんだ付け面積を更に確保し易くなる。また、第１の側面２０ａ，２０ｂ及び第２の側面２０ｅ（又は第４の側面２０ｆ）も、端子電極７，９を介して回路基板に機械的に接続されることとなる。これらの結果、積層型インダクタＬ２の実装強度を十分に確保することができる。

また、本実施形態において、外装部２０は、積層される複数の非磁性体グリーンシート２１〜２８を含み、コイル状導体１１及び引き出し導体１３，１４は、複数の非磁性体グリーンシート２１〜２８にそれぞれ形成された導体パターン１１ａ〜１１ｄ，１３ａ，１４ａにより構成される。この場合、コイル部品として積層型インダクタＬ１が実現されることとなる。端子電極３，５が、第１の側面２０ａ，２０ｂ上でコイル状導体１１の軸心方向に直交する方向において、第１の側面２０ａ，２０ｂの一端から他端まで形成された第１の電極部分７ａ，９ａを有しているので、当該第１の電極部分７ａ，９ａが複数の非磁性体グリーンシート２１〜２８全てにわたって形成されることとなる。この結果、非磁性体グリーンシート２１〜２８の剥がれ等を防ぐことができ、積層型インダクタＬ２自体の強度が向上する。

また、本実施形態において、回り込み部分７ｃ，９ｃは、第３の側面２０ｃ，２０ｄの一部に形成されており、第２の側面２０ｅと第３の側面２０ｃとの境界から遠ざかるに従ってその幅が狭くなるように形成されている。従って、図８を参照しながら説明したように、コイル状導体１１の軸心方向から見れば、回り込み部分７ｃ，９ｃはコイル状導体１１と重ならないように形成されており、コイル状導体１１に発生するフラックスを阻害するのを抑えることができる。

本実施形態の第１の変形例を図１１に示す。図１１は、第１の変形例である積層型インダクタＬ３の断面構成を説明するための図である。図１１に示すように、積層型インダクタＬ３は素子８と、一対の端子電極（外部電極）７，９とを備えている。また、素子８は、コイル部８０（インダクタ部）と、外装部２０とを有している。

コイル部８０は、コイル状導体８１と、引き出し導体８３，８４を有している。コイル状導体８１は、非磁性体グリーンシートに形成された導体パターンにより構成される。また、引き出し導体８３，８４は、非磁性体グリーンシートに形成された導体パターン８３ａ，８４ａにより構成される。引き出し導体８３は、外装部２０の第２の側面２０ｅに引き出されており、端子電極７の第２の電極部分７ｂに電気的に接続されている。また、引き出し導体８４は、外装部２０の第２の側面２０ｅに引き出されており、端子電極９の第２の電極部分９ｂに電気的に接続されている。

本実施形態の第２の変形例を図１２に示す。図１２は、第２の変形例である積層型インダクタＬ４の断面構成を説明するための図であり、（Ａ）は第３の側面２０ｃに平行な断面構成を、（Ｂ）は第１の側面２０ａに平行な断面構成を示している。図１２の（Ａ）に示すように、積層型インダクタＬ４は素子８ａと、一対の端子電極（外部電極）７，９とを備えている。また、素子８ａは、インダクタ部８５と、外装部２０とを有している。

インダクタ部８５は、外装部２０の第１の側面２０ａから第１の側面２０ｂに向けて直線的に設けられている。インダクタ部８５は、外装部２０の第１の側面２０ａにおいて端子電極７の第１の電極部分７ａに電気的に接続されている。また、インダクタ部８５は、外装部２０の第１の側面２０ｂにおいて端子電極９の第１の電極部分９ａに電気的に接続されている。

本発明の第１の実施形態である積層型インダクタを示す斜視図である。 本発明の第１の実施形態である積層型インダクタの断面構成を示す図である。 本発明の第１の実施形態である積層型インダクタに含まれる素子を示す分解斜視図である。 本発明の第１の実施形態である積層型インダクタに含まれる外装部を示す斜視図である。 本発明の第１の実施形態である積層型インダクタの製造方法を説明する図である。 本発明の第１の実施形態である積層型インダクタの製造方法を説明する図である。 本発明の第２の実施形態である積層型インダクタを示す斜視図である。 本発明の第２の実施形態である積層型インダクタの断面構成を示す図である。 本発明の第２の実施形態である積層型インダクタの製造方法を説明する図である。 本発明の第２の実施形態である積層型インダクタの製造方法を説明する図である。 積層型インダクタの変形例についての断面構成を示す図である。 積層型インダクタの変形例についての断面構成を示す図である。

符号の説明

Ｌ１…積層型インダクタ、１…素子、３，５…端子電極、３ａ，５ａ…第１の電極部分、３ｂ，５ｂ…第２の電極部分、３ｃ，５ｃ…回り込み部分、２０…外装部、２０ａ，２０ｂ…第１の側面、２０ｃ，２０ｄ…第３の側面、２０ｅ…第２の側面、２０ｆ…第４の側面。

Claims (4)

1. インダクタンスを形成するインダクタンス導体と、前記インダクタンス導体の両端に位置する引き出し導体とを含むインダクタ部と、
   前記インダクタ部を覆うと共に電気絶縁性を有する外装部と、
   前記各引き出し導体と電気的にそれぞれ接続される複数の外部電極と、を備えており、
   前記外装部は、前記インダクタンス導体の軸心方向に沿い且つ互いに隣り合わない２つの第１の側面と、前記２つの第１の側面それぞれと隣り合う第２の側面と、前記インダクタンス導体の前記軸心方向に交差し且つ前記２つの第１の側面及び前記第２の側面それぞれと隣り合う第３の側面とを有し、
   前記各外部電極は、前記各第１の側面から前記第２の側面に渡って形成されている電極部分と、前記電極部分に繋がるように前記第３の側面に形成されている回り込み部分と、を有し、
   前記回り込み部分は、前記第２の側面と前記第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されている、インダクタ部品。
2. 前記外装部は、前記第２の側面に対向し且つ前記２つの第１の側面及び前記第３の側面それぞれと隣り合う第４の側面を有し、
   前記各外部電極は、前記各第１の側面から前記第４の側面に渡って形成されている電極部分と、前記電極部分に繋がるように前記第３の側面に形成されている回り込み部分と、を有し、
   前記回り込み部分は、前記第４の側面と前記第３の側面との境界から遠ざかるに従ってその幅が狭くなるように形成されている、請求項１に記載のインダクタ部品。
3. インダクタンスを形成するインダクタンス導体と、前記インダクタンス導体の両端に位置する引き出し導体とを含むインダクタ部と、
   前記インダクタ部を覆うと共に電気絶縁性を有する外装部と、
   前記各引き出し導体と電気的にそれぞれ接続される複数の外部電極と、を備えており、
   前記外装部は、前記インダクタンス導体の軸心方向に沿い且つ互いに隣り合わない２つの第１の側面と、前記インダクタンス導体の軸心方向に沿い且つ前記２つの第１の側面それぞれと隣り合う第２の側面と、前記インダクタンス導体の前記軸心方向に交差する第３の側面と、前記第２の側面に対向し且つ前記２つの第１の側面それぞれと隣り合う第４の側面と、を有し、
   前記各外部電極は、前記各第１の側面から前記第２の側面及び前記第４の側面に渡って形成されている電極部分と、前記電極部分に繋がるように前記第３の側面に形成されている回り込み部分と、を有し、
   前記回り込み部分は、前記第２の側面と前記第３の側面との境界及び前記第４の側面と前記第３の側面との境界それぞれから、他方の境界に近づくに従ってその幅が狭くなるように形成されている、インダクタ部品。
4. 接着層を主面に形成した第１の台板を準備する工程と、
   インダクタンスを形成するインダクタンス導体と、前記インダクタンス導体の両端に位置する引き出し導体とを含むインダクタ部、及び前記インダクタ部を覆うと共に電気絶縁性を有する外装部からなる素子を準備する工程と、
   前記素子を前記第１の台板の接着層に接着する工程と、
   弾力性を有する第２の台板に、前記素子の幅に応じた一対の溝を形成し、当該形成した溝に導電性材料を充填する工程と、
   当該導電性材料を充填した第２の台板を前記素子が整列接着された接着層に対向するように配置する工程と、
   前記第２の台板と前記第１の台板とを互いに接近させて、前記素子を前記第２の台板に押付け、前記導電性材料を前記素子の少なくとも角部を覆うように塗布し、前記引き出し導体に電気的に接続される外部電極を形成する工程と、
   を備えるインダクタ部品の製造方法。

Images