JP4921089B2 - 積層型電子部品 - Google Patents

Description

本発明は、積層型インダクタ等の積層型電子部品に関する。

従来の積層型電子部品としては、例えば特許文献１に記載されているような積層型インダクタが知られている。この文献に記載の積層型インダクタは、コイル形状の内部導体と、この内部導体の両端にそれぞれ接続された引き出し導体と、各引き出し導体にそれぞれ接続された外部電極とを備えている。また、積層型インダクタの外面には、各引き出し導体の位置を示すためのマークが形成されている。
特許第３３５９８０２号公報

積層型インダクタは、例えば被実装面に対する引き出し導体の位置によってインダクタンス特性が変化するといった方向性を持っている。そのため、このような積層型インダクタは、マークを基準にして実装面における方向を定めて実装装置により被実装面に載置して、リフローはんだなどにより被実装面に実装している。

ところで、近年、積層型インダクタは、搭載される電子機器の小型化に伴い、小型化が進んでいる。例えば長さ０．４ｍｍ×幅０．２ｍｍ×厚さ０．２ｍｍのサイズのものが存在する。本発明者らは、上記特許文献１記載の積層型インダクタについて基板実装に関する検討を行ったところ、小型化された積層型インダクタは、実装装置による基板実装時に位置がずれるなど原因で歩留まりが悪くなることがあることを見出した。

そこで、本発明は、基板等への実装時の歩留まりを向上させることができる積層型電子部品を提供することを目的とする。

絶縁体層と導体パターンとが積層され内部にコイルが形成された略直方体の積層体と、当該積層体のコイルの軸方向に交わる方向の両端面に形成された端部電極と、を備える積層型電子部品であって、軸方向に交わる積層体の一面に、端部電極の一方から他方に延びる方向に沿って設けられるマークを備え、マークは、軸方向から見たときに導体パターンが形成される領域における、導体パターンの積層方向に重なる層数の少ない部分を覆うように設けられることを特徴とする。

この積層型電子部品では、コイルの軸方向に交わる積層体の一面に設けられるマークが、端部電極の一方から他方に延びる方向に沿って形成されている。このため、端部電極の形成範囲のばらつきなどによって、マークの識別力に与える影響が少なくなり、小型化された積層型電子部品であっても確実に積層型電子部品の方向性を認識することができる。さらに、マークは、軸方向から見たときに導体パターンが形成される領域における、導体パターンの積層方向に重なる層数の少ない部分を覆うように形成されている。このため、マークの形成層が導体パターンの層数の少ない部分における層数を補うために、マークが導体パターンの層数の多い部分を覆うように設けられる場合に比べて、積層体の表面の凹凸が少なくなる。したがって、実装装置による部品の吸着不良などが無くなり、実装時の歩留まりが向上する。

また、本発明の積層型電子部品は、マークが、積層体の一面の端部電極の一方から他方に延びる方向に沿って半分に分割された一方の領域に設けられることが好ましい。この積層型電子部品では、マークが、積層体の一面の中心線から片寄った位置に形成されているので、より確実に方向性を認識することができる。

また、本発明の積層型電子部品は、マークが、積層体の一面に隣接する一方の側面に達するように設けられることが好ましい。この積層型電子部品では、マークの形成範囲が積層体の一面に隣接する一方の側面にまで達しているので、方向性の識別力を損なうことなくマークの面積を広くすることができ、より確実に方向性を識別することができる。

また、本発明の積層型電子部品は、マークが、一面及び当該一面に対向する他面に設けられることが好ましい。この積層型電子部品では、マークが対向する２面に設けられているので、多数の積層型電子部品を方向をそろえてキャリアテープに配置するテーピング工程において、方向をそろえるための効率が格段に向上する。

また、本発明の積層型電子部品は、マークが形成された積層体に、マークと積層体との段差を吸収するため段差吸収層が設けられことが好ましい。この積層型電子部品では、マークと積層体との段差を吸収する段差吸収層が設けられているので、マークと積層体との境界付近で生じる僅かな段差も吸収することができる。したがって、さらに積層体の表面に凹凸のない積層型電子部品を形成することができる。

本発明によれば、基板等への実装時の歩留まりを向上させることができる積層型電子部品を提供することができる。加えて、方向性を容易に識別することができる積層型電子部品を提供することができる。

以下、本発明に係る積層型電子部品の好適な実施形態として積層型インダクタについて、図面を参照して詳細に説明する。

（第１実施形態）
図１は、本発明に係る積層型電子部品として積層型インダクタの第１実施形態を示す外観斜視図である。図２は、図１に示す積層型インダクタの分解斜視図である。

積層型インダクタ１は、図１に示されるように、略直方体形状の積層体２と、積層体２の内部に形成されたコイル３と、コイル３の軸方向に交わる方向の積層体２の両端面、すなわち積層体２の長手方向の両端面にそれぞれ形成された一対の端部電極４，５と、積層体２の上面に長手方向に沿って形成されたマーク６とを備える。なお、積層体２の底面は、積層型インダクタ１が外部基板（図示せず）に実装されたときに、当該外部基板に対向する面である。

積層体２は、図２に示されるように、焼成後に絶縁体となる複数の絶縁体グリーンシート（絶縁体層）Ａ１〜Ａ１０と、絶縁体グリーンシートＡ３〜Ａ８上に形成された導体パターンＢ１〜Ｂ６と、導体パターンＢ１〜Ｂ６をそれぞれ電気的に接続するスルーホール電極Ｃ１〜Ｃ５とにより構成される。なお焼成された実際の積層型インダクタ１は、絶縁体グリーンシートＡ１〜Ａ８の境界が視認できない程度に一体化されている。また、絶縁体グリーンシートＡ１０上には、パターン６が形成されている。

絶縁体は、非磁性体または磁性体からなる。非磁性体には、例えば、ストロンチウム、カルシウム、アルミナ及び酸化珪素からなるガラスと、アルミナとからなるガラス系セラミックスを用いることができる。また、磁性体には、例えば、Ｎｉ−Ｃｕ−Ｚｎ系フェライト、Ｎｉ−Ｃｕ−Ｚｎ−Ｍｇ系フェライト、Ｃｕ−Ｚｎ系フェライト、又はＮｉ−Ｃｕ系フェライト等のフェライトを用いることができる。

コイル３は、積層体２の内部に形成され、導体パターンＢ１〜Ｂ６とスルーホール電極Ｃ１〜Ｃ５とで略３．５ターンに巻回されている。

具体的には、導体パターンＢ１は、コイル３の略５／８ターンに相当し、絶縁体グリーンシートＡ３上で略Ｃ字状に形成されている。導体パターンＢ１の一端には、導出部Ｂ１ａが一体的に形成されている。導体パターンＢ１の導出部Ｂ１ａは、絶縁体グリーンシートＡ３の縁に引き出され、その端部が絶縁体グリーンシートＡ３の端面に露出している。このため、導出部Ｂ１ａは、端部電極４に電気的に接続されることとなる。導体パターンＢ１の他端は、絶縁体グリーンシートＡ４を厚み方向に貫通して形成されたスルーホール電極Ｃ１と電気的に接続されている。このため、導体パターンＢ１は、積層された状態で、スルーホール電極Ｃ１を介して、対応する導体パターンＢ２の一端と電気的に接続される。

各導体パターンＢ２，Ｂ４は、それぞれコイル３の略１／２ターンに相当し、各絶縁体グリーンシートＡ４，Ａ６上で略Ｌ字状に形成されている。各導体パターンＢ２，Ｂ４の一端には、積層された状態で各スルーホール電極Ｃ１，Ｃ３と電気的に接続される領域がそれぞれ含まれている。各導体パターンＢ２，Ｂ４の他端は、各絶縁体グリーンシートＡ５，Ａ７を厚み方向に貫通して形成された各スルーホール電極Ｃ２，Ｃ４とそれぞれ電気的に接続されている。このため、各導体パターンＢ２，Ｂ４は、積層された状態で、各スルーホール電極Ｃ２，Ｃ４を介して、対応する各導体パターンＢ３，Ｂ５とそれぞれ電気的に接続される。

各導体パターンＢ３，Ｂ５は、それぞれコイル３の略１／２ターンに相当し、各絶縁体グリーンシートＡ５，Ａ７上で略Ｌ字状に形成されている。各導体パターンＢ３，Ｂ５の一端には、積層された状態で各スルーホール電極Ｃ２，Ｃ４と電気的に接続される領域がそれぞれ含まれている。各導体パターンＢ３，Ｂ５の他端は、各絶縁体グリーンシートＡ６，Ａ８を厚み方向に貫通して形成された各スルーホール電極Ｃ３，Ｃ５とそれぞれ電気的に接続されている。このため、各導体パターンＢ３，Ｂ５は、積層された状態で、各スルーホール電極Ｃ３，Ｃ５を介して、対応する各導体パターンＢ４，Ｂ６とそれぞれ電気的に接続される。

導体パターンＢ６は、絶縁体グリーンシートＡ８上でコイル３の略７／８ターンに相当し、絶縁体グリーンシートＡ８上でスパイラル状に形成されている。導体パターンＢ６の一端には、積層された状態で、スルーホール電極Ｃ５と電気的に接続される領域が含まれている。導体パターンＢ６の他端には、導出部Ｂ６ａが一体的に形成されている。導体パターンＢ６の導出部Ｂ６ａは、絶縁体グリーンシートＡ８の縁に引き出され、絶縁体グリーンシートＡ８の端面に露出している。このため、導出部Ｂ６ａは、端部電極５と電気的に接続されることとなる。

なお、コイル３を構成する材料は、銀、銅又はニッケル等の導電性の高い材料を用いることができる。

また、図１に示されるように、各端部電極４，５は、積層体２の端面２ａ，２ｂに対向するように形成されている。各端部電極４，５は、積層体２の端面２ａ，２ｂ全体を覆うように形成されていると共に、一部を積層体２の上面２ｃ、下面２ｄ及び各側面２ｅ，２ｆに回り込ませている。また、各端部電極４，５は、例えば銀、銅及びニッケルのいずれかを主成分とした導体ペーストをスクリーン印刷するか、あるいは印刷とディップ方式を用いて形成する。

続いて、図３及び図４を参照して、本発明に係る積層型積層部品の方向性を示すマークについて説明する。図３は、図１に示す積層型インダクタの正面図である。図４は、図１に示す積層型インダクタの断面図である。

図３及び図４に示されるように、コイル３は、略３．５ターンに巻回されている。そのため、積層型電子部品をコイル３の軸方向からみると、コイル３の形成領域は、各導体パターンＢ１，Ｂ３，Ｂ５，Ｂ６の４層が重なり合うように積層されたコイル形成部分３ａと、各導体パターンＢ２，Ｂ４，Ｂ６の３層が重なり合うように積層されたコイル形成部分３ｂとが存在する。そして、マーク６は、積層体２の上面２ｃに導体パターンの積層数の少ないコイル形成部分２ｂを覆うと共に、積層体２の側面２ｆ側に片寄って形成されている。

マーク６の厚みは、５μｍ〜８μｍ程度が好ましい。この厚みが薄すぎると、色が薄くなりマークとして識別し難くなる。一方でこの厚みが厚すぎると、積層体との段差が大きくなりやすい。

また、マーク６は、積層体２の上面２ｃの長手方向にわたって設けられている。すなわち、マーク６の長手方向の両端部は、端部電極４，５に覆われている。なお、マーク６は積層体２の上面２ｃの長手方向にわたって設けられる必要はなく、端部電極４，５の間の領域に設けられていてもよい。

また、マーク６は、積層体２の上面２ｃ上であって、長手方向の中心線Ｌ１に対して一方の側（側面２ｆ）に片寄るように形成されている。このように、本実施形態では、マーク６が、積層体２の上面の中心線Ｌ１から片寄った位置に形成されているので、より確実に方向性を認識することができる。また、導体パターンの積層数が多い領域を覆うように形成されることを確実に防止するので、さらに表面が凹凸になるのを防ぐことができる。

また、マーク６は、積層体３の上面２ｃ上であって、側面２ｆ側に達する範囲まで形成されている。すなわち、側面２ｆ側からみたとき、側面２ｆにマーク６の断面が露出することになる。このように、本実施形態では、マーク６の形成範囲が積層体２の上面２ｃに隣接する側面２ｆにまで達しているので、方向性の識別力を損なうことなくマークの面積を広くすることができ、より確実に方向性を識別することができる。

次に、図２を参照して、上述した構成の積層型電子部品の製造方法について説明する。

まず、ドクターブレード法などによりシート成型し、絶縁体グリーンシートＡ１〜Ａ１０を用意する。なお、絶縁体グリーンシートＡ１〜Ａ１０は、シート形成の際に酸性化合物等の添加又は脱イオン処理等により、密度が例えば２．６２ｇ／ｃｍ^３程度に調整される。

続いて、各絶縁体グリーンシートＡ４〜Ａ８の所定の位置、すなわちスルーホール電極Ｃ１〜Ｃ５が形成される予定の位置に、レーザー加工等によってスルーホールをそれぞれ形成する。次に、各絶縁体グリーンシートＡ３〜Ａ８の上に、各導体パターンＢ１〜Ｂ６をそれぞれ形成する。ここで、各導体パターンＢ１〜Ｂ６及び各スルーホール電極Ｃ１〜Ｃ５は、銀又はニッケルなどを含んだ導電性ペーストを用いてスクリーン印刷法により形成される。

また、最外層となる絶縁体グリーンシートＡ１０の上の所定の位置にマークパターン６ａを形成する。マークパターン６ａは、予めマークパターン６ａが形成されたフィルムを準備し、マークパターン６ａが形成された面を絶縁体グリーンシートＡ１０の上面に対向するように圧着し、フィルムを剥がすことにより、マークパターン６ａのみが絶縁体グリーンシートＡ１０上に転写されて得られるものである。マークパターン６ａを構成する材料としては、例えば絶縁体が非磁性体の場合は、同じ組成の非磁性体に、微量のクロムとコバルトとを混合したものが用いられる。また、絶縁体が磁性体の場合は、チタンとガラスとの混合物が用いられる。

なお、絶縁体グリーンシートＡ１０上に転写されたときのマークパターン６ａの厚みは、１０μｍ〜１５μｍ程度が好ましい。この厚みが薄すぎると、焼成前のグリーン状態の積層体をバレル研磨する生バレル工程において、マーク６ａが必要以上に研磨されてマークとしての機能を発揮することできない。一方で、この厚みが厚すぎると、焼成後に表面の凹凸が大きくなる。

また、絶縁体グリーンシートＡ１０の上に形成されるマークパターン６ａとしては、上述のような転写工法の他に、スクリーン印刷法により直接グリーンシートに形成しても良い。

続いて、各絶縁体グリーンシートＡ１〜Ａ１０を図２に示される順序にて積層し、積層方向に圧力を加えて各絶縁体グリーンシートＡ１〜Ａ１０を圧着する。この際、絶縁体グリーンシートＡ１〜Ａ１０の密度（２．６２ｇ／ｃｍ^３程度）は、従来のグリーンシートの密度（３．０ｇ／ｃｍ^３程度）と比較して低密度であるため、導体パターンＢ１〜Ｂ６を挟む位置にある各グリーンシートＡ１〜Ａ１０が大きく凹んで変形し、導体パターンＢ１〜Ｂ６の厚みを吸収することができることとなる。

続いて、この積層された絶縁体グリーンシートＡ１〜Ａ１０を、所定温度（例えば、８４０〜９００℃程度）にて焼成を行い、積層体２を形成する。積層体２は、例えば、焼成後における長手方向の長さが０．４ｍｍ、幅が０．２ｍｍ、高さが０．２ｍｍとなるようにする。また、各導体パターンＢ１〜Ｂ６は、例えば、焼成後における幅が３０μｍ、厚みが５μｍとなるようにする。

続いて、この積層体２に端部電極４，５を形成する。これにより、積層型インダクタ１が形成されることとなる。端部電極４，５は、積層体２の長手方向の両端面にそれぞれ銀、ニッケル又は銅を主成分とする電極ペーストを塗布して、所定温度（例えば、６８０〜７４０℃程度）で焼付けを行い、さらに電気めっきを施すことにより形成される。この電気めっきとしては、Ｃｕ、Ｎｉ及びＳｎ等を用いることができる。

以上のように、この積層型インダクタ１では、コイル３の軸方向に交わる積層体２の一面に設けられるマーク６が、端部電極の一方から他方に延びる方向に沿って形成されている。このため、端部電極の形成範囲のばらつきなどによって、マーク６の識別力に与える影響が少なくなり、小型化された積層型インダクタ１であっても確実に積層型インダクタ１の方向性を認識することができる。さらに、マーク６は、軸方向から見たときに導体パターンが形成される領域における、導体パターンの積層方向に重なる層数の少ない部分３ｂを覆うように形成されている。このため、マーク６の形成層が導体パターンの層数の少ない部分３ｂにおける層数を補うために、マークが導体パターンの層数の多い部分３ａを覆うように設けられる場合に比べて、積層体２の表面２ｃの凹凸が少なくなる。したがって、実装装置による部品の吸着不良などが無くなり、実装時の歩留まりが向上する。

（第２実施形態）
図５は、本発明に係る積層型電子部品として積層型インダクタの第２実施形態を示す外観斜視図である。図６は、図５に示す積層型インダクタの分解斜視図である。図７は、図５に示す積層型インダクタの断面図である。本実施形態の積層型インダクタ１０は、積層体２の上面２ｃだけではなく下面２ｄにもマーク７が形成されている点で第１実施形態に係る積層型インダクタ１と異なる。

すなわち、図５〜図７に示されるように、本実施形態は、マーク６が、積層体２の上面に、軸方向から見たときに導体パターンＢ１〜Ｂ６が形成される領域における、重なり合う導体パターンの層数の少ない部分を覆うように形成されている。そして、積層体２の上面２ｃに対向する下面２ｄ（絶縁体グリーンシートＡ１の下面）であって、マーク６の形成位置に対向する位置にマーク７が形成されている。

以上のように、本実施形態の積層型インダクタ１０は、各マーク６，７が積層体２の対向する２面に設けられているので、多数の積層型インダクタを方向をそろえてキャリアテープに配置するテーピング工程において、方向をそろえるための効率が格段に向上する。

（第３実施形態）
図８は、本発明に係る積層型電子部品として積層型インダクタの第３実施形態を示す外観斜視図である。図９は、図８に示す積層型インダクタの分解斜視図である。図１０は、図８に示す積層型インダクタの断面図である。本実施形態に係る積層型インダクタ２０は、積層体２に設けられたマーク６と、マーク６が形成されていない積層体２の上面２ｃと、を覆うように段差吸収層８が形成されている点で第１実施形態に係る積層型インダクタ１と異なる。

段差吸収層８は、その下層に設けられたマーク６を目視やカメラなどで識別できる程度に光透過性を有している。段差吸収層８は、ストロンチウム、カルシウム、アルミナ及び酸化珪素からなるガラスと、アルミナとからなるガラス系セラミックスなどを用いることができる。特に、絶縁体として非磁性体を用いる場合、段差吸収層８は製造上の観点から絶縁体と同じ材質を用いることが好ましい。また、段差吸収層８は、ドクターブレード工法、印刷工法、薄膜工法などにより形成される。この段差吸収層８の厚みは、１０μｍ〜４０μｍであることが好ましい。この厚みが薄すぎると、マーク６と積層体２の段差を吸収する機能が発揮できない。一方で、この厚みが厚すぎるとマークとしての認識が困難となる。

以上のように、本実施形態の積層型インダクタ３０では、マーク６と積層体２との段差を吸収する段差吸収層８が設けられているので、マーク６と積層体２との境界付近で生じる僅かな段差も吸収することができる。したがって、さらに積層体２の表面に凹凸のない積層型インダクタを形成することができる。

本発明に係る積層型電子部品において、基板への実装時の歩留まりが向上することを確認するために、実施例に係る積層型電子部品と比較例に係る積層型電子部品とで試験を行った。以下、実施例によって本発明を更に詳細に説明するが、本発明はこれらの実施例に限定されるものではない。

（実施例１）
積層型電子部品として図１〜図４に示されるような、略３．５ターンのコイル（導体パターンの積層数は、４層の部分と３層の部分が存在する）を内蔵し、積層体２の上面２ｃ上であって、積層体２の側面２ｆ側に片寄ってマークを形成した構造の積層型インダクタを作製した。したがって、マーク直下の導体パターンの積層数は３層である。ここで、積層型インダクタの形状は、０６０３形状（長さ０．６ｍｍ×幅０．３ｍｍ×厚さ０．３ｍｍ）である。

（実施例２）
積層型インダクタの形状を０４０２（長さ０．４ｍｍ×幅０．２ｍｍ×厚さ０．２ｍｍ）とした以外は、実施例１と同様とした。

（比較例１）
マークの形成位置を、図１で示されるところの積層体２の上面２ｃ上であって、積層体２の側面２ｅ側に片寄って形成した以外は実施例１と同様とした。したがって、マーク直下の導体パターンの積層数は４層である。

（比較例２）
積層型インダクタの形状を０４０２（長さ０．４ｍｍ×幅０．２ｍｍ×厚さ０．２ｍｍ）とした以外は、比較例２と同様とした。

（試験）
試験は、ピックアップ試験と、シフティング／チップ立ち試験とを行った。ピックアップ試験は、以下の手順で行った。まず、実施例１、実施例２、比較例１及び比較例２に係る積層型インダクタ（以下、各サンプルとする）をそれぞれ複数個ずつ準備した。各サンプル毎に用意したキャリアテープに、マークの向きを揃えて配置した。次に、実装装置を用いて、各キャリアテープから供給された各サンプルをはんだ電極パッド（はんだは、Ｓｎ−Ａｇ−Ｃｕ系のＰｂフリーはんだを使用）が印刷された基板に連続的にマウントした。そして、実装装置の吸着ノズルが、各キャリアテープからピックアップできた各サンプル数をカウントしてピックアップ率を算出した。なお、基板は各サンプルにつき２０枚ずつ準備し、各サンプルは基板１枚に対して１２００個ずつマウントした。したがって、各サンプルは、それぞれについて合計２４０００個のサンプルをマウントしたことになる。

シフティング／チップ立ち試験は、以下の手順で行った。まず、各サンプルをそれぞれ複数個ずつ準備した。各サンプル毎に用意したキャリアテープに、マークの向きを揃えてキャリアテープに配置した。次に、実装装置を用いて、各キャリアテープから供給された各サンプルをはんだ電極パッドが印刷された基板に連続的にマウントした。さらに、ピーク温度２５０℃、１０秒、Ｎ_２ガス雰囲気の条件でリフロー処理を施して各サンプルを基板に実装した。そして、外観検査によりシフティング、チップ立ちの有無をカウントした。なお、各サンプルは、実装不良が起こりやすいように、はんだ電極パッドの形成位置に対して意図的に若干ズラした位置にマウントしてリフロー処理を行い実装した。また、各サンプルの実装数は、ピックアップ試験と同様に、各サンプルにつき基板を２０枚ずつ準備し、基板１枚に対して１２００個ずつマウントした。したがって、各サンプルは、それぞれについて合計２４０００個のサンプルをマウントしたことになる。

ここで、図１１及び図１２を参照して、シフティング及びチップ立ちについて説明する。図１１は、シフティングを説明するための図である。図１２は、チップ立ちを説明するための図である。シフティングとは、図１１に示されるように、基板１１上のはんだ電極パッド１２に対して、積層型インダクタの各端部電極４，５がずれた位置に実装された状態を示す。シフティングには、図１１に示されるような一方の端部電極の位置がずれた状態に加えて、双方の端部電極の位置がずれた状態も含まれる。チップ立ちとは、図１２に示されるように、一方の端部電極５がはんだ電極パッド１２から完全に離れて、他方の端部電極４のみにより基板１１に固定されている状態を示す。

試験結果を図１３に示す。図１３に示されるように、各実施例１、２に係る積層型インダクタのピックアップ率は、それぞれ、製品生産上において問題の無いレベルとされる９９．９８％，９９．９５％であるのに対して、各比較例１，２に係る積層型インダクタのピックアップ率は、それぞれ９９．８２％，９９．７９％であった。また、各実施例１、２に係る積層型インダクタのシフティング及びチップ立ちは、各比較例１，２に係る積層型インダクタに比べて良好な結果となった。したがって、実施例に係る積層型インダクタは、比較例に係る積層型インダクタに比べて、基板実装時の歩留まりが高いことが確認された。

本発明に係る積層型電子部品として積層型インダクタの第１実施形態を示す外観斜視図である。 図１に示す積層型インダクタの分解斜視図である。 図１に示す積層型インダクタの正面図である。 図１に示す積層型インダクタの断面図である。 本発明に係る積層型電子部品として積層型インダクタの第２実施形態を示す外観斜視図である。 図５に示す積層型インダクタの分解斜視図である。 図５に示す積層型インダクタの断面図である。 本発明に係る積層型電子部品として積層型インダクタの第３実施形態を示す外観斜視図である。 図８に示す積層型インダクタの分解斜視図である。 図８に示す積層型インダクタの断面図である。 シフティングを説明するための図である。 チップ立ちを説明するための図である。 実施例及び比較例のピックアップ、シフティング及びチップ立ちに関する試験の評価結果を示す図である。

符号の説明

１，１０，２０…積層型インダクタ、２…積層体、３…コイル、４，５…端部電極、６，７…マーク、８…段差吸収層、Ａ１〜Ａ１０…絶縁体グリーンシート、Ｂ１〜Ｂ６…導体パターン、Ｃ１〜Ｃ５…スルーホール電極。

Claims (2)

1. 絶縁体層と導体パターンとが積層され内部にコイルが形成された略直方体の積層体と、
   当該積層体の前記コイルの軸方向に交わる方向の両端面に形成された端部電極と、を備える積層型電子部品であって、
   前記軸方向に交わる前記積層体の一面に、前記端部電極の一方から他方に延びる方向に沿って半分に分割された一方の領域に設けられると共に、厚みが５μｍ〜８μｍであり且つ表面が露出した一層のマークを備え、
   前記軸方向から見たときに前記導体パターンが形成される領域のうち前記マークが設けられた側の領域における、前記導体パターンの積層方向に重なる層数が、前記マークが設けられていない側の領域における、前記導体パターンの積層方向に重なる層数よりも一層少なく、前記導体パターンの厚みが５μｍであることを特徴とする積層型電子部品。
2. 前記マークは、前記一面に隣接する一方の側面に達するように設けられることを特徴とする請求項１に記載の積層型電子部品。

Images