JP2006108196A - 半導体装置の製造方法 - Google Patents

Abstract

【課題】 １回のパターン工程で、マスクアライメントに必要な段差を確保し、該段差が高温の熱拡散工程を経た後にもアライメントマークとして機能する半導体装置の製造方法を提供することにある。
【解決手段】 半導体ウェハ選択的に窒化膜９を形成した後、熱酸化により熱酸化膜１２を形成し、窒化膜９を除去する。その後、熱酸化膜１２をマスクとして半導体ウェハに不純物を導入し、拡散することにより拡散層１０を形成する。
【選択図】 図１

Description

この発明は、ホトマスクのアライメントマークを備えた半導体装置の製造方法に関し、エピタキシャル層に拡散層を形成する工程と、その後のホトマスクを用いる工程でのマスク合わせに使用するアライメントマークを形成する工程を、１回のパターニングで行う方法に関する。

半導体装置の製造方法においては、ホト工程、エッチング工程、拡散工程などを組み合わせて行う。このときの、ホト工程において、ホトマスクの位置合わせは、半導体基板上に形成されたアライメントマークにより行われている。
アライメントマークは以下のような方法により形成されていた。
まず、アライメントマークと拡散層とを別々のマスクで形成する方法について説明する。以下の説明はシリコン基板上にエピタキシャル層を形成した半導体ウェハを用い、アライメントマークとエピタキシャル層表面からシリコン基板に達する拡散層を形成する場合について図５〜図８を用いて説明する。
まず、図５に示すように、Ｐ型シリコン基板２２上にＮ型エピタキシャル層２３が堆積された半導体ウェハ２１において、水素と酸素の混合雰囲気中で８００℃程度の温度で半導体ウェハ２１を酸化してバッファ酸化膜２４を２０ｎｍ〜５０ｎｍ程度成長させる。次に、図６に示すように、バッファ酸化膜２４をレジスト２５によりパターニングし、エピタキシャル層２２を０．１μｍ〜０．２μｍ程度エッチングしてアライメントマーク２６を形成する。この後、図７に示すように、レジスト２７を形成後、アライメントマーク２６をマスクアライメントに使用し、レジスト２７をパターニングし、Ｐ型分離拡散層２９を形成するためのボロンイオン２８を５．０×１０¹⁵／ｃｍ²程度イオン注入する。次に、図８に示すように、レジスト２６を除去後窒素雰囲気で１１５０℃程度の温度での熱拡散によりＰ型分離拡散層２９を形成する。この時、アライメントマークは、熱処理後もマスクアライメントに充分使用できる段差を確保している。（例えば特許文献１参照）
この方法は、アライメントマーク２６とＰ型分離拡散層２９を別のパターニングにより形成されるため、製造条件の自由度が高いメリットがあるが、アライメントマーク２６専用のマスク（バッファ酸化膜２４）とパターニング工程を必要とするため、コストが高くなってしまう。

次に、増速酸化法を利用する製造方法について図９〜図１１を用いて説明する。
図９に示すように、Ｎ型シリコン基板３２上にＰ型エピタキシャル層３３が堆積された半導体ウェハ３１において、半導体ウェハ３１全面を水素と酸素の混合雰囲気中で８００℃程度の温度で酸化してバッファ酸化膜３４を２０ｎｍ〜５０ｎｍ程度成長させ、半導体ウェハ３１全面にレジスト３５を形成しパターニングを行い、リンイオン３６を５．０×１０¹⁵／ｃｍ²程度イオン注入する。次に、図１０に示すように、レジスト３５を除去し、水素と酸素の混合雰囲気で９００℃の温度で酸化し０．１〜０．２μｍ程度の酸化膜を成長させる。この時、リンイオン３６をイオン注入した箇所は不純物濃度が高いため増速酸化を起こし０．２〜０．３μｍの増速酸化膜３７が形成される。このため、半導体ウェハ３１の表面に段差が形成され、これをアライメントマーク３８として利用することができる。次に、図１１に示すように、窒素雰囲気で１１５０℃程度の温度での熱拡散によりＮ型分離拡散層３９を形成し、バッファ酸化膜３４および増速酸化膜３７を除去するとアライメントマーク３８が形成される。この製造方法は、アライメントマーク３８専用のマスクを必要としないメリットがある。

しかし、高濃度にイオン注入した領域の酸化膜の成長が早くなる増速酸化を利用しているため、リンイオンのようにシリコンとシリコン酸化膜の偏析係数が大きいドーパントは、増速酸化膜を形成する際、増速酸化膜中よりもシリコン中に残るために、増速酸化膜下のリンイオン濃度の低下は少ないが、ボロンイオンの場合は前記の偏析係数が小さいため、ボロンイオンをイオン注入し増速酸化膜を形成する際、増速酸化膜下のボロンイオン濃度の低下が著しいため、基板まで到達する高濃度の拡散層を形成することが困難である。よって、Ｐ型基板上にＮ型エピタキシャル層が形成された半導体ウェハには、適用できない。
アライメントマーク専用のマスクを必要とせず、Ｐ型基板上にＮ型エピタキシャル層が形成された半導体ウェハに適用できる方法として、窒化膜酸化法がある。

以下、窒化膜酸化法を利用する製造方法について図１２から図１４を用いて説明する。
図１２に示すように、Ｐ型シリコン基板４２上にＮ型エピタキシャル層４３が堆積された半導体ウェハ４１において、半導体ウェハ４１全面を水素と酸素の混合雰囲気中で８００℃程度の温度で酸化してバッファ酸化膜４４を２０ｎｍ〜５０ｎｍ程度成長させ、半導体ウェハ４１全面に窒化膜４５を１００ｎｍ〜２００ｎｍ程度形成する。その後、レジスト４６を形成しパターニングを行い、Ｐ型分離拡散層４７を形成する箇所の窒化膜４５をエッチングし、ボロンイオン４８を５．０×１０¹⁵／ｃｍ²程度イオン注入する。次に、図１３に示すように、レジスト４６を除去し、窒素雰囲気で１１５０℃程度の温度での熱拡散によりＰ型分離拡散層４７を形成し、窒化膜４５が堆積された状態で、半導体ウェハ４１を水素と酸素の混合雰囲気で９００℃の温度で酸化すると、窒化膜４５が開口されている部分のみ酸化膜４９が成長する。この時形成される半導体ウェハ４１の表面の段差をアライメントマーク５０として利用できる。次に、図１４に示すように、バッファ酸化膜４４、窒化膜４５および酸化膜４９を除去するとアライメントマーク５０が形成される。この製造方法は、アライメントマーク５０専用のマスクを必要としないメリットがある。しかし、この製造方法は、窒化膜４５を堆積したまま高温の熱拡散を図１５に記載のような装置で行う。

図１５は、熱処理装置の要部構成図で、同図（ａ）は全体図、同図（ｂ）は半導体ウェハをセットした支持治具（ボート）の斜視図である。一端（上部）が閉じている外部容器管５１と、この外部容器管５１内に設置される、内部容器管５２と、この内部容器管５２に収納されるボートと称せられる支持治具５３と、外部容器管５１を収納し、支持治具５３にセットされた半導体ウェハ１を加熱するヒータ５４を有する電気炉５５などから構成されている。また、支持治具５３は、支持台６１と、この支持台６１に半導体ウェハ１をセットできるように配置された複数本の支柱６２とこれらの支柱６２を途中で支える支え板６３で構成される。
支持治具５３に半導体ウェハ１多数枚を列状に配置し、この支持治具５３を内部容器管５２内に挿入し、外部容器管５１の開口部（下部）に蓋５６をして、密封し、下部に設置されているガス流入口５７から内部容器管５２に雰囲気ガスを導入する。８インチ以上の大口径半導体ウェハでさらに半導体基板４２上にエピタキシャル層４３を形成した半導体ウェハ４１の場合には、窒化膜４５と半導体ウェハ４１との熱膨張係数の差から、熱拡散時に半導体ウェハ４１表面から凹方向に反りが生じ、この反りが大きいため、半導体ウェハ４１を支持している支持治具５３の支柱６２の個所で半導体ウェハ４１に応力が発生し、反り以外の変形が生じてしまう。反り以外の変形が生じるとアライメントマークが機能しないという問題がある。
特開平８−１０７０６４号公報

従来の製造方法では、Ｎ型エピタキシャル層からＰ基板に電気的に接続されるＰ型拡散層とアライメントマークを１回のパターニング工程で形成することができず、製造プロセスのコスト増や、アライメントマーク専用のマスク増などで、コスト増を招いていた。
本発明は、上記問題点に鑑みてなされたものであって、１回のパターン工程で、マスクアライメントに必要な段差を確保し、該段差が高温の熱拡散工程を経た後にもアライメントマークとして機能する半導体装置の製造方法を提供することにある。

上記目的を達成するため、本発明にかかる半導体装置の製造方法は、半導体ウェハ上に半導体素子を形成する半導体装置の製造方法において、
前記半導体ウェハ全面に窒化膜を形成する工程と、
前記窒化膜を選択的に除去し開口部を形成する工程と、
熱酸化により前記開口部に熱酸化膜を形成する工程と、
前記窒化膜を除去する工程と、
前記熱酸化膜をマスクとして前記半導体ウェハに不純物を導入し、拡散することにより拡散層を形成する工程と、
を備えたものとする。
さらに、上記の前記拡散層を形成する工程の後に、前記熱酸化膜を除去することにより前記エピタキシャル層表面にアライメントマークとなる段差を形成する工程とを備えたものとする。

また、本発明にかかる半導体装置の製造方法は、半導体ウェハ上に半導体素子を形成する半導体装置の製造方法において、
前記半導体ウェハの全面に窒化膜を形成する工程と、
前記窒化膜を選択的に除去して前記半導体素子を形成する領域の一部およびアライメントマーク形成領域の一部に残す工程と、
前記半導体ウェハを熱酸化して前記窒化膜が形成されていない領域に熱酸化膜を形成する工程と、
前記半導体素子を形成する領域の一部およびアライメントマーク形成領域の一部に残された前記窒化膜を除去する工程と
前記熱酸化膜をマスクとして前記半導体ウェハに不純物を導入し、前記不純物を熱拡散して拡散層を形成する工程と、
前記熱酸化膜を除去して前記半導体ウェハ表面に段差を形成することにより前記アライメントマーク形成領域において前記段差をアライメントマークとする工程と、
を備えたものとする。

さらに、前記半導体ウェハは、半導体基板上にエピタキシャル層が形成されたものからなることとする。
さらに、前記拡散層は、前記エピタキシャル層表面から拡散され前記半導体基板に達することとする。
さらに、前記半導体ウェハの直径が８インチ以上であることとする。

本発明によれば、アライメントマークが、高温の熱拡散工程を経た後にもアライメントマークとして機能する半導体製造方法を提供でき、製造プロセスを削減でき、安定した製造が可能となる。

以下に、本発明の実施の形態にかかる半導体装置の製造方法について図面を参照しつつ詳細に説明する。
実施の形態１
図１は、本発明にかかる半導体装置の製造方法の一例を示す図で、Ｐ型半導体基板２上にＮ型エピタキシャル層３が堆積された半導体ウェハ１において、エピタキシャル層３の表面からＰ型シリコン基板２に達するＰ型分離拡散層４により囲まれた分離領域５を形成する際に同時にアライメントマーク６をスクライブライン７に形成する場合について示すものであり、（ａ）は、平面図であり、（ｂ）は、同図（ａ）におけるＡ−Ａ線およびＢ−Ｂ線に共通の断面図である。
アライメントマーク６は、１つの半導体ウェハ内に複数個形成され、１回のマスク合わせの際に１つ以上のアライメントマーク６を使用し、マスク合わせを行う。また、Ｐ型拡散分離層４が形成される箇所においてもアライメントマーク６と同様の段差が形成されるため、この段差をアライメントマークとして利用することも可能である。

図２〜図４は、図１に示した分離領域５とアライメントマーク６とを同時に形成する各工程の断面図を示し、図１（ａ）のＡ−Ａ線およびＢ−Ｂ線に対応する箇所の断面図である。
図２に示すように、半導体ウェハ１全面を水素と酸素の混合雰囲気中などの酸化性雰囲気で８００℃程度の温度で酸化してバッファ酸化膜８を２０ｎｍ〜５０ｎｍ程度成長させ、半導体ウェハ１全面に窒化膜９を１００ｎｍ〜２００ｎｍ程度形成する。その後、レジスト１０を形成しパターニングを行い、Ｐ型分離拡散層４およびＰ型拡散層１１形成領域の窒化膜９を残してその他をエッチングする。次に、図３に示すように、レジスト１０を除去し、窒化膜９が堆積された状態で、半導体ウェハ１を水素と酸素の混合雰囲気中などの酸化性雰囲気で９００℃の温度で酸化し、窒化膜９が開口されている部分に０．２〜０．３μｍの酸化膜１２を成長させる。次に、窒化膜９を除去すると、Ｐ型分離拡散層４およびＰ型拡散層１１形成領域に薄いバッファ酸化膜８があり、それ以外に酸化膜１２がある。この状態で、加速エネルギーが５０〜８０ＫｅＶで、ボロンイオンなどのＰ型不純物をイオン注入する。酸化膜１２が形成されている直下のＮ型エピタキシャル層３には不純物はイオン注入されず、バッファ酸化膜８が形成されている直下のＮ型エピタキシャル層３にのみ不純物がイオン注入される。次に、窒素雰囲気などの非酸化性雰囲気で１１５０℃程度の温度で熱拡散を行いＰ型分離拡散層４およびＰ型拡散層１０を形成する。バッファ酸化膜７および酸化膜１１を除去すると、図１（ｂ）に示すように、Ｎ型エピタキシャル層３に段差が形成されるので、これをアライメントマーク６として利用できる。

［実施例１］
実施例として、厚さ７００μｍ、比抵抗１５Ω・ｃｍのシリコンからなるＰ型半導体基板２の上に厚さ１０μｍ、比抵抗１．０Ω・ｃｍのシリコンからなるＮ型エピタキシャル層３が形成された８インチ半導体ウェハ１を用い、水素と酸素の混合雰囲気中で８００℃の温度で６０分酸化しバッファ酸化膜８を形成し、その上に窒化膜９をジクロルシラン（SiH₂Cl₂）とアンモニア（NH₃）の混合ガスを用いて減圧ＣＶＤ法により１５０μｍ形成した。
次に、レジスト１０を形成後ホトリソグラフィーによりパターニングし、窒化膜９をドライエッチングによりエッチングし、レジスト１０を除去した。
次に、水素と酸素の混合雰囲気中で８００℃、３時間酸化し酸化膜１２を形成し、窒化膜９をドライエッチングにより除去した。

次に、加速エネルギーが８０ＫｅＶでボロンイオンを５．０×１０¹⁵／ｃｍ²程度バッファ酸化膜８が形成されている直下のＮ型エピタキシャル層３にイオン注入した。
次に、図１５に記載の熱処理装置を用いて窒素雰囲気中で１１５０℃、９時間熱拡散し、Ｐ型分離拡散層４および拡散層１１を形成した。
バッファ酸化膜８および酸化膜１２をＨＦを用いてウェットエッチングにより除去することにより、アライメントマーク６が形成された。
比較例として、本実施例と同様の半導体ウェハを用いて図１２〜図１４に示した方法で形成した。
比較例のウェハでは、エピタキシャル層３の表面に凹方向の反りが発生し、さらに、反り以外の変形が生じ、アライメントマークが機能しなかった。しかしながら、本実施例においては、酸化膜１１が形成された半導体ウェハ表面に凸方向に反りが発生したが、その反りは比較例に比べて小さく、また、反り以外の変形が抑制され、アライメントマーク６をアライメントマークとして利用することができた。

以上のように、埋め込み拡散層がなくＰ型基板にＮ型エピタキシャル層が堆積された８インチ以上の大口径半導体ウェハ上に、Ｐ型基板と電気的に接続するためのＰ型分離拡散層の形成工程とアライメントマークの形成工程とを１回のパターニング工程で行うことができる。
以上の説明では、半導体基板上にエピタキシャル層を形成した半導体ウェハについて示したが、それ以外の構成の半導体ウェハにおいても適用することができることは明らかである。
また、半導体基板に達する分離拡散層とアライメントマークを同時に形成する工程について示したが、半導体ウェハにパターニングされ形成される拡散層とアライメントマークを同時に形成する場合であれば、本発明を適用することができる。

さらに、アライメントマークをスクライブラインに形成する場合についてしましたがこれに限定されるものではない。
さらに、アライメントマーク形成時以外に窒化膜をマスクとして拡散層を形成する際に、反りの少ない製造方法として適用できる。

本発明の実施の形態１により半導体装置の製造方法の一例を示す図で、（ａ）は、平面図、（ｂ）は、同図（ａ）におけるＡ−Ａ線およびＢ−Ｂ線に共通の断面図 本発明の実施の形態１により図１の製造途中の段階における断面図で、図１（ａ）におけるＡ−Ａ線およびＢ−Ｂ線に対応する個所の断面図 本発明の実施の形態１により図１の製造途中の段階における断面図で、図１（ａ）におけるＡ−Ａ線およびＢ−Ｂ線に対応する個所の断面図 本発明の実施の形態１により図１の製造途中の段階における断面図で、図１（ａ）におけるＡ−Ａ線およびＢ−Ｂ線に対応する個所の断面図 従来のアライメントマークの形成方法の一例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法の一例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法の一例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法の一例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法の他の例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法の他の例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法の他の例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法のさらに他の例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法のさらに他の例を示す製造途中の段階における断面図 従来のアライメントマークの形成方法のさらに他の例を示す製造途中の段階における断面図 熱処理装置の要部構成図で、同図（ａ）は全体図、同図（ｂ）は半導体ウェハをウェットした支持治具の斜視図

符号の説明

１ 半導体ウェハ
２ 半導体基板
３ Ｎエピタキシャル層
４ Ｐ型分離拡散層
５ 分離領域
６ アライメントマーク

Claims (6)

1. 半導体ウェハ上に半導体素子を形成する半導体装置の製造方法において、
   前記半導体ウェハ全面に窒化膜を形成する工程と、
   前記窒化膜を選択的に除去し開口部を形成する工程と、
   熱酸化により前記開口部に熱酸化膜を形成する工程と、
   前記窒化膜を除去する工程と、
   前記熱酸化膜をマスクとして前記半導体ウェハに不純物を導入し、拡散することにより拡散層を形成する工程と、
   を備えたことを特徴とする半導体装置の製造方法。
2. 前記拡散層を形成する工程の後に、前記熱酸化膜を除去することにより前記エピタキシャル層表面にアライメントマークとなる段差を形成する工程と、
   を備えたことを特徴とする請求項１に記載の半導体装置の製造方法
3. 半導体ウェハ上に半導体素子を形成する半導体装置の製造方法において、
   前記半導体ウェハの全面に窒化膜を形成する工程と、
   前記窒化膜を選択的に除去して前記半導体素子を形成する領域の一部およびアライメントマーク形成領域の一部に残す工程と、
   前記半導体ウェハを熱酸化して前記窒化膜が形成されていない領域に熱酸化膜を形成する工程と、
   前記半導体素子を形成する領域の一部およびアライメントマーク形成領域の一部に残された前記窒化膜を除去する工程と
   前記熱酸化膜をマスクとして前記半導体ウェハに不純物を導入し、前記不純物を熱拡散して拡散層を形成する工程と、
   前記熱酸化膜を除去して前記半導体ウェハ表面に段差を形成することにより前記アライメントマーク形成領域において前記段差をアライメントマークとする工程と、
   を備えたことを特徴とする半導体装置の製造方法。
4. 前記半導体ウェハは、半導体基板上にエピタキシャル層が形成されたものからなることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置の製造方法。
5. 前記拡散層は、前記エピタキシャル層表面から拡散され前記半導体基板に達することを特徴とする請求項４に記載の半導体装置の製造方法。
6. 前記半導体ウェハの直径が８インチ以上であることを特徴とする請求項５に記載の半導体装置の製造方法。

Images