JP2006106660A - 薄膜トランジスタ表示板及びこれを含む液晶表示装置 - Google Patents

薄膜トランジスタ表示板及びこれを含む液晶表示装置 Download PDF

Info

Publication number
JP2006106660A
JP2006106660A JP2005027273A JP2005027273A JP2006106660A JP 2006106660 A JP2006106660 A JP 2006106660A JP 2005027273 A JP2005027273 A JP 2005027273A JP 2005027273 A JP2005027273 A JP 2005027273A JP 2006106660 A JP2006106660 A JP 2006106660A
Authority
JP
Japan
Prior art keywords
line
storage electrode
liquid crystal
data
crystal display
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005027273A
Other languages
English (en)
Other versions
JP4868744B2 (ja
Inventor
Konkei So
宋 根 圭
Young-Chol Yang
梁 英 ▲チョル▼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of JP2006106660A publication Critical patent/JP2006106660A/ja
Application granted granted Critical
Publication of JP4868744B2 publication Critical patent/JP4868744B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1255Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs integrated with passive devices, e.g. auxiliary capacitors
    • GPHYSICS
    • G02OPTICS
    • G02FOPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G02F1/136Liquid crystal cells structurally associated with a semi-conducting layer or substrate, e.g. cells forming part of an integrated circuit
    • G02F1/1362Active matrix addressed cells
    • G02F1/136259Repairing; Defects
    • G02F1/136263Line defects
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Abstract

【課題】大型の液晶表示装置における修理構造の経路を短縮し、信号遅延なく断線したデータ線を修理する。
【解決手段】本発明は、薄膜トランジスタ表示板及びこれを含む液晶表示装置に関する。スイッチング素子を各々含む複数の画素、横方向に延在してゲート信号を伝達するゲート線、縦方向に延在してデータ信号を伝達するデータ線、前記ゲート線と平行にのびる第1維持電極線、前記データ線と平行にのびる第2維持電極線、そして、前記第2維持電極線の間に連結されている第3維持電極線を含み、前記データ線は、前記第2維持電極線の間に位置し、前記第3維持電極線と前記データ線が交差する部分に形成されている修理部材を含む。このような方法で、特に大型の液晶表示装置における修理構造の経路を短縮し、信号遅延なく断線したデータ線を修理することができる。
【選択図】 図7

Description

本発明は、薄膜トランジスタ表示板及びこれを含む液晶表示装置に関する。
一般的な液晶表示装置(LCD)は、画素電極及び共通電極が具備された二つの表示板と、その間に入っている誘電率異方性を有する液晶層を含む。画素電極は、行列状に配列され、薄膜トランジスタ(TFT)などのスイッチング素子に連結されて一行ずつ順次にデータ電圧の印加を受ける。共通電極は、表示板の全面にわたって形成され共通電圧の印加を受ける。画素電極と共通電極及びその間の液晶層は、回路的には液晶蓄電器を構成し、液晶蓄電器は、これに連結されたスイッチング素子と共に画素をなす基本単位となる。
このような液晶表示装置では、二つの電極に電圧を印加して液晶層に電界を生成し、この電界の強度を調節して、液晶層を通過する光の透過率を調節することによって所望の画像を得る。
また、液晶表示装置は、スイッチング素子を含む画素及び表示信号線が具備された液晶表示板組立体、そして、表示信号線のうちのデータ線にデータ電圧を印加するデータ駆動部を含む。
この時、信号線は、表示装置を製造する過程で断線が生ずる場合がある。特に、データ線が断線すれば、画素にデータ電圧が印加できず、表示不良が生ずる問題がある。
このようなデータ線の断線に対する修理構造として、データ線を表示板組立体の周縁に沿ってリング状に形成するリング構造が考えられる。
しかしながら、この場合、修理線の経路が長くなり、配線自体の抵抗と複数の結合容量による信号遅延が発生するので、大型表示装置への適用には限界がある。したがって、本発明が目的とする技術的課題は、従来技術の問題点を解決することができる液晶表示装置を提供することにある。
このような技術的課題を構成するための本願第1発明の一実施例による薄膜トランジスタ表示板は、スイッチング素子を各々含む複数の画素、第1方向に延在してゲート信号を伝達するゲート線、第2方向に延在してデータ信号を伝達するデータ線、前記ゲート線と平行にのびる第1維持電極線、前記データ線と平行にのびる第2維持電極線、そして、前記第2維持電極線の間に連結されている第3維持電極線を含み、前記データ線は、前記第2維持電極線の間に位置し、前記第3維持電極線と前記データ線が交差する部分に形成されている修理部材を含む。
これにより、データ線が断線した場合であっても、修理部材及び第1乃至第3維持電極線を用いてデータ線の断線を防止することができる。このとき、第1乃至第3維持電極線を適切に切断することで、データ電圧の分散を防止することができる。
本願第2発明は、第1発明において、前記修理部材は、接触孔を通じて前記データ線に連結されているのが好ましい。
本願第3発明は、第2発明において、前記第2維持電極線は、前記第1維持電極線と維持電極線連結橋を通じて連結できる。
本願第4発明は、第3発明において、前記第3維持電極線が前記データ線と連結される際に、前記第1及び第2維持電極線の少なくとも一部が開放されることが好ましい。
本願第5発明は、本発明の一実施例による液晶表示装置は、複数の画素、ゲート線及びデータ線が形成されている表示領域を有する薄膜トランジスタ表示板を含み、前記薄膜トランジスタ表示板は、前記ゲート線と平行にのびる第1維持電極線、前記データ線と平行にのびる第2維持電極線、前記第2維持電極線の間に連結されている第3維持電極線、前記第3維持電極線と前記データ線が交差する部分に形成されている修理部材、そして、前記ゲート線と平行に延在して前記データ線と交差する複数の修理線を含む。
本願第6発明は、第5発明において、前記液晶表示装置は、前記データ線にデータ信号を印加する複数のデータ駆動集積回路をさらに含むことができる。
本願第7発明は、第6発明において、前記各データ駆動集積回路は、第1増幅器及び第2増幅器を含むのが好ましい。
本願第8発明は、第7発明において、前記薄膜トランジスタ表示板は、前記第1及び第2演算増幅器の入力段と出力段に各々連結され、前記修理線と交差して形成されている端子線をさらに含むのが好ましい。
本願第9発明は、第8発明において、前記端子線は、前記データ線と同じ層で形成されることができる。
本願第10発明は、第9発明において、前記修理線は、前記ゲート線と同じ層で形成できる。
本願第11発明は、第10発明において、前記修理部材は、接触孔を通じて前記データ線に連結されるのが好ましい。
本願第12発明は、第11発明において、前記第2維持電極線は、前記第1維持電極線と維持電極線連結橋を通じて連結できる。
本願第13発明は、第12発明において、前記第3維持電極線が前記データ線と連結される場合、前記第1及び第2維持電極線の少なくとも一部が開放されることが好ましい。
本願第14発明は、第12発明において、前記第3維持電極線が前記データ線と連結される場合、前記第1及び第2維持電極線の少なくとも一部が開放され、前記端子線と前記修理線のうちの少なくとも二つは短絡し、前記データ線と前記連結された修理線が短絡することが好ましい。
本願第15発明は、第4発明において、前記修理線及び前記データ線は、前記短絡点の付近で開放されることが好ましい。
本願第16発明の一実施例による液晶表示装置の修理方法は、第1基板上に第1配線及び第2配線を順次に形成する段階、前記第1配線と前記第2配線が交差する地点に修理部材を形成する段階、前記第2配線が断線したときに前記交差地点を短絡する段階、そして、前記第1配線の一部を開放する段階を含む。
本願第17発明の他の実施例による液晶表示装置の修理方法は、第1基板上に第1配線と修理線を形成する段階、前記第1配線と修理線上に第2配線と端子線を形成する段階、前記第1配線と前記第2配線が交差する地点に修理部材を形成する段階、前記第2配線にデータ信号を印加するデータ駆動回路を形成する段階、前記第2配線が断線したときに前記交差地点を短絡する段階、前記第1配線の一部を開放する段階、前記端子線と前記修理線の一部を短絡する段階、前記短絡点付近の前記修理線の一部を開放する段階を含む。
本発明の一実施例による修理構造によれば、大型の液晶表示装置においても効率的に断線したデータ線を修理できると共に、データ信号の遅延なく修理が可能である。
以下、添付した図面を参照して、本発明の実施例に対して、本発明が属する技術分野における通常の知識を有する者が容易に実施することができるように詳細に説明する。しかし、本発明は、多様な形態で実現することができ、ここで説明する実施例に限定されない。
図面は、各種層及び領域を明確に表現するために、厚さを拡大して示している。明細書全体を通じて類似した部分については同一な図面符号を付けている。層、膜、領域、板などの部分が、他の部分の“上に”あるとする時、これは他の部分の“すぐ上に”ある場合に限らず、その中間に更に他の部分がある場合も含む。逆に、ある部分が他の部分の“すぐ上に”あるとする時、これは中間に他の部分がない場合を意味する。
本発明の実施例による液晶表示装置に対して図面を参考にして詳細に説明する。
図1は本発明の一実施例による液晶表示装置のブロック図であり、図2は本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。
図1に示すように、本発明の一実施例による液晶表示装置は、液晶表示板組立体300と、これに連結されたゲート駆動部400及びデータ駆動部500、データ駆動部500に連結された階調電圧生成部800、そして、これらを制御する信号制御部600を含む。
液晶表示板組立体300は、等価回路的には、複数の表示信号線(G1-Gn、D1-Dm)と、これに連結され大略行列状に配列された複数の画素を含む。
表示信号線(G1-Gn、D1-Dm)は、ゲート信号(走査信号とも言う)を伝達する複数のゲート線(G1-Gn)と、データ信号を伝達するデータ線(D1-Dm)を含む。ゲート線(G1-Gn)は、大略行方向に延在して互いにほぼ平行であり、データ線(D1-Dm)は大略列方向に延在して互いにほぼ平行である。
各画素は、表示信号線(G1-Gn、D1-Dm)に連結されたスイッチング素子(Q)と、これに連結された液晶蓄電器(CLC)及び維持蓄電器(CST)を含む。維持蓄電器(CST)は必要に応じて省略することができる。
薄膜トランジスタなどスイッチング素子(Q)は、下部表示板100に具備され、三端子素子としてその制御端子及び入力端子は、各々ゲート線(G1-Gn)及びデータ線(D1-Dm)に連結され、出力端子は、液晶蓄電器(CLC)及び維持蓄電器(CST)に連結されている。
液晶蓄電器(CLC)は、下部表示板100の画素電極190と上部表示板200の共通電極270を二つの端子とし、二つの電極190、270間の液晶層3は誘電体として働く。画素電極190は、スイッチング素子(Q)に連結され、共通電極270は上部表示板200の全面に形成されて、共通電圧(Vcom)の印加を受ける。図2とは異なって、共通電極270が下部表示板100に具備される場合もあり、そのときは、二つの電極190、270のうちの少なくとも一つを線形または棒形で形成できる。
液晶蓄電器(CLC)の補助的な役割をする維持蓄電器(CST)は、下部表示板100に具備された別個の信号線(図示せず)と画素電極190が絶縁体を介在して重なって形成され、この別個の信号線には、共通電圧(Vcom)などの定められた電圧が印加される。しかし、維持蓄電器(CST)は、画素電極190が絶縁体を媒介としてすぐ上の前段ゲート線と重なって形成されることもできる。
一方、色表示を実現するためには、各画素が三原色のうちの一つを固有に表示したり(空間分割)、各画素が時間によって交互に三原色を表示(時間分割)して、これらの三原色の空間的、時間的な和で所望の色相が認識されるようにする。図2は空間分割の一例であって、各画素が画素電極190に対応する領域に赤色、緑色、または青色のカラーフィルタ230を具備している様子を示している。図2とは異なって、カラーフィルタ230は、下部表示板100の画素電極190の上または下にも形成できる。
液晶表示板組立体300の二つの表示板100、200のうちの少なくとも一つの外側面には、光を偏光する偏光子(図示せず)が付着されている。
階調電圧生成部800は、画素の透過率に関わる二組の複数階調電圧を生成する。二組のうちの一組は、共通電圧(Vcom)に対してプラスの値を有し、もう一組はマイナスの値を有する。
ゲート駆動部400は、液晶表示板組立体300のゲート線(G1-Gn)に連結され、外部からのゲートオン電圧(Von)とゲートオフ電圧(Voff)の組み合わせからなるゲート信号をゲート線(G1-Gn)に印加し、通常、複数の集積回路で構成される。
データ駆動部500は、液晶表示板組立体300のデータ線(D1-Dm)に連結され、階調電圧生成部800からの階調電圧を選択してデータ信号として画素に印加し、通常、複数の集積回路で構成される。
複数のゲート駆動集積回路またはデータ駆動集積回路は、チップ状にTCP(tape carrier package)(図示せず)に実装して、TCPを液晶表示板組立体300に取り付けることもでき、TCPを使用せずにガラス基板上に前記集積回路チップを直接取り付けることができる(chip on glass;COG実装方式)。更に、前記集積回路チップと同一機能をする回路を液晶表示板組立体300に直接形成することもできる。
信号制御部600は、ゲート駆動部400及びデータ駆動部500などの動作を制御する。
以下、このような液晶表示装置の表示動作について詳細に説明する。
信号制御部600は、外部のグラフィック制御機(図示せず)から入力映像信号(R、G、B)及びその表示を制御する入力制御信号、例えば垂直同期信号(Vsync)と水平同期信号(Hsync)、メーンクロック(MCLK)、データイネーブル信号(DE)などの提供を受ける。信号制御部600は、入力映像信号(R、G、B)及び入力制御信号に基づいて映像信号(R、G、B)を液晶表示板組立体300の動作条件に合わせて適切に処理し、ゲート制御信号(CONT1)及びデータ制御信号(CONT2)などを生成した後、ゲート制御信号(CONT1)をゲート駆動部400に送り、データ制御信号(CONT2)及び処理した映像信号(DAT)はデータ駆動部500に送る。
ゲート制御信号(CONT1)は、ゲートオン電圧(Von)の出力開始を指示する垂直同期開始信号(STV)、ゲートオン電圧(Von)の出力時期を制御するゲートクロック信号(CPV)及びゲートオン電圧(Von)の持続時間を限定する出力イネーブル信号(OE)などを含む。
データ制御信号(CONT2)は、映像データ(DAT)の入力開始を知らせる水平同期開始信号(STH)と、データ線(D1-Dm)に当該データ電圧の印加を指示するロード信号(LOAD)、共通電圧(Vcom)に対するデータ電圧の極性(以下、共通電圧に対するデータ電圧の極性を略してデータ電圧の極性と言う)を反転する反転信号(RVS)及びデータクロック信号(HCLK)などを含む。
データ駆動部500は、信号制御部600からのデータ制御信号(CONT2)に従って一つの行の画素に対する映像データ(DAT)を順次に受信してシフトさせ、階調電圧生成部800からの階調電圧のうちの各映像データ(DAT)に対応する階調電圧を選択することによって、映像データ(DAT)を当該データ電圧に変換した後、これを当該データ線(D1-Dm)に印加する。
ゲート駆動部400は、信号制御部600からのゲート制御信号(CONT1)に従ってゲートオン電圧(Von)をゲート線(G1-Gn)に印加し、前記ゲート線(G1-Gn)に連結されたスイッチング素子(Q)をターンオンさせ、これにより、データ線(D1-Dm)に印加されたデータ電圧がターンオンされたスイッチング素子(Q)を通じて当該画素に印加される。
画素に印加されたデータ電圧と共通電圧(Vcom)との差は、液晶蓄電器(CLC)の充電電圧、つまり画素電圧として現れる。液晶分子は、画素電圧の大きさに応じてその配列が異なり、これによって液晶層3を通過する光の偏光が変化する。このような偏光の変化は、表示板100、200に付着された偏光子(図示せず)によって光透過率の変化として現れる。
1水平周期(または1H)[水平同期信号(Hsync)、データイネーブル信号(DE)、ゲートクロック(CPV)の一周期]が経過すれば、データ駆動部500及びゲート駆動部400は、次の行の画素に対して同じ動作を繰り返す。 このような方法で、1フレーム(frame)期間中に全てのゲート線(G1-Gn)に対して順次にゲートオン電圧(Von)を印加し、全ての画素にデータ電圧を印加する。1フレームが終了すれば次にフレームが始まり、各画素に印加されるデータ電圧の極性が直前フレームでの極性と逆になるように、データ駆動部500に印加される反転信号(RVS)の状態が制御される(フレーム反転)。この時、1フレーム期間内でも反転信号(RVS)の特性によって一つのデータ線を通じて流れるデータ電圧の極性が変わったり(例:行反転、ドット反転)、一つの画素行に印加されるデータ電圧の極性も互いに異なることがある(例:列反転、ドット反転)。
以下、本発明の実施例による液晶表示装置に対して、図3乃至図8を参考にしてより詳細に説明する。
図3は本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図であり、図4は本発明の一実施例による液晶表示装置用共通電極表示板の配置図であり、図5は図3に示した薄膜トランジスタ表示板と、図4に示した共通電極表示板を含む液晶表示装置の配置図であり、図6は図5に示す液晶表示装置のVI-VI´線による断面図であり、図7は図5に示す配置図において、データ線の断線を修理した状態の一例を示すものである。
本発明の一実施例による液晶表示装置は、薄膜トランジスタ表示板100と、これと対向している共通電極表示板200、そして、これらの間に挿入され二つの表示板100、200の表面に対してほぼ垂直に配向している液晶分子310を含む液晶層3からなる。
まず、図3と図5及び図6を参考にして薄膜トランジスタ表示板に対して詳細に説明する。なお、以下においては、横方向とはゲート線と平行な方向であり、縦方向とはデータ線と平行な方向であるとする。また、右とはゲート線を水平方向に配置したときの右に位置する方向であり、左とはゲート線を水平方向に配置したときの左に位置する方向である。
透明なガラスなどからなる絶縁基板110上に、複数のゲート線121と複数の維持電極線131が形成されている。
ゲート線121は、主に横方向に延在して互いに分離され、ゲート信号を伝達する。各ゲート線121は、ゲート電極123をなす複数の突起を有し、ゲート線121の一端部125は、外部回路との連結のために面積が広い。
各維持電極線131は、主に横方向に延在して第1乃至第6維持電極133a、133b、133c、133d、133e、133fをなす複数組の分枝群を含む。第1維持電極133a及び第2維持電極133bは縦方向に延在して、第3及び第4維持電極133c、133dは水平面に対して各々プラスとマイナスの方向に45度方向に延在している。第5維持電極133eは、第3及び第4維持電極133c、133dを組み合わせたパターンであり、第5維持電極133eの屈曲部分は直角をなす。第6維持電極133fは、横方向に延在して、第2維持電極133bと隣接した画素の第1維持電極133aを連結している。第1維持電極133aは、自由端と維持電極線131に連結された固定端を有し、固定端は突出部を有している。維持電極線131には、液晶表示装置の共通電極表示板200の共通電極270に印加される共通電圧など所定の電圧が印加される。
ゲート線121と維持電極線131は、アルミニウムとアルミニウム合金などのアルミニウム系列の金属、銀と銀合金などの銀系列の金属、銅と銅合金などの銅系列の金属、モリブデンとモリブデン合金などのモリブデン系列の金属、クロム、チタニウム、タンタルなどからなるのが好ましい。ゲート線121と維持電極線131は、物理的性質が異なる二つの膜、つまり下部膜(図示せず)とその上の上部膜(図示せず)を含むことができる。上部膜は、ゲート線121及び維持電極線131の信号遅延や電圧降下を減らせるように、低い比抵抗の金属、例えばアルミニウム(Al)やアルミニウム合金などのアルミニウム系列の金属で形成される。これとは異なって、下部膜は、他の物質、特にITO(indium tin oxide)及びIZO(indium zinc oxide)との接触特性が優れた物質、例えばモリブデン(Mo)、モリブデン合金、クロム(Cr)などで形成される。下部膜と上部膜の組み合わせの例には、クロム/アルミニウム-ネオジム(Nd)合金がある。
なお、ゲート線121及び維持電極線131の側面は、基板110の表面に対して傾斜しており、その傾斜角は約20°〜80°である。
ゲート線121と維持電極線131の上には、窒化ケイ素(SiNx)などからなるゲート絶縁膜140が形成されている。
ゲート絶縁膜140上部には、水素化非晶質シリコン(非晶質シリコンはa-Siと略称する)または多結晶シリコンなどからなる複数の線状半導体151が形成されている。線状半導体151は、主に縦方向に延在しており、ここから複数の突出部(図示せず)がゲート電極123に向けて延在している。
半導体151の上部には、シリサイドまたはn型不純物が高濃度にドーピングされているn+水素化非晶質シリコンなどの物質からなる複数の線状抵抗性接触部材161が形成されている。線状接触部材は、複数の突出部(図示せず)を有し、この突出部と島状接触部材(図示せず)は対となって半導体151の突出部上に位置する。
半導体151及び抵抗性接触部材161の側面も基板110表面に対して傾斜しており、傾斜角は30°〜80°である。
抵抗性接触部材161及びゲート絶縁膜140の上には、複数のデータ線171と、これから分離されている複数のドレイン電極175及び複数の孤立した橋部金属片172が形成されている。
データ線171は、主に縦方向に延在してゲート線121及び維持電極線131と交差してデータ電圧を伝達する。各データ線171は、維持電極線131の隣接する分枝群133a〜133fの第1維持電極133aと第2維持電極133bの間に位置し、別の層または外部装置との接続のために、面積が広い端部179を含む。各データ線171からドレイン電極175に向けてのびた複数の枝がソース電極173をなす。各ドレイン電極175の一端部は、他の層との接続のために面積が広く、各ソース電極173は、ドレイン電極175の別の端部を囲むように曲がっている。ゲート電極123、ソース電極173及びドレイン電極175は、半導体151の突出部と共に薄膜トランジスタ(TFT)を構成し、薄膜トランジスタのチャンネルは、ソース電極173とドレイン電極175の間の突出部に形成される。橋部金属片172は、第1維持電極133aの端部付近のゲート線121上に位置する。
データ線171とドレイン電極175及び橋部金属片172は、クロムまたはモリブデン系列の金属、タンタル及びチタニウムなど耐火性金属で形成されることが好ましく、モリブデン(Mo)、モリブデン合金、クロム(Cr)などの下部膜(図示せず)と、その上に位置するアルミニウム系列金属である上部膜(図示せず)とからなる多層膜構造であることができる。
データ線171とドレイン電極175も、ゲート線121及び維持電極線131と同様に、その側面が約30°〜80°各々傾斜している。
抵抗性接触部材161は、その下部の半導体151とその上部のデータ線171及びドレイン電極175の間にのみ存在し、接触抵抗を低くする役割をする。線状半導体151は、ソース電極173とドレイン電極175の間を始めとして、データ線171及びドレイン電極175で覆われずに露出された部分を有している。
データ線171、ドレイン電極175及び露出された半導体151部分の上には保護膜180が形成されている。保護膜180は、平坦化特性が優れて感光性を有する有機物質、プラズマ化学気相蒸着(PECVD)で形成されるa-Si:C:O、a-Si:O:Fなどの誘電定数4.0以下の低誘電率絶縁物質、若しくは無機物質である窒化ケイ素などで形成されることが好ましい。
保護膜180には、ドレイン電極175の端部及びデータ線171の端部179を各々露出する複数の接触孔181、183が形成され、ゲート絶縁膜140と共に、ゲート線121の端部125、第1維持電極133aの自由端の突出部及び維持電極線131で第1維持電極133aの固定端部と近い部分を各々露出する接触孔182、184、185が形成されている。また、第6維持電極133fと重なっている保護膜180には、データ線171を露出する接触孔186が形成されている。ここで、接触孔181〜186は、多角形または円形であることができ、その側壁は傾斜している。
保護膜180上には、ITOまたはIZOからなる複数の画素電極190、複数の接触補助部材95、97及び複数の維持電極線連結橋91と島状連結補助部材92が形成されている。
画素電極190は、接触孔181を通じてドレイン電極175と物理的・電気的に連結され、ドレイン電極175からデータ電圧の印加を受ける。
データ電圧が印加された画素電極190は、共通電圧の印加を受ける共通電極270と共に電場を生成することによって、二つの電極190、270間における液晶層3の液晶分子を再配列する。
また、画素電極190及び共通電極270は、蓄電器(以下、液晶蓄電器と言う)を構成して薄膜トランジスタがターンオフされた後でも印加された電圧を維持しており、電圧維持能力を強化するために液晶蓄電器と並列に連結された別の蓄電器を設けるが、これを維持蓄電器と称する。維持蓄電器は、画素電極190及び維持電極133a〜133fを含む維持電極線131の重畳によって形成される。
各画素電極190は、三つの角において面取り加工され、面取り加工された斜辺は、ゲート線121に対して約45°をなしている。
画素電極190は、下部切開部191、上下部連結切開部192、上部切開部193、中央切開部194を有し、画素電極190は、前記切開部191〜194によって複数の領域に分割される。前記切開部191〜194は、画素間の第6維持電極133fを互いに連結する仮想線に対してほぼ反転対称をなしている。
下部及び上部切開部191、193は、大略画素電極190の上側辺と下側辺から各々左側辺に傾斜し延在しており、第6維持電極133fを延長した仮想線で分けられる画素電極190の下半面と上半面に各々位置している。上下部連結切開部192は、右側辺の上側及び下側から各々出発し、第6維持電極133fを延長した仮想線で出会う。下部及び上部切開部191、193は、ゲート線121に対して約45度をなし、かつ互いに90°をなすように延在している。また、、上下部連結切開部192は、下部及び上部切開部191、193と所定距離を置いて、ゲート線121に対して約45°傾斜し、互いに90°をなすように延在している。
中央切開部194は、第6維持電極133fの反対方向に沿って延在しており、画素電極190の右側辺に入口を有している。中央切開部194の入口は、下部切開部191と上部切開部193に各々ほぼ平行に一対の斜辺を有している。したがって、画素電極190の下半面は、下部切開部191及び上下部連結切開部192によって三つの領域に分離され、上半面においても、上部切開部193及び上下部連結切開部192によって三つの領域に分割される。この時、領域の数や切開部の数は、画素の大きさ、画素電極の横辺と縦辺の長さ比率、液晶層3の種類や特性などの設計要素に応じて異なる。
接触補助部材95、97は、接触孔182、183を通じてゲート線121の端部125及びデータ線171の端部179と各々連結される。接触補助部材95、97は、ゲート線121及びデータ線171の各端部125、179と外部装置との接着性を補完し、これらを保護する役割をするものであって、必須ではなくこれらの適用は選択的である。
維持電極線連結橋91は、ゲート線121を横切り、接触孔184、185を通じてゲート線121を介在して隣接する第1維持電極133aの固定端突出部と維持電極線131の露出された部分と連結されている。維持電極線連結橋91は橋部金属片172と重なり、これらは互いに電気的に連結されることもできる。維持電極133a〜133fを始めとする維持電極線131は、維持電極線連結橋91及び橋部金属片172と共にゲート線121やデータ線171、または薄膜トランジスタに欠陥が生じた場合に、欠陥修理に用いられる。ゲート線121を修理する際には、ゲート線と維持電極線連結橋91の交差点をレーザー照射して、ゲート線121と維持電極線連結橋91を電気的に連結することによって、ゲート線121と維持電極線131を電気的に連結する。ここで、橋部金属片172は、ゲート線121と維持配線連結橋91の電気的連結を強化するために形成する。
なお、修理部材92は、第6維持電極133fと交差するデータ線171領域に形成されており、データ線171の断線等のときに修理に用いられる。
これについて図7を参考にしてもう少し詳細に説明する。
ここで、図5に示される配置図での薄膜トランジスタ表示板100のみを示した。
図7によれば、例えば三角形で示す部分が断線したとき、断線部分を中心に上下の修理部材92が位置した地点、つまり円で示した地点をレーザー照射して短絡し、データ線171と第6維持電極133fを電気的に連結する。次に、データ駆動部500からのデータ電圧(VDATA)が連結された維持電極133fに伝達されるのを防止するために、Xで示した地点を全て切断する。
以下、データ電圧(VADTA)は、太線で示したように、データ線171、第6維持電極線133f、第1維持電極線133a、維持電極線連結橋91、第1維持電極線133a、第6維持電極線133f及びデータ線171の経路に沿って画素に印加される。
この時、修理部材92は、第6維持電極133fとデータ線171の接触特性を向上させる。
次に、図4乃至図6を参考にして共通電極表示板200について説明する。
透明なガラスなどからなる絶縁基板210上に光漏れを防止するためのブラックマトリックスという遮光部材220が形成され、前記遮光部材220は、画素電極190と対向し画素電極190とほぼ同じ形状の複数の開口部を有している。これとは異なって、遮光部材220は、データ線171に対応する部分と薄膜トランジスタに対応する部分からなることもできる。
基板210上には、複数のカラーフィルタ230が形成され、遮光部材230で囲まれた領域内にほとんどが位置している。カラーフィルタ230は、画素電極190に沿って縦方向に長くのびることができる。カラーフィルタ230は、赤色、緑色及び青色などの原色のうちの一つを表示することができる。
カラーフィルタ230の上にはカバー膜250が形成されている。前記カバー膜250の上には、ITO、IZOなどの透明な導電体などからなる共通電極270が形成されている。共通電極270は、複数組の切開部群271〜274を有する。
一組の切開部271〜274は、一つの画素電極190と対向し、下部切開部271、第1及び第2中央切開部272、274、及び上部切開部273を含む。切開部271〜274の各々は、画素電極190の隣接切開部191〜194の間または切開部191、193と画素電極190の斜辺の間に配置されている。また、各切開部271〜274は、画素電極190の下部切開部191または上部切開部193と平行にのびた少なくとも一つの斜線部を含み、互いに平行に隣接する二つの切開部271〜274、191〜194またはその斜線部、斜辺及び画素電極190の斜辺のうちの隣接する両者の距離は、実質的に全て同じである。
下部及び上部切開部271、273の各々は、大略画素電極190の左側辺から上側辺または下側辺に向けてのびた斜線部、そして、斜線部の各端から画素電極190の辺に沿って辺と重なりながら延在して、斜線部と鈍角をなす横部及び縦部を含む。
第1及び第2中央切開部272、274は、大略画素電極190の左側辺から第6維持電極133fを延長した仮想線に沿ってのびた中央横部、この中央横部の端から中央横部と斜角をなし、画素電極190の右側辺に向けてのびた一対の斜線部、そして、斜線部の各端から画素電極190の右側辺に沿って右側辺と重なりながら延在して斜線部と鈍角をなす縦断及び横断縦部を含む。
切開部271〜274の数は設計要素によって異なり、遮光部材220が切開部271〜274と重なって切開部271〜274付近の光漏れを遮断することができる。
表示板100、200の内側面には垂直配向膜11、21が塗布されており、外側面には偏光板12、22が具備されている。二つの偏光板の透過軸は直交し、このうちの一透過軸はゲート線121に対して平行である。反射型液晶表示装置の場合には、二つの偏光板12、22のうちの一つを省略できる。
液晶表示装置は、液晶層3の位相遅延を補償するための少なくとも一つの遅延フィルムを含むことができる。
液晶層3の液晶分子310は、その長軸が二つの表示板100、200の表面に対して垂直をなすように配向され、液晶層3は負の誘電率異方性を有する。
切開部191〜194、271〜274は、液晶層3の液晶分子が傾斜する方向を制御する。即ち、隣接する切開部191〜194、271〜274によって定義される各ドメイン内にある液晶分子は、切開部191〜194、271〜274の長さ方向に対して垂直をなす方向に傾く。各ドメインの最も長い辺2つはほぼ平行であり、ゲート線121と約45°をなしている。少なくとも一つの切開部191〜194、271〜274は、突起や陥没部に代えることができる。
図3乃至図6に示される薄膜トランジスタ表示板を本発明の一実施例によって製造する方法について詳細に説明する。
クロム、モリブデンまたはモリブデン合金などからなる導電膜を絶縁基板110上に蒸着し写真エッチングして、複数のゲート電極123及び端部125を含むゲート線121と、複数の維持電極133a〜133fを含む維持電極線131を形成する。
ゲート絶縁膜140、真性非晶質シリコン層、不純物非晶質シリコン層の3層膜を連続して積層し、不純物非晶質シリコン層と真性非晶質シリコン層を写真エッチングして、ゲート絶縁膜140上に複数の線状不純物半導体と複数の突出部154を含む複数の線状真性半導体151を形成する。
次いで、CrまたはMo合金またはアルミニウムやアルミニウム合金などの導電膜を蒸着した後、写真エッチングして、複数のソース電極173と端部179を含む複数のデータ線171、複数のドレイン電極175及び複数の橋部金属片172を形成する。
次に、データ線171及びドレイン電極175で覆われずに露出された不純物半導体部分を除去することによって、複数の突出部を含む複数の線状抵抗性接触部材161及び複数の島状抵抗性接触部材を完成する一方、その下の真性半導体151部分を露出する。露出された真性半導体151部分の表面を安定化するために酸素プラズマ処理を引き続き実施するのが好ましい。
a-Si:C:O膜またはa-Si:O:F膜を化学気相蒸着(CVD)法によって成長させたり、窒化ケイ素などの無機絶縁膜を蒸着したり、アクリル系物質などの有機絶縁膜を塗布して保護膜180を形成する。この時、a-Si:C:O膜の場合は、気体状のSiH(CH3)3、SiO2(CH3)4、(SiH)4O4(CH3)4、Si(C2H5O)4などを基本ソースにして、N2OまたはO2などの酸化剤と、ArまたはHeなどを混合した気体を加えながら蒸着する。また、a-Si:O:F膜の場合は、SiH4、SiF4などにO2を添加した気体を加えながら蒸着する。この時、フッ素の補助ソースとしてCF4を添加することもできる。
次に、ゲート絶縁膜140と共に保護膜180を写真エッチングして、ドレイン電極175、ゲート線121の端部125、データ線171の端部179、維持電極133a及び維持電極線131、そして、維持電極133fとデータ線171の交差部分を露出する接触孔181〜186を形成する。
最後に、IZO膜またはITO膜をスパッタリング法で積層し写真エッチングして、保護膜180とドレイン電極175、端部125、179、維持電極133a及び維持電極線131の露出された部分上に複数の画素電極190と複数の接触補助部材95、97及び複数の維持電極連結橋91と修理部材92を形成する。
接触孔181〜186を通じて露出されている金属膜上に金属酸化膜が形成されるのを防止するために、ITOやIZOを積層する前に窒素などを使用して薄膜トランジスタ表示板を予熱することができる。
一方、図8は本発明の他の実施例による修理構造の一例を示す配置図であり、図9は図8に示した配置図において修理した状態の一例を示す図面である。
ここでは、説明の便宜のために一つのデータ線(Dj)を示した。
図8によれば、データ駆動集積回路510は、複数の演算増幅器OP1、OP2を含み、各演算増幅器OP1、OP2の入力段と出力段には縦方向に延在している端子線720a、720bが連結されており、この端子線720a、720bには横方向に延在している修理線710が交差している。
ここで、修理線710は、ゲート線121と同じ層からなることができ、端子線720a、720bは、データ線171と同じ層からなることができる。
また、修理線710及び端子線720a、720bは、薄膜トランジスタ表示板100の周辺領域、つまり画素が形成されている表示領域Dの外側に形成されている。
この時、図9のように、例えばj番目データ線(Dj)が断線したとき、既に説明したように、まず、断線したデータ線(Dj)の上下部分を短絡及び切断する。次に、断線したデータ線(Dj)と修理線710の交差部分、例えば増幅器OP2の入力段に連結される端子線720bと修理線710、増幅器OP2の出力段と連結される端子線720bと修理線、そして、修理線710とデータ線(Dj)を円で表示するように各々短絡する一方、短絡地点近辺の修理線710とデータ線(Dj)を切断して、データ電圧(VDATA)が分散することを防止する。
ここで、前記のような増幅器OP1、OP2を使用してデータ電圧(VDATA)を印加すると、表示領域Dの周縁付近でデータ線が断線したときに有用である。即ち、例えば表示領域Dの周縁付近で断線が生ずると、前記したような短絡等による接触抵抗が増加して、データ電圧(VDATA)が遅延するのは勿論、最初に印加したデータ電圧(VDATA)よりも減少した電圧が画素に印加されることがある。
この時、増幅器OP1、OP2を使用してデータ電圧(VDATA)を増幅して送れば、電圧減少は勿論、信号遅延も防止することができる。更に、一つの集積回路に二つの増幅器を設けて、二つのデータ線に対する修理が可能であり、信号線の経路が従来のリング構造に比べて極端に減り、信号遅延を防止することができる。
以上、本発明の好ましい実施例について詳細に説明したが、本発明の権利範囲はこれに限定されず、特許請求の範囲で定義している本発明の基本概念を利用した当業者の様々な変形及び改良形態もまた本発明の権利範囲に属するものである。
本発明の一実施例による液晶表示装置のブロック図である。 本発明の一実施例による液晶表示装置の一つの画素に対する等価回路図である。 本発明の一実施例による液晶表示装置用薄膜トランジスタ表示板の配置図である。 本発明の一実施例による液晶表示装置用共通電極表示板の配置図である。 図3に示す薄膜トランジスタ表示板と、図4に示す共通電極表示板を含む液晶表示装置の配置図である。 図5に示す液晶表示装置のVI-VI´線による断面図である。 図5に示す配置図において修理された状態の一例を示す図面である。 本発明の他の実施例による液晶表示装置の修理構造を示す配置図である。 図8に示す配置図において修理された状態の一例を示す図面である。
符号の説明
300 液晶表示板組立体
400 ゲート駆動部
500 データ駆動部
800 階調電圧生成部
600 信号制御部
190 画素電極
270 共通電極
230 カラーフィルタ
121 ゲート線
131 維持電極線
123 ゲート電極
140 ゲート絶縁膜
151 半導体
171 データ線
175 ドレイン電極
173 ソース電極
161 抵抗性接触部材
180 保護膜
181〜186 接触孔

Claims (17)

  1. スイッチング素子を各々含む複数の画素、
    第1方向に延在してゲート信号を伝達するゲート線、
    第2方向に延在してデータ信号を伝達するデータ線、
    前記ゲート線と平行にのびる第1維持電極線、
    前記データ線と平行にのびる第2維持電極線、そして
    前記第2維持電極線の間に第1方向にのびる第3維持電極線、
    前記第3維持電極線と前記データ線とが交差する部分に形成されている修理部材
    を含み、
    前記データ線は前記第2維持電極線の間に位置する、
    薄膜トランジスタ表示板。
  2. 前記修理部材は接触孔を通じて前記データ線に連結されている、請求項1に記載の薄膜トランジスタ表示板。
  3. 前記第2維持電極線は前記第1維持電極線と維持電極線連結橋を通じて連結されている、請求項2に記載の薄膜トランジスタ表示板。
  4. 前記第3維持電極線が前記データ線と連結される際に、前記第1及び第2維持電極線の少なくとも一部が開放される、請求項3に記載の薄膜トランジスタ表示板。
  5. 複数の画素、ゲート線及びデータ線が形成されている表示領域を有する薄膜トランジスタ表示板を含む液晶表示装置であって、
    前記薄膜トランジスタ表示板は、
    前記ゲート線と平行にのびる第1維持電極線、
    前記データ線と平行にのびる第2維持電極線、
    前記第2維持電極線の間に連結されている第3維持電極線、
    前記第3維持電極線と前記データ線が交差する部分に形成されている修理部材、そして
    前記ゲート線と平行に延在して前記データ線と交差する複数の修理線
    を含む、
    液晶表示装置。
  6. 前記データ線にデータ信号を印加する複数のデータ駆動集積回路をさらに含む、請求項5に記載の液晶表示装置。
  7. 前記各データ駆動集積回路は、第1増幅器及び第2増幅器を含む、請求項6に記載の液晶表示装置。
  8. 前記薄膜トランジスタ表示板は、前記第1及び第2演算増幅器の入力段と出力段に各々連結され、前記修理線と交差して形成されている端子線をさらに含む、請求項7に記載の液晶表示装置。
  9. 前記端子線は前記データ線と同一層からなっている、請求項8に記載の液晶表示装置。
  10. 前記修理線は前記ゲート線と同一層からなっている、請求項9に記載の液晶表示装置。
  11. 前記修理部材は接触孔を通じて前記データ線に連結されている、請求項10に記載の液晶表示装置。
  12. 前記第2維持電極線は前記第1維持電極線と維持電極線連結橋を通じて連結されている、請求項11に記載の液晶表示装置。
  13. 前記第3維持電極線が前記データ線と連結される際に、前記第1及び第2維持電極線の少なくとも一部が開放される、請求項12に記載の液晶表示装置。
  14. 前記第3維持電極線が前記データ線と連結される際に、前記第1及び第2維持電極線の少なくとも一部が開放され、前記端子線と前記修理線のうちの少なくとも二つは短絡し、前記データ線と前記連結された修理線が短絡する、請求項12に記載の液晶表示装置。
  15. 前記修理線及び前記データ線は前記短絡点の付近で開放される、請求項14に記載の液晶表示装置。
  16. 第1基板上に第1配線及び第2配線を順次に形成する段階、
    前記第1配線と前記第2配線が交差する地点に修理部材を形成する段階、
    前記第2配線が断線したときに前記交差地点を短絡する段階、そして
    前記第1配線の一部を開放する段階
    を含む、液晶表示装置の修理方法。
  17. 第1基板上に第1配線と修理線を形成する段階、
    前記第1配線と修理線上に第2配線と端子線を形成する段階、
    前記第1配線と前記第2配線が交差する地点に修理部材を形成する段階、
    前記第2配線にデータ信号を印加するデータ駆動回路を形成する段階、
    前記第2配線が断線したときに前記交差地点を短絡する段階、
    前記第1配線の一部を開放する段階、
    前記端子線と前記修理線の一部を短絡する段階、
    前記短絡点付近の前記修理線の一部を開放する段階
    を含む、液晶表示装置の修理方法。

JP2005027273A 2004-10-06 2005-02-03 薄膜トランジスタ表示板及びこれを含む液晶表示装置 Expired - Fee Related JP4868744B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020040079476A KR101090253B1 (ko) 2004-10-06 2004-10-06 박막 트랜지스터 표시판 및 이를 포함하는 액정 표시 장치
KR2004-079476 2004-10-06

Publications (2)

Publication Number Publication Date
JP2006106660A true JP2006106660A (ja) 2006-04-20
JP4868744B2 JP4868744B2 (ja) 2012-02-01

Family

ID=36124651

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005027273A Expired - Fee Related JP4868744B2 (ja) 2004-10-06 2005-02-03 薄膜トランジスタ表示板及びこれを含む液晶表示装置

Country Status (5)

Country Link
US (1) US7700949B2 (ja)
JP (1) JP4868744B2 (ja)
KR (1) KR101090253B1 (ja)
CN (1) CN1758125A (ja)
TW (1) TWI429083B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116912A (ja) * 2006-11-03 2008-05-22 Samsung Electronics Co Ltd 液晶表示装置及びその不良画素修復方法

Families Citing this family (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI337273B (en) * 2006-06-19 2011-02-11 Au Optronics Corp Repair structrue and active device array substrate
US7884364B2 (en) * 2006-12-12 2011-02-08 Lg Display Co., Ltd. Array substrate, method of manufacturing the same, and method of repairing line in the same
KR101286533B1 (ko) * 2008-02-19 2013-07-16 엘지디스플레이 주식회사 액정표시장치
KR101386189B1 (ko) * 2008-03-20 2014-04-17 삼성디스플레이 주식회사 박막 트랜지스터 표시판 및 이의 제조 방법
CN101630073B (zh) * 2008-07-18 2011-08-17 群康科技(深圳)有限公司 液晶显示装置
KR100986845B1 (ko) * 2008-08-14 2010-10-08 삼성모바일디스플레이주식회사 유기전계발광 표시장치의 배선수리구조 및 그 수리방법
KR20110014428A (ko) * 2009-08-05 2011-02-11 삼성전자주식회사 대칭 계조전압을 출력하는 디스플레이 드라이버 회로
KR101856662B1 (ko) * 2010-10-28 2018-06-20 삼성디스플레이 주식회사 박막 트랜지스터 표시판, 액정 표시 장치, 이들의 수리 방법, 색필터 표시판 및 그의 제조 방법
US8493525B2 (en) 2010-10-28 2013-07-23 Samsung Display Co., Ltd. Thin film transistor array panel, liquid crystal display, method for repairing the same, color filter array panel and method for manufacturing the same
KR102086422B1 (ko) 2013-03-28 2020-03-10 삼성디스플레이 주식회사 표시패널 및 이의 제조방법
CN103676382B (zh) * 2013-12-26 2017-03-08 京东方科技集团股份有限公司 阵列基板及显示装置
CN107589603B (zh) * 2017-08-25 2019-08-23 惠科股份有限公司 一种有源矩阵衬底及显示装置
CN107367879B (zh) * 2017-08-25 2020-06-05 上海天马微电子有限公司 电泳显示面板及其数据线、扫描线的修复方法
CN107608149B (zh) * 2017-08-25 2019-07-09 惠科股份有限公司 一种有源矩阵衬底及显示装置
CN107589605A (zh) * 2017-08-25 2018-01-16 惠科股份有限公司 一种有源矩阵衬底的缺陷修正方法及显示装置的制造方法
KR20190138492A (ko) * 2018-06-05 2019-12-13 엘지디스플레이 주식회사 유기발광 표시패널 및 이를 포함한 유기발광 표시장치
KR20200023562A (ko) * 2018-08-23 2020-03-05 삼성디스플레이 주식회사 액정 표시 장치 및 그 리페어 방법
CN111584502A (zh) * 2020-05-09 2020-08-25 武汉华星光电半导体显示技术有限公司 一种阵列基板及其制备方法以及显示面板
TWI750895B (zh) * 2020-08-21 2021-12-21 友達光電股份有限公司 電子裝置

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651348A (ja) * 1992-06-01 1994-02-25 Samsung Electron Co Ltd 液晶表示装置およびその製造方法
JPH08179373A (ja) * 1994-12-26 1996-07-12 Sharp Corp 画像表示装置及びその欠陥修正方法
JPH09179532A (ja) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd マトリクス型表示パネル駆動装置
JPH10123563A (ja) * 1996-10-17 1998-05-15 Sharp Corp 液晶表示装置およびその欠陥修正方法
JPH10232412A (ja) * 1997-02-21 1998-09-02 Sharp Corp アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP2002023195A (ja) * 2000-07-10 2002-01-23 Hitachi Ltd 液晶表示素子
JP2003043951A (ja) * 2001-07-31 2003-02-14 Advanced Display Inc 表示装置および表示装置の製造方法ならびに表示装置の断線修復方法

Family Cites Families (36)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5631473A (en) 1995-06-21 1997-05-20 General Electric Company Solid state array with supplemental dielectric layer crossover structure
JP3583534B2 (ja) 1995-12-27 2004-11-04 株式会社 日立ディスプレイズ アクティブマトリックス型液晶表示パネル
KR100250972B1 (ko) 1996-10-31 2000-04-15 윤종용 액정 표시 장치
CA2242743C (en) * 1998-07-08 2002-12-17 Ftni Inc. Direct conversion digital x-ray detector with inherent high voltage protection for static and dynamic imaging
KR100357213B1 (ko) * 1998-07-23 2002-10-18 엘지.필립스 엘시디 주식회사 멀티도메인 액정표시소자
JP3450195B2 (ja) * 1998-09-07 2003-09-22 富士通ディスプレイテクノロジーズ株式会社 液晶表示装置及びその修復方法
CN1139837C (zh) * 1998-10-01 2004-02-25 三星电子株式会社 液晶显示器用薄膜晶体管阵列基板及其制造方法
US6255130B1 (en) * 1998-11-19 2001-07-03 Samsung Electronics Co., Ltd. Thin film transistor array panel and a method for manufacturing the same
JP3683463B2 (ja) * 1999-03-11 2005-08-17 シャープ株式会社 アクティブマトリクス基板、その製造方法、及び、該基板を用いたイメージセンサ
US6441401B1 (en) * 1999-03-19 2002-08-27 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display and method for repairing the same
JP3346354B2 (ja) 1999-10-06 2002-11-18 松下電器産業株式会社 液晶表示パネル
US6403980B1 (en) * 1999-11-05 2002-06-11 Samsung Electronics Co., Ltd. Thin film transistor array panel for liquid crystal display
TWI229215B (en) 1999-11-05 2005-03-11 Samsung Electronics Co Ltd Thin film transistor array panel for liquid crystal display
JP2001305586A (ja) 2000-02-15 2001-10-31 Matsushita Electric Ind Co Ltd 液晶表示装置、その画素修正方法及びその駆動方法
KR100848099B1 (ko) * 2002-05-27 2008-07-24 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 기판
KR100587366B1 (ko) 2000-08-30 2006-06-08 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
TW507189B (en) 2001-02-23 2002-10-21 Chi Mei Optoelectronics Corp Liquid crystal display capable of repairing the defects of data line
KR100366770B1 (ko) * 2001-04-06 2003-01-06 삼성전자 주식회사 액정 표시 장치
KR100740938B1 (ko) * 2001-08-30 2007-07-19 삼성전자주식회사 레이저 조사 표지를 가지는 박막 트랜지스터 기판
KR100840313B1 (ko) 2001-10-12 2008-06-20 삼성전자주식회사 광시야각 액정 표시 장치 및 그 기판
KR20030089926A (ko) 2002-05-20 2003-11-28 엘지.필립스 엘시디 주식회사 횡전계방식 액정표시장치 및 그 제조방법
KR20030094452A (ko) * 2002-06-04 2003-12-12 삼성전자주식회사 액정 표시 장치용 박막 트랜지스터 어레이 기판
KR100859524B1 (ko) * 2002-07-11 2008-09-22 삼성전자주식회사 박막 트랜지스터 기판
JP4736313B2 (ja) * 2002-09-10 2011-07-27 日本電気株式会社 薄膜半導体装置
KR100919192B1 (ko) 2002-12-28 2009-09-28 엘지디스플레이 주식회사 리페어 배선을 포함하는 액정표시장치와 그 제조방법
US7019805B2 (en) * 2002-12-31 2006-03-28 Lg.Philips Lcd Co., Ltd. Liquid crystal display device having a multi-domain structure and a manufacturing method for the same
KR100896950B1 (ko) 2002-12-31 2009-05-14 엘지디스플레이 주식회사 액정 표시 장치 및 그의 제조 방법
KR100920923B1 (ko) 2002-12-31 2009-10-12 엘지디스플레이 주식회사 횡전계방식 액정표시장치용 어레이기판과 그 제조방법
JP4550484B2 (ja) * 2003-05-13 2010-09-22 三星電子株式会社 薄膜トランジスタ表示板及びこれを含む多重ドメイン液晶表示装置
KR100997968B1 (ko) * 2003-10-13 2010-12-02 삼성전자주식회사 박막 트랜지스터 표시판의 제조 방법
KR100987859B1 (ko) * 2003-11-03 2010-10-13 엘지디스플레이 주식회사 다결정실리콘 액정표시소자 및 그 제조방법
KR100970958B1 (ko) * 2003-11-04 2010-07-20 삼성전자주식회사 터치 스크린 기능을 갖는 액정 표시 장치 및 그의 제조 방법
KR101001969B1 (ko) * 2003-12-26 2010-12-17 삼성전자주식회사 광감지 패널과, 이를 갖는 액정 표시 장치
KR100982122B1 (ko) * 2003-12-30 2010-09-14 엘지디스플레이 주식회사 수평 전계 인가형 박막 트랜지스터 기판의 불량 화소암점화 방법
US7291886B2 (en) * 2004-06-21 2007-11-06 International Business Machines Corporation Hybrid substrate technology for high-mobility planar and multiple-gate MOSFETs
KR101237011B1 (ko) * 2005-08-02 2013-02-26 삼성디스플레이 주식회사 액정 표시 장치

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0651348A (ja) * 1992-06-01 1994-02-25 Samsung Electron Co Ltd 液晶表示装置およびその製造方法
JPH08179373A (ja) * 1994-12-26 1996-07-12 Sharp Corp 画像表示装置及びその欠陥修正方法
JPH09179532A (ja) * 1995-12-27 1997-07-11 Matsushita Electric Ind Co Ltd マトリクス型表示パネル駆動装置
JPH10123563A (ja) * 1996-10-17 1998-05-15 Sharp Corp 液晶表示装置およびその欠陥修正方法
JPH10232412A (ja) * 1997-02-21 1998-09-02 Sharp Corp アクティブマトリクス型液晶表示装置および画素欠陥修正方法
JP2001281690A (ja) * 2000-03-31 2001-10-10 Fujitsu Ltd 液晶表示装置及びその修復方法
JP2002023195A (ja) * 2000-07-10 2002-01-23 Hitachi Ltd 液晶表示素子
JP2003043951A (ja) * 2001-07-31 2003-02-14 Advanced Display Inc 表示装置および表示装置の製造方法ならびに表示装置の断線修復方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008116912A (ja) * 2006-11-03 2008-05-22 Samsung Electronics Co Ltd 液晶表示装置及びその不良画素修復方法
JP2013080260A (ja) * 2006-11-03 2013-05-02 Samsung Display Co Ltd 液晶表示装置及びその不良画素修復方法
US8976331B2 (en) 2006-11-03 2015-03-10 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein
US9164344B2 (en) 2006-11-03 2015-10-20 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein
US9268187B2 (en) 2006-11-03 2016-02-23 Samsung Display Co., Ltd. Liquid crystal display device and method of repairing bad pixels therein

Also Published As

Publication number Publication date
KR101090253B1 (ko) 2011-12-06
JP4868744B2 (ja) 2012-02-01
TWI429083B (zh) 2014-03-01
US7700949B2 (en) 2010-04-20
US20060071212A1 (en) 2006-04-06
TW200633227A (en) 2006-09-16
KR20060030632A (ko) 2006-04-11
CN1758125A (zh) 2006-04-12

Similar Documents

Publication Publication Date Title
JP4868744B2 (ja) 薄膜トランジスタ表示板及びこれを含む液晶表示装置
USRE47431E1 (en) Liquid crystal display having a reduced number of data driving circuit chips
US7626670B2 (en) TFT array panel with improved connection to test lines and with the addition of auxiliary test lines commonly connected to each other through respective conductive layers which connect test lines to respective gate or data lines
KR100536851B1 (ko) 액정표시장치
US7868986B2 (en) Liquid crystal display having a driver contact structure for preventing corrosion of conductive films
US7733312B2 (en) Liquid crystal display with a structure for reducing corrosion of display signal lines
US7646017B2 (en) Thin film transistor array panel including assistant lines
JP2005309437A (ja) 表示装置及びその駆動方法
JP2007114778A (ja) 薄膜トランジスタ表示板
JP2005352455A (ja) 表示装置用駆動装置及び表示板
JP2003207797A (ja) 液晶表示装置および画像表示装置
US20060256248A1 (en) Thin film transistor array panel and method thereof
US20070171184A1 (en) Thin film transistor array panel and liquid crystal display
US20060158577A1 (en) Thin film transistor array panel for liquid crystal display and liquid crystal display
US20070052878A1 (en) Thin film transistor arrray panel and a repairing method thereof
US10209541B2 (en) Liquid crystal display device and method for manufacturing the same
KR101133193B1 (ko) 액정 표시 장치
KR20070076624A (ko) 액정 표시 장치
US7903185B2 (en) Pixel structure and exposure method thereof
KR20050109222A (ko) 수리 수단을 구비하는 표시 장치
KR20050053885A (ko) 4색 액정 표시 장치
KR20070018290A (ko) 액정 표시 장치
KR20060090115A (ko) 액정 표시 장치

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080124

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110223

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110301

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110511

RD02 Notification of acceptance of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7422

Effective date: 20110511

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110628

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110926

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111018

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111115

R150 Certificate of patent or registration of utility model

Ref document number: 4868744

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141125

Year of fee payment: 3

R371 Transfer withdrawn

Free format text: JAPANESE INTERMEDIATE CODE: R371

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

LAPS Cancellation because of no payment of annual fees