JP2006100443A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2006100443A JP2006100443A JP2004282793A JP2004282793A JP2006100443A JP 2006100443 A JP2006100443 A JP 2006100443A JP 2004282793 A JP2004282793 A JP 2004282793A JP 2004282793 A JP2004282793 A JP 2004282793A JP 2006100443 A JP2006100443 A JP 2006100443A
- Authority
- JP
- Japan
- Prior art keywords
- wiring board
- layer
- hole
- protective film
- electrode pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Parts Printed On Printed Circuit Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
【課題】 半導体素子等の電子部品を実装した際に配線基板にクラックが発生するのを抑制することのできる接続信頼性の高い配線基板を提供すること。
【解決手段】 本発明の配線基板は、上面に電極パッド1が形成された回路基板2と、回路基板2の上面に積層された、電極パッド1の上面の中央部を内側に位置させるように貫通孔3が形成された絶縁保護膜4と、電極パッド1の上面の中央部に形成されるとともに、側面が貫通孔3の内面に全周にわたって接触している金属層5とを具備している。
【選択図】 図1
【解決手段】 本発明の配線基板は、上面に電極パッド1が形成された回路基板2と、回路基板2の上面に積層された、電極パッド1の上面の中央部を内側に位置させるように貫通孔3が形成された絶縁保護膜4と、電極パッド1の上面の中央部に形成されるとともに、側面が貫通孔3の内面に全周にわたって接触している金属層5とを具備している。
【選択図】 図1
Description
本発明は、電子部品を搭載するための配線基板に関するものである。
近年、電子機器に対する小型化,高密度化に伴い、これに使用される半導体素子(ICチップ)等の電子部品の高密度化ばかりでなく、電子部品が搭載される配線基板に対しても高集積化の要求がなされている。それ故、配線基板には微細なパターン加工だけでなく、その電子部品との接続に対しても高度な実装技術が要求されている。
図2は従来の配線基板の要部断面図である。11は電極パッド、12は回路基板、13は貫通孔、14は絶縁保護膜、16は表層パッド、17は密着金属である。この配線基板の表層パッド16上に半田を用いたフリップチップ実装やTAB(Tape Automated Bonding)実装にて電子部品としての半導体素子が実装される。
しかし、フリップチップ実装やTAB実装を行なう際には、半導体素子や配線基板に大きな熱負荷や加重負荷がかかるため、その応力で、半導体素子や配線基板にクラックが発生し半導体素子や配線基板が破壊されることがあった。
下記に示す特許文献1ではTAB実装で発生する半導体素子のクラックを防止するために、半導体素子の露出不要な導体パターンを絶縁する働きを持つパッシベーション膜に少なくとも厚み1.2μm以上のシリコン窒化膜を形成していることで強度を大きくしている。
特開2000−188304号公報
しかしながら、半導体素子においては上記の方法によりクラックを防止できるが、配線基板においては、図3で示すようにポリイミド等の絶縁保護膜14と表層パッド16が密着金属17にて接合されているために、実装時にかかる熱負荷により、それらの熱膨張係数の違いから応力が発生し、絶縁保護膜や回路基板にクラックが発生するという問題があった。
従って、本発明は上記従来の問題点に鑑みて完成されたものであり、その目的は、半導体素子等の電子部品を実装した際に配線基板にクラックが発生するのを抑制することのできる接続信頼性の高い配線基板を提供することにある。
本発明の配線基板は、上面に電極パッドが形成された回路基板と、該回路基板の上面に積層された、前記電極パッドの上面の中央部を内側に位置させるように貫通孔が形成された絶縁保護膜と、前記電極パッドの上面の中央部に形成されるとともに、側面が前記貫通孔の内面に全周にわたって接触している金属層とを具備していることを特徴とする。
本発明の配線基板において、好ましくは、前記貫通孔は、その幅が下側に向かうにともなって漸次小さくなっていることを特徴とする。
本発明の配線基板は、上面に電極パッドが形成された回路基板と、この回路基板の上面に積層された、電極パッドの上面の中央部を内側に位置させるように貫通孔が形成された絶縁保護膜と、電極パッドの上面の中央部に形成されるとともに、側面が貫通孔の内面に全周にわたって接触している金属層とを具備していることにより、半導体素子等の電子部品が半田等の接合材を介して金属層に接合される際、絶縁保護膜と金属層との熱膨張係数差によって応力が生じたとしても、金属層と絶縁保護膜とが接触しているだけであるので互いに拘束されず、応力が大きくなるのを有効に防止することができ、絶縁保護膜や回路基板にクラックが生じるのを有効に抑制できる。
また、電子部品を接合するための接合材と電極パッドとが、側面が拘束されていない金属層を介して接合されているので、これらの接合部に応力が生じても金属層が適度に変形することによって応力を有効に緩和できる。よって、電子部品と電極パッドとの接続信頼性を良好に維持できる。
さらに、従来の配線基板は、電極パッドの外周部を覆う絶縁保護膜を厚くすることにより、電極パッドが回路基板から剥離するのを防止しようとすると、電極パッド上の絶縁保護膜の貫通孔が深くなり、この深い貫通孔の内面に表層パッドを形成して電子部品を接合材を介して接合すると、接合材が細長いものとなって強度が弱くなり、接合不良が生じるため、絶縁保護膜を厚くすることが困難であった。また、上記従来の配線基板において、表層パッドを厚くすれば、深い貫通孔を底上げして接合材が細長くなるのを防止することができたが、この場合、表層パッドが厚いために絶縁保護膜に対する応力が増大し、絶縁保護膜にクラックが生じていた。
これに対し、本発明の配線基板は、金属層が側面を拘束されていないので、応力が増大することなく金属層を厚くすることができる。その結果、電子部品を接合する接合材が細長くなって強度が低下することはなく、接続信頼性を良好にすることができる。
本発明の配線基板において、好ましくは、貫通孔の幅が下側に向かうにともなって漸次小さくなっていることから、電子部品を接合するための接合材の体積を大きくすることにより、比較的強度の弱い接合材の強度を高めることができるとともに、金属層の外周部と電極パッドの外周部とで絶縁保護膜を挟み込むことによって、絶縁保護膜を拘束して絶縁保護膜の上下方向の熱膨張による応力が生じるのを有効に防止することができ、その結果、電子部品の接続信頼性を向上できる。
本発明の配線基板について、以下図面を用いながら説明する。
図1は本発明の配線基板の実施の形態の一例を示す断面図である。1は電極パッド、2は回路基板、3は貫通孔、4は絶縁保護膜、5は金属層である。
回路基板2は絶縁基板の内部や表面に配線導体が形成されて成る。また、回路基板2を構成する絶縁基板は、樹脂やセラミック等から成る。絶縁基板は、好ましくは、電子部品がシリコン(Si)製の半導体素子の場合、熱膨張率が電子部品を形成するSiに近く、絶縁性に優れる絶縁材料である酸化アルミニウム(Al2O3)質焼結体、ガラスセラミックス等のセラミックスから成るのがよい。
このような回路基板2は、以下の方法により製作される。例えば酸化アルミニウム質焼結体で形成される場合には、酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウムの原材料粉末に適当な有機溶剤,溶媒を添加混合して泥漿状となすとともにこれをドクターブレード法等によってセラミックグリーンシートに成形し、回路基板2となる複数のセラミックグリーンシートに裁断する。回路基板2に貫通導体が必要な場合には、しかる後、セラミックグリーンシートの貫通導体が形成される所定位置に適当な打ち抜き加工により孔を形成する。
次に、タングステン(W),モリブデン(Mo)、モリブデン−マンガン(Mo−Mn)合金等の融点の高い金属粉末や適当な樹脂バインダー等から成る金属ペーストを準備し、スクリーン印刷法等によって所定のセラミックグリーンシートの所定位置に内層導体層となる金属ペースト層を10〜15μmの厚みに形成するとともに貫通導体が形成される孔に金属ペーストを充填する。最後に、これらセラミックグリーンシートを重ね合わせ、高温で焼成し、所定の形状に分割することによって製作される。
電極パッド1は、回路基板2との密着性のよい金属が用いられるのがよく、例えば、チタン(Ti)やクロム(Cr),タンタル(Ta),ニオブ(Nb),Ni−Cr合金,Ta2N,Cr−Cu合金、Ti−Cu合金等が用いられる。このような電極パッド1は、蒸着法やスパッタリング法、イオンプレーティング法等の薄膜形成法によって成膜され、またフォトリソグラフィ法,エッチング法等により加工される。
電極パッド1の厚みは100〜2,000オングストロームが良い。100オングストローム未満では、下地となる回路基板2に強固に密着させることが困難となる傾向にあり、2,000オングストロームを超えると、電極パッド1の成膜時の電極パッド1の内部の応力によって剥離が生じ易くなる。
そして、この回路基板2上にソルダーレジストやポリイミド等の有機系絶縁性樹脂で構成される絶縁保護膜4を形成し、フォトリソグラフィ法やレーザー加工技術により貫通孔3を形成する。
貫通孔3は、その幅が下側に向かうにともなって漸次小さくなっているのがよい。これにより、電子部品を接合するための接合材の体積を大きくすることにより、比較的強度の弱い接合材の強度を高めることができるとともに、金属層5の外周部と電極パッド1の外周部とで絶縁保護膜4を挟み込むことによって、絶縁保護膜4を拘束して絶縁保護膜4の上下方向の熱膨張による応力が生じるのを有効に防止することができ、その結果、電子部品の接続信頼性を向上できる。
電子部品との接続部である金属層5は、例えば、Cuめっきにて電極パッド1の上面に形成される。この金属層5は、従来のように側面がCr等の密着金属を介して絶縁保護膜4の貫通孔3の内面に全周にわたって密着しておらず、貫通孔3の内面に接触しているのが本発明の特徴である。なお、金属層5の表面には腐食等の防止や実装性を向上するためにNi−Auのめっきが施されるのがよい。
本発明の配線基板と電子部品との接続は半田等の接合材を用いたフリップチップ実装にて行なわれる。
従来の構造では、回路基板の熱膨張係数(酸化アルミニウム質焼結体の熱膨張係数は約7ppm/K)と絶縁保護膜の熱膨張係数(ポリイミドの熱膨張係数は約25〜60ppm/K)との違いによって大きな熱応力が加わることにより、絶縁保護膜や回路基板にクラックが生じやすかったのに対し、本発明の配線基板は、半導体素子等の電子部品が半田等の接合材を介して金属層5に接合される際、絶縁保護膜4と金属層5との熱膨張係数差によって応力が生じたとしても、金属層5と絶縁保護膜4とが接触しているだけであるので互いに拘束されず、応力が大きくなるのを有効に防止することができ、絶縁保護膜4や回路基板2にクラックが生じるのを有効に抑制できる。
また、電子部品を接合するための接合材と電極パッド1とが、側面が拘束されていない金属層5を介して接合されているので、これらの接合部に応力が生じても金属層5が適度に変形することによって応力を有効に緩和できる。よって、電子部品と電極パッド1との接続信頼性を良好に維持できる。
さらに、従来の配線基板は、電極パッドの外周部を覆う絶縁保護膜を厚くすることにより、電極パッドが回路基板から剥離するのを防止しようとすると、電極パッド上の絶縁保護膜の貫通孔が深くなり、この深い貫通孔の内面に表層パッドを形成して電子部品を接合材を介して接合すると、接合材が細長いものとなって強度が弱くなり、接合不良が生じるため、絶縁保護膜を厚くすることが困難であった。また、上記従来の配線基板において、表層パッドを厚くすれば、深い貫通孔を底上げして接合材が細長くなるのを防止することができたが、この場合、表層パッドが厚いために絶縁保護膜に対する応力が増大し、絶縁保護膜にクラックが生じていた。
これに対し、本発明の配線基板は、金属層5が側面を拘束されていないので、応力が増大することなく金属層5を厚くすることができる。その結果、電子部品を接合する接合材が細長くなって強度が低下することはなく、接続信頼性を良好にすることができる。
本発明の配線基板における回路基板2としては、図2に示すように、絶縁基板と配線導体とから成る基体の上面に、樹脂絶縁層と薄膜配線層とが複数積層された多層配線部が形成されて成るものでも良い。
図2は本発明の配線基板の実施の形態の他の一例を示す断面図である。1は電極パッド、2は回路基板、2−1は回路基板を構成する基体、2−2は回路基板を構成する多層配線部、3は貫通孔、4は絶縁保護膜、5は金属層、6は樹脂絶縁層、7は薄膜配線層である。
樹脂絶縁層6は上下に位置する薄膜配線層7を電気的に絶縁し、薄膜配線層7は電気信号を伝達するための伝達路として機能する。樹脂絶縁層6は、例えば、絶縁フィルム層と絶縁性接着剤層とから構成されており、絶縁フィルム層はポリイミド樹脂,ポリフェニレンサルファイド樹脂,全芳香族ポリエステル樹脂,フッ素樹脂等から成る。また、絶縁性接着剤層はポリアミドイミド樹脂,シロキサン変性ポリイミド樹脂,シロキサン変性ポリアミドイミド,ビスマレイミドトリアジン樹脂,エポキシ樹脂等から成る。
樹脂絶縁層6は、例えば、まず12.5乃至50μm程度の絶縁フィルム層に絶縁性接着剤をドクターブレード法等を用いて乾燥厚みで5乃至20μm程度に塗布し乾燥させたものを準備し、これを基体2−1や下層の樹脂絶縁層6の上面に下面が絶縁性接着剤層となるように積み重ね、加熱プレス装置を用いて加熱加圧し接着することによって形成される。
樹脂絶縁層6の層間に形成される薄膜配線層7は、銅,金,アルミニウム,ニッケル,クロム,モリブデン,チタンおよびそれらの合金等の金属材料から成り、これらをスパッタリング法,蒸着法,めっき法等の薄膜形成技術を採用することによって形成する。薄膜配線層7の形成方法は、例えば、まず樹脂絶縁層6の表面に広面積に、銅層を主体としこの銅層の少なくとも一方の主面に拡散防止層(バリア層)としてのクロム,モリブデン,チタン等を被着させて下地導体層を形成する。次に、この上に所望のパターンにフォトレジストを形成し、このフォトレジストをマスクにして主導体層の部分をめっき法にて所望の厚みまで形成する。その後、めっきされなかった不要部分のフォトレジストを剥離し、さらに下地導体層をエッチングにて除去することにより、所望のパターンに加工することができる。
さらに、樹脂絶縁層6には所定位置にビアホールが形成されている。ビアホールは、例えば所定位置の樹脂絶縁層6を紫外線レーザー等で除去することにより形成される。そして、この樹脂絶縁層6の上面に薄膜配線層7を形成する際にビアホール内部にも導体を充填してビアホール導体を形成する。これにより、ビアホール導体が樹脂絶縁層6を挟んで上下に位置する薄膜配線層7同志を電気的に接続する接続路となる。
なお、本発明は以上の実施の形態の例に限定されるものではなく、本発明の要旨を逸脱しない範囲内であれば種々の変更は可能である。
1:電極パッド
2:回路基板
3:貫通孔
4:絶縁保護膜
5:金属層
2:回路基板
3:貫通孔
4:絶縁保護膜
5:金属層
Claims (2)
- 上面に電極パッドが形成された回路基板と、該回路基板の上面に積層された、前記電極パッドの上面の中央部を内側に位置させるように貫通孔が形成された絶縁保護膜と、前記電極パッドの上面の中央部に形成されるとともに、側面が前記貫通孔の内面に全周にわたって接触している金属層とを具備していることを特徴とする配線基板。
- 前記貫通孔は、その幅が下側に向かうにともなって漸次小さくなっていることを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004282793A JP2006100443A (ja) | 2004-09-28 | 2004-09-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004282793A JP2006100443A (ja) | 2004-09-28 | 2004-09-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006100443A true JP2006100443A (ja) | 2006-04-13 |
Family
ID=36239981
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004282793A Pending JP2006100443A (ja) | 2004-09-28 | 2004-09-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006100443A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009069398A1 (ja) * | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | セラミック複合多層基板及びその製造方法並びに電子部品 |
-
2004
- 2004-09-28 JP JP2004282793A patent/JP2006100443A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2009069398A1 (ja) * | 2007-11-30 | 2009-06-04 | Murata Manufacturing Co., Ltd. | セラミック複合多層基板及びその製造方法並びに電子部品 |
JP5029699B2 (ja) * | 2007-11-30 | 2012-09-19 | 株式会社村田製作所 | セラミック複合多層基板及びその製造方法並びに電子部品 |
US8304661B2 (en) | 2007-11-30 | 2012-11-06 | Murata Manufacturing Co., Ltd. | Ceramic composite multilayer substrate, method for manufacturing ceramic composite multilayer substrate and electronic component |
CN101874429B (zh) * | 2007-11-30 | 2013-04-03 | 株式会社村田制作所 | 陶瓷复合多层基板及其制造方法以及电子元器件 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4361826B2 (ja) | 半導体装置 | |
JP5413707B2 (ja) | 金属−セラミック複合基板及びその製造方法 | |
JP2001257288A (ja) | フリップチップ型半導体装置及びその製造方法 | |
EP0905763A2 (en) | Multilayer wiring substrate and method for producing the same | |
JP2003031576A (ja) | 半導体素子及びその製造方法 | |
JP2007096246A (ja) | 配線基板およびそれを用いた電子装置 | |
WO2019111966A1 (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JP2008159973A (ja) | 電子部品モジュールおよびこれを内蔵した部品内蔵回路基板 | |
JP4460341B2 (ja) | 配線基板およびその製造方法 | |
CN110349927B (zh) | 多层配线结构体及其制造方法 | |
JP4687205B2 (ja) | 電子部品 | |
JP2007234660A (ja) | 配線基板および配線基板の製造方法 | |
JP2010003871A (ja) | 配線基板およびプローブカードならびに電子装置 | |
JP4597561B2 (ja) | 配線基板およびその製造方法 | |
JP5996971B2 (ja) | 多層配線基板およびそれを用いたプローブカード | |
JP2006100443A (ja) | 配線基板 | |
JP2011009694A (ja) | 配線基板およびプローブカードならびに電子装置 | |
JP2010192784A (ja) | 配線基板およびプローブカードならびに電子装置 | |
JP6884062B2 (ja) | 配線基板 | |
JP6418918B2 (ja) | プローブカード用回路基板およびそれを備えたプローブカード | |
JPH08172273A (ja) | セラミック配線基板及びその実装構造体 | |
JP2011043493A (ja) | プローブカードおよびプローブ装置 | |
JP2007234659A (ja) | 基板およびそれを用いた電子装置 | |
JP6887862B2 (ja) | 有機回路基板、回路基板およびプローブカード | |
JP2006147932A (ja) | 多層配線基板及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070820 |
|
A977 | Report on retrieval |
Effective date: 20090910 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20090915 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A02 | Decision of refusal |
Effective date: 20100202 Free format text: JAPANESE INTERMEDIATE CODE: A02 |