JP2006092225A - コントローラ、データ転送制御装置及びデータ転送制御方法 - Google Patents
コントローラ、データ転送制御装置及びデータ転送制御方法 Download PDFInfo
- Publication number
- JP2006092225A JP2006092225A JP2004276364A JP2004276364A JP2006092225A JP 2006092225 A JP2006092225 A JP 2006092225A JP 2004276364 A JP2004276364 A JP 2004276364A JP 2004276364 A JP2004276364 A JP 2004276364A JP 2006092225 A JP2006092225 A JP 2006092225A
- Authority
- JP
- Japan
- Prior art keywords
- data
- request
- controller
- data storage
- transfer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Bus Control (AREA)
- Information Transfer Systems (AREA)
Abstract
【解決手段】 アプリケーション3と外部ターゲット装置1との間でのデータ転送を制御するコントローラ5であって、アプリケーション3又は外部ターゲット装置1から転送されたデータを一時的に格納するデータ格納部A(54)、データ格納部B(55)と、複数のデータ格納部へのデータの書込みと読み出しとを並行して行なうRAM制御部52とを有する構成としている。同一の要求が連続した場合に、1つのデータ格納部へのデータの書込みと、データを格納したデータ格納部からのデータの読み出しを並行して行なうことができるので、処理時間を短縮し転送効率を改善することができる。
【選択図】 図2
Description
転送要求レート[MB/S]=A/(X+Y)・・・・・(1)
なお、Aは、データ転送数を示し、Xは、データ転送に必要なクロック数を示し、Yは設定値である。
3 アプリケーション 6 データ転送制御装置
51 ターゲット側IF 52 RAM制御部
53 アプリケーション側IF 54 データ格納部A
55 データ格納部B 56 転送制御部
61 ターゲット側制御部 62 第1コントローラ
63 第2コントローラ 64 アプリケーション側制御部
Claims (7)
- 第1の装置と第2の装置との間でのデータ転送を制御するコントローラであって、
前記第1又は前記第2の装置から転送されたデータを一時的に格納する複数のデータ格納手段と、
前記複数のデータ格納手段へのデータの書込みと読み出しとを並行して行なう制御手段とを有することを特徴とするコントローラ。 - 前記制御手段は、前記第1の装置からの要求に従って、選択した前記データ格納手段へのデータを書込み中に、他の前記データ格納手段に格納されたデータを読み出して前記第2の装置に出力することを特徴とする請求項1記載のコントローラ。
- 前記第1の装置から連続して要求が出され、今回の要求が前回とは異なる要求であった場合に、前記複数のデータ格納手段がすべてのデータを送出するまで前記要求の受け付けを停止させる転送制御手段を有することを特徴とする請求項1又は2記載のコントローラ。
- 前記転送制御手段は、前記第1の装置と前記第2の装置との間で行なわれるデータ転送のサイズと、読み出すデータを記録したアドレス情報とを記録する記録手段を備えることを特徴とする請求項1から3のいずれか一項記載のコントローラ。
- 請求項1から4のいずれか一項に記載のコントローラを複数備え、前記第1の装置と前記第2の装置との間でデータの連続転送を行うことを特徴とするデータ転送制御装置。
- 前記転送制御手段は、前記第1の装置から設定されたデータ転送レートとなるように、前記第2の装置から読み出して、前記第1の装置に出力するデータの転送タイミングを調整することを特徴とする請求項5記載のデータ転送制御装置。
- 第1の装置と第2の装置との間でのデータ転送制御方法であって、
前記第1の装置から転送されたデータを一時的に第1のデータ格納手段に格納するステップと、
前記第1のデータ格納手段へのデータの格納が終了すると、前記第1の装置からの次の要求に従って第2のデータ格納手段にデータを格納しながら前記第1のデータ格納手段からデータを読み出して前記第2の装置へ転送するステップとを有することを特徴とするデータ転送制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276364A JP2006092225A (ja) | 2004-09-24 | 2004-09-24 | コントローラ、データ転送制御装置及びデータ転送制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004276364A JP2006092225A (ja) | 2004-09-24 | 2004-09-24 | コントローラ、データ転送制御装置及びデータ転送制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006092225A true JP2006092225A (ja) | 2006-04-06 |
Family
ID=36233127
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004276364A Pending JP2006092225A (ja) | 2004-09-24 | 2004-09-24 | コントローラ、データ転送制御装置及びデータ転送制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006092225A (ja) |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61217858A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | デ−タ伝送装置 |
JPH03131951A (ja) * | 1989-10-18 | 1991-06-05 | Fujitsu Ltd | データ転送方式 |
JPH07319840A (ja) * | 1994-05-27 | 1995-12-08 | Fuji Xerox Co Ltd | マルチcpu装置 |
-
2004
- 2004-09-24 JP JP2004276364A patent/JP2006092225A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS61217858A (ja) * | 1985-03-25 | 1986-09-27 | Hitachi Ltd | デ−タ伝送装置 |
JPH03131951A (ja) * | 1989-10-18 | 1991-06-05 | Fujitsu Ltd | データ転送方式 |
JPH07319840A (ja) * | 1994-05-27 | 1995-12-08 | Fuji Xerox Co Ltd | マルチcpu装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11379149B2 (en) | Memory device including a processing circuit, memory controller controlling the memory device and memory system including the memory device | |
JP2008102706A5 (ja) | メモリ制御回路とメモリ制御方法、及び集積回路と当該メモリ制御回路におけるodt制御方法 | |
US20070297433A1 (en) | Method and apparatus for double buffering | |
JP2009517725A (ja) | メモリ・システム内で不確定な読み取りデータ待ち時間を可能にする方法及びシステム | |
JP2010157130A (ja) | メモリシステム | |
US8924606B2 (en) | Storage system and data transfer control method | |
JP6370027B2 (ja) | 高クロック速度での連続リードバーストサポート | |
JP2008226423A (ja) | ライトトレーニング機能を持つ半導体メモリ装置 | |
US20060236001A1 (en) | Direct memory access controller | |
US20170160952A1 (en) | Memory controller, memory system, and information processing system | |
JP2008009817A (ja) | 半導体装置及びデータ転送方法 | |
JP2009093227A (ja) | メモリアクセス制御装置及びメモリアクセス制御方法 | |
JP2007249938A (ja) | Usbホストシステム、avデータ再生装置およびavデータ記録装置 | |
JP2005070992A (ja) | モジュール間データ転送確認機能を有する装置並びにストレージ制御装置および同装置用インターフェイスモジュール | |
EP2183663B1 (en) | Mass storage system with improved usage of buffer capacity | |
JP2006092225A (ja) | コントローラ、データ転送制御装置及びデータ転送制御方法 | |
JP2010009557A (ja) | メモリコントローラ | |
US20060047866A1 (en) | Computer system having direct memory access controller | |
JP5037814B2 (ja) | メモリ制御装置及びメモリ制御方法 | |
JP2008118211A (ja) | データ転送装置及びデータ転送方法 | |
JP2008225894A (ja) | Sdramコントローラ | |
JPH076093A (ja) | 記憶制御装置 | |
JP2005301739A (ja) | メモリコントローラ及び半導体装置 | |
JP2005107806A (ja) | データバックアップ方法及びバックアップ装置 | |
JP3447035B2 (ja) | 試験パターン発生器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070817 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20090828 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20090901 |
|
A521 | Written amendment |
Effective date: 20091026 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100706 |