JP2006080646A - 信号処理装置及び映像表示装置 - Google Patents

Abstract

【課題】 デジタル回路とアナログ回路を備えた構成において、充分なノイズ低減策を講じる。
【解決手段】 信号処理装置１は、デジタル回路を含む第一の回路部２と、アナログ信号の保持回路３ａを含む第二の回路部３と、信号出力部４を備えており、各回路部が同期的に動作する。第一の回路部２のデジタル回路動作が停止した状態で、第二の回路部２でアナログ信号保持が行われ、該アナログ信号保持が行われた後で該デジタル回路の動作が開始される。第二の回路部２内でアナログ信号保持を行う場合には、デジタル回路や信号出力部の動作が行われないように構成した。
【選択図】 図１

Description

本発明は、デジタル回路部と、アナログ信号の保持回路を含むアナログ回路部とを備えた装置構成において、デジタルノイズ干渉への充分な対策を講じることによって装置の性能や信頼性を高めるための技術に関する。

プロジェクション型ディスプレイ装置等の映像表示装置には、例えば、液晶パネルやＤＭＤ（Digital Micromirror Device：テキサス・インスツルメンツ社製）等を用いた空間光変調器と、投影レンズを含む光学系を備え、二次元画像を前方のスクリーン上に映し出すようにした構成が知られている。また、近年では、一次元空間変調型の光変調素子として、米国シリコン・ライト・マシン（ＳＬＭ）社開発のグレーティング・ライト・バルブ（Grating Light Valve、以下、「ＧＬＶ」という。）が注目されている。ＧＬＶ素子は、電圧印加によって発生するクーロン引力を用いた変調可能なリボン構造を有する回折格子型空間変調器である。

映像表示装置における映像信号処理系では、例えば、デジタルデータを処理するデジタル信号処理部と、サンプル・ホールド（以下、「Ｓ／Ｈ」と略記する。）回路等を含むアナログ信号処理部を備えた回路構成が採用され、入力インターフェース部に取り込まれるデジタル信号の変化や、内部デジタル回路動作等に伴って、デジタルノイズが発生し、該ノイズがＳ／Ｈ回路等に混入した場合に、表示装置の駆動信号に悪影響を及ぼす虞が生じる。

図２２は、Ｓ／Ｈ時のノイズ干渉について説明するための概略的な波形図を示したものである。

図中の「ＳＳ」はサンプル信号（あるいはサンプリングパルス）を示しており、パルス後縁のタイミングでホールド（信号保持）が行われる。また、「Ｓi」がアナログ入力信号、「Ｓo」がアナログ出力信号をそれぞれ示している（ある電圧レベルに対して、波状のノイズｎ、ｎが重畳している様子を示す。）。「ＣＬＫ」は動作タイミングの基準となるクロック信号を示す。

信号ＳＳの後縁のタイミングに従ってノイズ部分が保持された場合に（Ｓiの波形の一部を円形枠で囲んで示す。）、Ｓoのレベルに誤差が発生してしまう。つまり、ノイズ混入によって予期しない電圧値が保持されてしまい、「ΔＥ」で示す誤差がＳoに生じると、入力データに対して正しくない駆動信号が画像表示用素子に供給される結果、画質低下等を齎す原因となる。

このように、Ｓ／Ｈ回路におけるホールドタイミングを与えるクロックと、デジタル回路の動作クロックとが同じ基準クロックに基づいて形成されることで互いに同期関係が確立されている構成形態において、デジタルノイズがアナログ信号に重畳された時点でＳ／Ｈが行われることに起因する弊害への対策が必要とされる。例えば、デジタル回路の動作クロックと、Ｓ／Ｈ回路等を含むアナログ回路の動作クロックを互いに同期化させて、後者の動作クロックを前者の動作クロックの変化点からずらすように設定し、デジタルノイズの発生しない期間でアナログ入力信号の保持が行われるようにした構成が知られている（例えば、特許文献１参照）。

特開平１−２０６７２６号公報

しかしながら、従来の回路構成では、瞬時的なノイズへの対策を講じたものが多いが、ある程度の長い期間に亘って発生する持続性ノイズへの配慮がなされていないか、あるいは該ノイズを除去するための充分な対策が講じられていないことが問題とされる。

例えば、デジタル回路動作に伴う大振幅ノイズ等がアナログ入力信号に重畳して、この状態が長引いた場合に、Ｓ／Ｈ出力に誤差が生じてしまうといった問題を回避することが困難である。

そこで、本発明は、デジタル回路とアナログ回路を備えた構成において、充分なノイズ低減策を講じることを課題とする。

本発明に係る信号処理装置は、上記した課題を解決するために、第一の回路部内におけるデジタル回路の動作が停止した状態において、第二の回路部内でアナログ信号の保持が行われ、該アナログ信号の保持が行われた後で該デジタル回路の動作が開始されるように構成することにより、該デジタル回路の動作中にアナログ信号の保持が行われないようにしたものである。

また、本発明に係る映像表示装置は、Ｓ／Ｈ回路によりサンプリングが行われるときに、デジタルデータ処理又はデジタルデータの転送が停止されるように構成したものである。

従って、本発明では、アナログ信号保持に際し、デジタル回路動作やデジタルデータ転送が停止状態とされるので、デジタルノイズの干渉による影響を充分に低減することができる（特に、アナログ信号の保持回路への持続性ノイズの影響を抑えるには、デジタル回路動作等を積極的に停止させた状態で信号保持動作を行うことが望ましい。）。

本発明によれば、デジタル回路動作等に伴う瞬時的なノイズはもとより、持続性ノイズへの対策を充分に講じることができるので、装置の性能や信頼性の向上に有効である。

そして、ノイズの影響が信号出力段に及ばないようにするためには、アナログ信号保持が行われるときに、信号出力部の動作を停止させるか又は該信号出力部の出力が変化しないように規制することが好ましい。

また、上記第一及び第二の回路部の動作を制御するための制御手段を有する形態において、該制御手段から第一の回路部に送出される信号によってデジタル回路の動作が開始され、該デジタル回路の動作終了がデジタル回路から制御手段に通知された場合に、制御手段からアナログ信号の保持回路に送出される信号によってアナログ信号保持が行われるように構成する。これによって、デジタル回路動作の終了後にアナログ信号保持が確実に行われる。制御手段によって、第一の回路部及び第二の回路部及び信号出力部の動作を制御する構成形態では、上記の動作制御に加えて、アナログ信号の保持回路の動作終了が第二の回路部から制御手段に通知された場合に、制御手段から信号出力部に送出される信号によって信号出力動作が行われるように構成する。これによって、デジタル回路動作、信号保持動作、信号出力動作が期間的に重複しないように動作制御が行われる（各動作間でのオーバーラップの禁止）。

上記第一の回路部及び第二の回路部についてそれらの優先度に応じた動作制御を行う制御手段を有する形態では、アナログ信号の保持動作がデジタル回路の動作よりも優先される場合に、該制御手段から第一の回路部に送出される信号によってデジタル回路の動作が中止され、かつ該制御手段から第二の回路部に送出される信号によってアナログ信号の保持回路の動作が開始されるように構成する。そして、デジタル回路の動作が保持回路によるアナログ信号の保持動作よりも優先される場合に、制御手段から第二の回路部に送出される信号によってアナログ信号の保持動作が中止され、かつ制御手段から第一の回路部に送出される信号によってデジタル回路の動作が開始されるように構成する。これにより、優先度に応じた回路部の動作制御において、デジタル回路動作と信号保持動作とが期間的に重複しないように排他的な制御が行われる。
また、この他には、予め定められたタイミング設定に従ってデジタル回路動作と信号保持動作とが期間的に重複しないようにする制御形態が挙げられる。

画像表示用素子を駆動するための信号出力回路を備えた映像表示装置への適用においては、Ｓ／Ｈ回路によりサンプリングが行われるときに、デジタルデータ処理又はデジタルデータの転送を停止させるとともに、信号出力回路の動作を停止するか又は該信号出力回路の出力が変化しないように規制することが好ましい。これによって、Ｓ／Ｈ回路や信号出力回路へのノイズ干渉を防止することができ、高画質化等に有効である。

また、デジタル信号からアナログ信号への変換回路及び該変換回路の後段に設けられるＳ／Ｈ回路に対して動作制御用のタイミング信号を送出するタイミング制御回路を備えた構成への適用において、デジタル−アナログ変換後のＳ／Ｈ回路又はデジタル−アナログ変換回路内のＳ／Ｈ回路へのノイズ干渉を防止できる。

図１は本発明の基本構成例を示すものであり、例えば、映像表示装置等への適用が挙げられるが、これに限らず、高精度を要求される各種装置（デジタル及びアナログ混載回路を有する装置）への適用が可能である。

信号処理装置１は、デジタル回路を含む第一の回路部２と、アナログ信号の保持回路３ａを含む第二の回路部（アナログ回路部）３を備え、例えば、第一及び第二の回路部が同期的に動作するように構成されている。

図２に示すように、信号処理装置１の適用においては、下記に示す形態が挙げられる。

（Ｉ）第一の回路部２の後段に第二の回路部３が配置された構成形態（図２（Ａ）参照）
（ＩＩ）第二の回路部３の後段に第一の回路部２が配置された構成形態（図２（Ｂ）参照）

図２中の「ＤＰ」はデジタル信号処理を示し、「ＡＰ」はアナログ信号処理を示している。また、「Ｄ−ｉｎｐｕｔ」がデジタル入力信号、「Ａ−ｉｎｐｕｔ」がアナログ入力信号、「Ｄ−ｏｕｔｐｕｔ」がデジタル出力信号、「Ａ−ｏｕｔｐｕｔ」がアナログ出力信号である。

上記形態（Ｉ）では、デジタル信号処理の後にアナログ信号処理が行われ、上記形態（ＩＩ）では逆にアナログ信号処理の後で、デジタル信号処理が行われる。

図１に示す信号出力部４は、制御対象（例えば、画像表示デバイス等）に信号を出力してその駆動を行うために設けられており、第一の回路部２又は第二の回路部３の後段に配置される。尚、信号出力部４については、これを第一の回路部２又は第二の回路部３に含めた構成形態も勿論可能である。

制御手段５は、第一の回路部２及び第二の回路部３、さらには信号出力部４の動作をそれぞれ制御するために設けられている。

信号処理装置１では、第二の回路部３にてアナログ信号の保持が行われるときには、第一の回路部２内のデジタル回路の全部又は一部の動作が一時的に停止される（デジタル回路の動作中にアナログ信号保持が行われない。）。また、第二の回路部３でのアナログ信号の保持が行われるときには、信号出力部４の動作が停止されるか又は該信号出力部４の出力が変化しないように規制される。

例えば、第一の回路部２と第二の回路部３に関して同期的な動作制御を行う場合に、両者が同時に動作すると、上記したように、デジタルノイズの影響がアナログ信号処理に及んでしまうことへの対策が必要となる。その場合、デジタル回路とアナログ回路を動作させた状態で、デジタル回路動作とアナログ信号の保持動作のタイミングを時間的にずらす方法だけでは、例えば、デジタル回路動作に伴うノイズの持続時間が長いために、ノイズ後縁がアナログ信号の保持動作期間に及んだ場合の影響等を排除することができない。

そこで、アナログ信号の保持動作中には、デジタル回路動作を停止させることによって、両動作を排他的に制御することが好ましく、これによって、アナログ信号の保持動作に対するノイズの影響を排除し、Ｓ／Ｎ比（信号対ノイズ比）を向上させることができる。デジタル回路を停止させる場合には、クロックを停止させる方法、デジタル回路を起動する信号を抑制する方法がある。そして、さらには、アナログ信号の保持動作中に、信号出力部４の動作や出力変化を停止させることによって、信号出力段で発生するノイズによってアナログ信号の保持電圧に影響が及ばないようにすることが好ましい。

図３は、第二の回路部がＳ／Ｈ回路を備えた構成例を示したものである。

信号処理装置１Ａは、上記第一の回路部２に相当するデジタル回路６と、上記第二の回路部３に相当するアナログ回路７と、上記信号出力部４に相当する信号出力回路８を備えている。

例えば、ＤＡＣ（デジタル−アナログ変換）機能を有する構成への適用においては、図に実線の矢印で示すように、デジタル回路６からのデジタルデータがアナログ回路７に送られてデジタル−アナログ変換及びＳ／Ｈが行われた後（つまり、前段部がデジタル回路部、後段部がアナログ回路部とされる。）、アナログ出力が信号出力回路８に送出される。

また、ＡＤＣ（アナログ−デジタル変換）機能を有する構成への適用においては、図に一点鎖線で示すように、アナログ回路７においてアナログデータのＳ／Ｈ動作が行われた後、アナログ−デジタル変換されたデータが信号出力回路８（デジタルインターフェース回路等）に送出される（この場合には、前段部がアナログ回路部で、後段部がデジタル回路部とされる。）。

一般に、Ｓ／Ｈ回路９を含むアナログ回路７はノイズに敏感であり、場合によってはノイズがシステムを破綻させる状況が生じ得る。

そこで、デジタル回路６、Ｓ／Ｈ回路９を含むアナログ回路７、信号出力回路８の各回路部を含む構成形態において、回路部の動作制御を行うための制御回路１０Ａを設ける。つまり、制御回路１０Ａからデジタル回路６に送出される信号（デジタルデータ出力制御信号）によってデジタル回路動作が制御され、制御回路１０Ａからアナログ回路７に送出される信号（Ｓ／Ｈ制御信号）によってアナログ信号の保持動作が制御されるように構成し、さらには、制御回路１０Ａから信号出力回路８に送出される信号（出力制御信号）によって信号出力動作又は出力変化の有無が制御されるように構成する。

制御回路１０Ａから各回路部への制御信号に従って動作制御を行うことにより、回路部間に亘るノイズの影響を排除することができる。即ち、Ｓ／Ｈ回路９によりサンプリングを行うときには、デジタル回路６及び信号出力回路８の動作を止めることにより、ノイズのホールドを回避する（ノイズを減らすのではなく、ノイズ発生時には、サンプリングを行わないようにする。）。

尚、本発明の適用においては、信号処理装置１Ａに示す構成に限らず、例えば、下記のような形態が挙げられる。

（Ａ）制御手段と各回路部との間で、動作開始信号及び動作終了信号を通知し合う構成形態
（Ｂ）制御手段により各回路部に係る動作の優先度に応じた動作制御を行う構成形態。

この他には、予め定められたタイミング設定に従って各回路部の動作制御を行う構成形態が挙げられる。

先ず、上記（Ａ）について図４乃至図８を用いて説明する。

図４に示す信号処理装置１Ｂでは、上記制御手段５に相当する制御回路１０Ｂから各回路部に対して動作開始信号が送出され、各回路部の動作が終了した場合において動作終了信号が制御回路１０Ｂに送出される。

つまり、制御回路１０Ｂからデジタル回路６に対してその動作開始を指示する信号（デジタル回路動作開始信号）が送出された場合に該デジタル回路動作が開始され、その後、デジタル回路動作が終了した場合にその旨を示す信号（デジタル回路動作終了信号）が制御回路１０Ｂに送出される。

また、制御回路１０Ｂからアナログ回路７に対してアナログ信号保持の開始を指示する信号（Ｓ／Ｈ制御開始信号）が送出された場合にＳ／Ｈ回路９の動作が開始され、その後、Ｓ／Ｈ回路９の動作が終了した場合にその旨を示す信号（Ｓ／Ｈ制御終了信号）が制御回路１０Ｂに送出される。

そして、制御回路１０Ｂから信号出力回路８に対して出力開始を指示する信号（出力開始信号）が送出された場合に信号出力が開始され、その後、信号出力が終了した場合にその旨を示す信号（出力終了信号）が制御回路１０Ｂに送出される。

図５は、デジタル回路動作、Ｓ／Ｈ制御、信号出力制御の関係を例示したタイミングチャート図である。本例ではこの３者が同時期に行われないように排他的に制御が行われる。

先ず、図の最上段に示すデジタル回路動作開始信号によってデジタル回路動作（又は処理）が開始された後、該動作が終了すると、デジタル回路動作終了信号がデジタル回路６から制御回路１０Ｂに対して出力される。該信号が出力されると、アナログ回路７にＳ／Ｈ制御開始信号が出力されてサンプリングが行われる。Ｓ／Ｈ動作が終了すると、Ｓ／Ｈ制御終了信号が制御回路１０Ｂに出力される。そして、該信号が出力された後に、制御回路１０Ｂから信号出力回路８に出力開始信号が出力される。その後、信号出力回路８の動作が終了すると、制御回路１０Ｂに出力終了信号が送られ、該信号を受けた制御回路１０Ｂがデジタル回路６に対してデジタル回路動作開始信号を出力するといったサイクルが繰り返される。

図６は３動作に関する状態遷移図を示しており、図中に示す各記号の意味は以下の通りである。

・「ＤＰ」＝デジタル回路動作
・「Ｓ／Ｈ」＝サンプル・ホールド
・「ＯＵＴ」＝信号出力

尚、図中の「（ｓ）」が動作開始を示し、「（ｅ）」が動作終了を意味する。

動作制御をまとめると下記のようになる。

（１）「ＤＰ」（制御回路１０Ｂからデジタル回路６（上記第一の回路に相当する。）に対して送出される信号によってデジタル回路６の動作が開始される。）
（２）「ＤＰ」→「Ｓ／Ｈ」（デジタル回路６の動作が終了したことが制御回路１０Ｂに通知される。）
（３）「Ｓ／Ｈ」（制御回路１０ＢからＳ／Ｈ回路に送出される信号によってアナログ信号保持が行われる。）
（４）「Ｓ／Ｈ」→「ＯＵＴ」（Ｓ／Ｈ動作の終了がアナログ回路７（上記第二の回路部に相当する。）から制御回路１０Ｂに通知される。）
（５）「ＯＵＴ」（制御回路１０Ｂから信号出力回路８（上記信号出力部に相当する。）に送出される信号によって信号出力動作が行われる。）
（６）「ＯＵＴ」→「ＤＰ」（信号出力の終了が信号出力回路８から制御回路１０Ｂに通知されて、上記（１）に戻る。）

このように、本例においては、各回路部（デジタル回路、アナログ回路、信号出力回路）の処理時間が、処理内容や実行タイミングに応じて動的に変化した場合でも、Ｓ／Ｈ動作と、デジタル回路動作及び信号出力動作とが同時に実行されることはない。

尚、上記の例に限らず、図７のタイミングチャート図に示すように、デジタル回路動作と信号出力動作とが同時期に行われることを許容し、この２つの動作とＳ／Ｈ動作とが排他的に行われるようにした形態でも構わない。

図８は、３動作に関する状態遷移図を示しており、図中に示す各記号の意味は上記した通りであり、また、図中の「＆＆」は論理積を意味する。

本例の動作制御をまとめると下記のようになる。

（１）「ＤＰ」（制御回路１０Ｂからデジタル回路６（上記第一の回路に相当する。）に対して送出される信号によってデジタル回路６の動作が開始される。）
（２）「ＤＰ」、「ＯＵＴ」→「Ｓ／Ｈ」（デジタル回路６及び信号出力回路８の動作が終了したことが制御回路１０Ｂに通知される。）
（３）「Ｓ／Ｈ」（制御回路１０ＢからＳ／Ｈ回路に送出される信号によってアナログ信号保持が行われる。）
（４）「Ｓ／Ｈ」→「ＯＵＴ」、「ＤＰ」（Ｓ／Ｈ動作の終了がアナログ回路７から制御回路１０Ｂに通知される。）
（５）「ＯＵＴ」、「ＤＰ」（制御回路１０Ｂから信号出力回路８、デジタル回路６に送出される信号によって各回路の動作が行われる。そして、上記（２）に戻る。）

次に、前記形態（Ｂ）について、図９及び図１０を用いて説明する。

本形態は、デジタル回路動作及び信号出力動作が終了せずともＳ／Ｈ回路を動作させることができる場合、あるいはＳ／Ｈ回路の動作を中断させることができる場合等を想定しており、各回路部についての優先度（プライオリティ）に応じた動作制御が可能であり、誤動作防止や動作安全性の保証等に有効である。

図９に示す信号処理装置１Ｃでは、上記制御手段５に相当する制御回路１０Ｃから各回路部に対して動作開始信号及び中止信号が送出され、各回路部の動作が終了した場合において動作終了信号が制御回路１０Ｃに送出される。つまり、図４に示した構成との相違点は下記の通りである。

・制御回路１０Ｃからデジタル回路６に対してその動作中止を指示する信号（デジタル回路動作中止信号）が送出された場合にデジタル回路動作が中止されること。
・制御回路１０Ｃからアナログ回路７に対してＳ／Ｈの中止を指示する信号（Ｓ／Ｈ制御中止信号）が送出された場合にＳ／Ｈが中止されること。
・制御回路１０Ｃから信号出力回路８に対してその信号出力中止を指示する信号（出力中止信号）が送出された場合に信号出力が中止されること。

図１０はデジタル回路動作、Ｓ／Ｈ制御、信号出力制御の関係を例示したタイミングチャート図であり、各回路部に係る優先度が動的に変化している場合を例示したものである。

図示のように、Ｓ／Ｈ動作の優先度がデジタル回路動作の優先度よりも高くなると、制御回路１０Ｃからデジタル回路６に対してデジタル回路動作中止信号が出力されるとともに、制御回路１０Ｃからアナログ回路７に対してＳ／Ｈ制御開始信号が出力される。

その後、デジタル回路動作の優先度がＳ／Ｈ動作の優先度よりも高くなると、制御回路１０Ｃからアナログ回路７に対してＳ／Ｈ制御中止信号が出力されるとともに、制御回路１０Ｃからデジタル回路６に対してデジタル回路動作開始信号が出力される。そして、制御回路１０Ｃに対してデジタル回路動作終了信号が出力されると、制御回路１０Ｃから信号出力回路８に対して出力開始信号が出力されて信号出力動作が行われる（該動作は制御回路１０Ｃからの出力中止信号によって中止される。）。

このように、動作状況の時々で最も優先度の高い処理が実行される場合においても、本例のようにＳ／Ｈ動作と、デジタル回路動作や信号出力動作（信号出力回路動作）の両方又はその一方とが、時間的に重複して実行されることがなく、よって、Ｓ／Ｈ回路へのノイズ干渉の影響を抑えることができる。即ち、アナログ信号の保持動作がデジタル回路の動作よりも優先される場合には、該デジタル回路の動作が中止されるとともに、Ｓ／Ｈ回路の動作が開始される。

次に、本発明を映像表示装置に適用する場合の構成例について説明する。

映像信号処理系では、デジタルデータ処理又はデジタルデータの転送を行うための回路部（上記第一の回路部に相当する。）と、Ｓ／Ｈ回路を含むアナログ回路部（上記第二の回路部に相当する。）を備えており、各回路部が同期的に動作するように構成される。

図１１は本発明に係る映像表示装置の構成例を示すブロック図であり、本例では前段でデジタル信号処理を行い、後段でＳ／Ｈを含むアナログ信号処理が行われた後、信号出力が制御対象（画像表示部や画像表示用デバイス等）に送られる。

映像表示装置１１は、データ処理回路１２、メモリ１３、ディスプレイドライバ回路１４、ディスプレイパネル１５を用いて構成されている。

映像データの処理においては、例えば、外部からのデジタルビデオ信号がデータ処理回路１２に入力されて処理され、該データ処理回路１２の出力信号が後段のディスプレイドライバ回路１４に送られる。尚、メモリ１３は、データ処理における一時的なデータの保存等に使用される。

ディスプレイドライバ回路１４は、データ処理回路１２からの入力データに係る信号を受けた場合に、順次にアナログ信号に変換する（Ｄ／Ａ＝デジタル−アナログ変換）。そして、Ｄ／Ａ変換によって得られたアナログ信号は、順次に保持（Ｓ／Ｈ）され、その出力がディスプレイパネル１５への駆動信号として送出される。

ディスプレイパネル１５は、画像表示用素子（例えば、液晶表示素子やＧＬＶ素子、発光ダイオード、有機ＥＬ素子等。）を用いて構成され、該素子にはディスプレイドライバ回路１４からの駆動信号が供給され、これにより画像表示が行われる。例えば、ディスプレイパネル１５を光変調手段として、光源（レーザ光源等）からの光を変調するとともに、変調後の描画光をスクリーンに投影（前面投影又は背面投影）して映像を表示する構成形態等が挙げられる。

図１２は、ディスプレイドライバ回路１４の構成例を示したものであり、各回路要素が同一基板上に配置されている。

データ処理回路１２から送られてくるデータがデジタルデータ入力回路１４ａに入力された後で、後段の電流ＤＡＣ（デジタル−アナログ変換器）１４ｂに送出される。

電流ＤＡＣ１４ｂは複数のＳ／Ｈ回路１４ｃ、１４ｃ、…とともにアナログデマルチプレクサ回路を構成している。

電流ＤＡＣ１４ｂの出力信号は、その後段において並列に設けられたＳ／Ｈ回路１４ｃ、１４ｃ、…へと送られる。各Ｓ／Ｈ回路やデジタルデータ入力回路１４ａにはタイミング制御回路１４ｄからの信号が供給されるようになっており、該信号に応じた動作制御に従って保持されるホールド電圧が信号出力部１６、１６、…を経てディスプレイドライバ回路１４の出力となって、ディスプレイパネル１５を駆動する。

図１３は、Ｓ／Ｈ回路の一例を示したものであり、入力、出力ともに電圧信号とされる。

入力信号は、ＦＥＴ等の半導体スイッチング素子「ｓｗ」（図には、単にスイッチ記号で示す。）を介して保持容量（コンデンサ「ＣH」）に加わり、バッファアンプ（電圧バッファ「Buff」）を経て出力される。つまり、タイミング制御回路１４ｄからの信号によってｓｗがオン状態となったときに、入力信号が保持容量ＣHに印加される。また、ｓｗをオフ状態にすることで、入力信号が保持容量ＣHに保持される。

尚、本発明の適用に関しては、上記の構成に限らず、例えば、複数のＳ／Ｈ回路を縦列接続した構成や、Ｓ／Ｈ回路に係る既知の構成形態を用いることが可能である。

図１４は、ディスプレイドライバ回路１４の信号出力部１６についてその要部を例示したものである。

抵抗１７は、その一端が電源電圧「HVDD」の電源ライン１８に接続され、該抵抗１７の他端が、第一のスイッチ手段（これを「ＳＷ１」と記す。）及び第二のスイッチ手段（これを「ＳＷ２」と記す。）に接続されている。尚、これらのスイッチ手段については、ＦＥＴ等の半導体スイッチング素子を用いて構成されるが、図には開閉スイッチの記号で簡略化して示している。

第一のスイッチ手段ＳＷ１は、容量性負荷「Ｃ」（あるいは負荷容量。本例では、画像表示用素子とされる。）に対して直列に接続されている。つまり、ＳＷ１は、容量性負荷Ｃに供給電流を流す閉状態と該容量性負荷Ｃへの供給電流を遮断する開状態との間で切り換えられる。

第二のスイッチ手段ＳＷ２は、抵抗１７に対して直列に接続され、抵抗１７と電流制御部１９との間に設けられている。ＳＷ２は、電流制御部１９により制御される電流を抵抗１７に流す閉状態と、該電流を遮断する開状態との間で切り換えられる。尚、本例のように抵抗１７がＳＷ２を介して電流制御部１９に接続されるようにし、ＳＷ２とその下位側（電位の低い側）の回路部を低耐圧の素子で構成する形態が好ましい（ＳＷ２等に高耐圧のＦＥＴを使用する必要がなく、ノイズ低減等に有利である。）。

電流制御部１９は、ＳＷ２の閉状態において抵抗１７に流れる電流（これを「Ｉ」と記す。）を制御するものである。図に可変電流源の記号を用いた等価回路で示すように、制御信号（「ＳＳ」と記す。）に応じて電流「Ｉ」の値を制御し、ＳＷ１を介して容量性負荷Ｃに任意の電流を流す。例えば、図１２のようにＤＡＣとＳ／Ｈ回路を有する場合に、ＤＡＣ数を増やすことなく出力チャンネル数の増加に対処することができ、チップ面積（占有面積）の増加防止等に有効である。尚、電流制御部１９については、既知の回路構成を用いることができる。

ＳＷ１やＳＷ２の開閉状態は後述する制御回路からの信号によって制御される。

図１５は、図１１の構成において、デジタルデータ出力とＳ／Ｈ回路動作の制御回路２０を有する例を示している。

制御回路２０は、データ処理回路１２とメモリ１３を含むデジタル回路部に対してデジタル信号出力制御信号を送出することによってその動作制御を行うとともに、ディスプレイドライバ回路１４に対してＳ／Ｈ制御信号を送出することによってＳ／Ｈ回路におけるホールド動作のタイミングを制御する。つまり、Ｓ／Ｈ回路によるサンプリング動作が行われるときには、デジタル回路部内でのデジタルデータ処理又はデジタル回路部からアナログ回路部へのデジタルデータの転送が停止される。

図１６は、Ｓ／Ｈ回路におけるサンプリングのタイミングにおいて、デジタル回路動作を停止させた様子を示す概略的な波形図である。尚、図中に示す信号「ＳＳ」、「Ｓi」、「Ｓo」、「ＣＬＫ」の意味については図２２で説明した通りである。

信号ＳＳの後縁のタイミングにおいて、Ｓiの波形にはノイズが重畳しない（円形枠参照。）ので、Ｓ／Ｈ後の出力信号への影響が排除される。これは、アナログ入力信号Ｓiのサンプリングを行うタイミングにおいて、デジタル信号出力が行われないように制御していることに依る。

尚、図には信号ＳＳの前縁のタイミングにおいてＳiにノイズが重畳している様子を示しており、該ノイズについては２段サンプリング構成等で除去可能とされるが、このようなノイズが仮に発生したとしてもＳ／Ｈでのホールド出力には影響しない（Ｓ／Ｈ回路によるサンプリング時点でＳiにノイズが重畳しなければ問題はないため。）。

図１７は、図１５の構成をさらに発展させた構成形態を示したものである。

映像表示装置１１Ａでは上記の動作制御に加えて、制御回路２０Ａからデバイスドライバ回路１４に送出される信号（ディスプレイパネル駆動信号の出力制御信号）によって出力制御を行えるようにした例を示す。

制御回路２０Ａからデバイスドライバ回路１４の信号出力部（図１４参照。）のＳＷ１、ＳＷ２に送出される制御信号により、ＳＷ１が、容量性負荷Ｃに供給電流を流す閉状態と容量性負荷Ｃへの供給電流を遮断する開状態との間で切り換えられる。また、制御回路２０ＡからＳＷ２に送出される制御信号により、ＳＷ２が、電流制御部１９により制御される電流を抵抗１７に流す閉状態と該電流を遮断する開状態との間で切り換えられる。

図１８は出力制御例を示した波形図であり、図中に示す記号の意味は下記の通りである。

・「ＳＩＧＯ１」＝抵抗１７とＳＷ１との接続点の電位
・「ＳＩＧＯ２」＝出力電位（容量性負荷Ｃの端子電位）

ＳＷ１とＳＷ２の開閉動作はほぼ同期しており、両者がオン状態のときに出力が変化し、両者がオフ状態のときには出力は変化しない。

ＳＷ１のオン期間を「Ｔ１」と記し、ＳＷ２のオン期間を「Ｔ２」と記すとき、「Ｔ２＞Ｔ１」とされている（Ｔ２はＴ１に相当する期間長を含んでそれよりもやや長い。）。

図１４の構成において、ＳＷ２がオン状態になると抵抗１７には、電流制御部１９による制御される電流「Ｉ」が流れる。つまり、抵抗１７の抵抗値を「Ｒ」と記すとき、ＳＩＧＯ１として、「HVDD−Ｒ×Ｉ」が得られる。次に、ＳＷ１がオン状態になると、容量性負荷Ｃに電流が供給される（負荷の駆動）。例えば、ＳＷ１がオフ状態となるまでの間、ＳＩＧＯ２は所定電圧から次第に上昇していく（抵抗値Ｒや容量性負荷Ｃの静電容量等による時定数回路が形成される。）。

その後、ＳＷ１がオフ状態となった後でＳＷ２がオフ状態となる。尚、ＳＷ２、ＳＷ１がオフ状態である期間中、抵抗１７には電流が流れず、前段でのＳ／Ｈ動作がこの期間（出力停止中）に行われる。

図１９は、図１７の構成に関するタイミングチャートを例示したものであり、各記号の意味は下記の通りである。

・「ＣＭＤ＿ＤＡＴＡＬＤ」＝データ転送指令信号
・「ＣＭＤ＿ＳＭＰＳＴＴ」＝サンプリング開始信号
・「ＣＭＤ＿ＯＵＴＰＳＴＴ」＝出力開始信号
・「ＣＭＤ＿ＯＵＴＰＥＮＤ」＝出力終了信号
・「ＤＡＴＡ」＝デジタルデータ
・「Ｓ＿ＤＡＴＡ」＝データ転送状況を示す信号（Ｈレベル区間で転送、Ｌレベル区間で転送禁止を表す。）
・「ＤＡ＿ＯＵＴ」＝ＤＡ（デジタル−アナログ変換）の出力変化のタイミングを示す信号
・「ＳＭＰ１〜ｎ」＝サンプル信号（サンプリングパルス）

尚、出力フェーズに示すＳＷ１、ＳＷ２への信号については、図１８において説明した通りである。また、「ＶSYNC周期」はサンプリングフェーズ及び出力フェーズを含む一連の動作についての周期（ＣＭＤ＿ＤＡＴＡＬＤの周期）を示す。

ＳＭＰ１〜ｎの後縁部で行われる信号保持のタイミングは、常にＳ＿ＤＡＴＡのＬレベル区間（データ転送禁止区間）内とされる。そして、Ｓ／Ｈ動作によって保持された信号は、出力フェーズを経てディプレイパネル１５に供給されるが、ディスプレイドライバ回路１４の出力を、サンプリングのタイミングで変化しないように制御し、Ｓ／Ｈ回路でノイズがホールドされないように防ぐことができる。

図２０は、本発明に係る映像表示装置の別例を示したものであり、LVDS(Low Voltage Differential Signaling)によるデータ転送IF（インターフェース）を用いた構成形態を例示している。

映像表示装置１１Ｂにおいて、データ処理回路１２は、信号処理回路１２ａ、パラレル−シリアル変換部１２ｂ（図には「Ｐ／Ｓ」と略記する。）、LVDS IF トランシーバー回路１２ｃ（送信部）を備えている。

外部からのデジタルビデオ信号は信号処理回路１２ａを経てパラレル−シリアル変換部１２ｂでシリアルデータに変換されてから、LVDS IF トランシーバー回路１２ｃに送出される。そして、LVDS IF トランシーバー回路１２ｃからディスプレイドライバ回路１４のLVDS IF レシーバー回路１４ｒ（受信部）へとデータが転送される。

ディスプレイドライバ回路１４は、LVDS IF レシーバー回路１４ｒ、シリアル−パラレル変換部１４ｓ（図には「Ｓ／Ｐ」と略記する。）、FIFO（First IN First Out）バッファ１４ｔ、デジタルデータ入力回路１４ａ、電流ＤＡＣ１４ｂ、Ｓ／Ｈ回路１４ｃを備えており、LVDS IF トランシーバー回路１２ｃから転送されるデータはLVDS IF レシーバー回路１４ｒからシリアル−パラレル変換部１４ｓに送られてパラレルデータに変換されてからFIFOバッファ１４ｔを経てデジタルデータ入力回路１４ａに送られる。そして、デジタル−アナログ変換後のサンプル・ホールド電圧信号は、信号出力部１６からディスプレイパネル１５に対して駆動用アナログ信号として送出される（尚、図には、簡略化を考慮してＳ／Ｈ回路１４ｃ、信号出力部１６を単数で示しているが、図１２に示したように、複数のＳ／Ｈ回路１４ｃに対して信号出力部１６がそれぞれに設けられている。）。

このように、データ処理回路１２から、ディスプレイドライバ回路１４へのデータ転送をLVDS IFで実現することにより、通常のCMOS IFとの比べた場合に、少ない信号本数で大容量のデータを転送することが可能となる。従って、両者の比較においてデータ容量が一定の場合に、本例の方がより短い時間でデータの転送を行うことができる。

図２１は、回路動作を説明するためのタイミングチャート図であり、図中に示す各記号の意味は、既述の通りである。

本例では、データの転送を、信号出力部１６の動作中のみ行っているので、図１９に示した例との比較において、サンプリング時点でノイズ干渉の影響を被るリスクがより小さくなる（尚、ＳＭＰ１〜nに従って行われるサンプリングについては、それ以前に転送されたデータに関して行われる。図示のように、サンプリングフェーズに続く出力フェーズにおいてデータ転送が行われ、サンプリング動作とデータ転送とが明確に区分された期間において実現される。）。

尚、上記した映像表示装置への適用において、前記（Ａ）や（Ｂ）に従う構成での実施が可能であることは勿論であり、また、上記の例ではデジタルデータの入力インターフェース部の次段をＤＡＣ構成としたが、これに限らず、ＡＤＣ構成の次段に出力インターフェース部を設けた形態等への適用が可能である。

以上に説明した構成によれば、下記に示す利点が得られる。

・デジタル処理やデジタルデータ転送等に伴うノイズが、Ｓ／Ｈ回路でサンプリングされないこと。
・信号出力段のノイズが、Ｓ／Ｈ回路でサンプリングされないこと（例えば、高電圧化への対応においてノイズ低減が要請される。）。
・Ｓ／Ｈ動作と、デジタル回路動作又は信号出力回路動作との間で同時実行が行われないように調停を図ることにより、処理内容や実行時間、実行タイミングの変化に対応できること。
・各回路部に係る優先度に応じて動作制御を行う場合でも、Ｓ／Ｈ動作と、デジタル回路動作若しくは信号出力回路動作又はデジタル回路動作及び信号出力回路動作との間で同時実行が行われないように回避して、Ｓ／Ｈ回路へのノイズ干渉を抑制できること。
・映像表示装置への適用において充分なノイズ低減効果が得られること（Ｓ／Ｎ比増加の結果として、画質が向上する。）。

本発明に係る信号処理装置の基本構成例を示す図である。 本発明に係る信号処理装置の適用形態の説明図である。 第二の回路部がＳ／Ｈ回路を備えた構成例を示す図である。 図５乃至図８とともに、制御手段と各回路部との間で動作開始信号及び動作終了信号を通知し合う構成形態について説明するためのものであり、本図は構成例を示す図である。 デジタル回路動作、Ｓ／Ｈ制御、出力制御の関係を例示したタイミングチャート図である。 図５の制御に関する状態遷移図を示す。 デジタル回路動作、Ｓ／Ｈ制御、出力制御の関係について別例を示したタイミングチャート図である。 図７の制御に係る状態遷移図を示す。 図１０とともに、各回路部に係る動作の優先度に応じた動作制御を行う構成形態について説明するためのものであり、本図は構成例を示す図である。 デジタル回路動作、Ｓ／Ｈ制御、出力制御の関係を例示したタイミングチャート図である。 本発明に係る映像表示装置の構成について一例を示すブロック図である。 ディスプレイドライバ回路の構成例を示した図である。 Ｓ／Ｈ回路の一例を示した図である。 ディスプレイドライバ回路の出力部の要部を示した図である。 デジタルデータ出力とＳ／Ｈ回路動作の制御について説明するための図でる。 Ｓ／Ｈ回路でのサンプリング時に、デジタル回路動作を停止させた様子を示す概略的な波形図である。 回路部の動作制御に関して別の構成形態を例示した図である。 出力制御例を示した波形図である。 図１７の構成に関する制御例を示すタイミングチャート図である。 本発明に係る映像表示装置の別例を示すブロック図である。 図２０の構成に関する制御例を示すタイミングチャート図である。 従来の問題点を説明するための概略波形図である。

符号の説明

１、１Ａ、１Ｂ、１Ｃ…信号処理装置、２…第一の回路部、３…第二の回路部、３ａ…保持回路、４…信号出力部、５…制御手段、６…デジタル回路、８…信号出力回路、９…サンプル・ホールド回路、１０Ａ、１０Ｂ、１０Ｃ…制御回路、１１、１１Ａ、１１Ｂ…映像表示装置、２０、２０Ａ…制御回路

Claims (11)

1. デジタル回路を含む第一の回路部と、アナログ信号の保持回路を含む第二の回路部を備えた信号処理装置において、
   上記第一の回路部内のデジタル回路の動作が停止した状態で、上記第二の回路部でアナログ信号の保持が行われ、該アナログ信号の保持が行われた後で該デジタル回路の動作が開始される
   ことを特徴とする信号処理装置。
2. 請求項１に記載した信号処理装置において、
   上記第一の回路部又は上記第二の回路部の後段に信号出力部を設けるとともに、上記第二の回路部でアナログ信号の保持が行われるときには、該信号出力部の動作が停止され又は該信号出力部の出力が変化しないように規制される
   ことを特徴とする信号処理装置。
3. 請求項１に記載した信号処理装置において、
   上記第一の回路部及び上記第二の回路部の動作を制御するための制御手段を有し、該制御手段から上記第一の回路部に送出される信号によって上記デジタル回路の動作が開始され、該デジタル回路の動作が終了したことが上記デジタル回路から上記制御手段に通知された場合に、上記制御手段から上記保持回路に送出される信号によってアナログ信号の保持が行われる
   ことを特徴とする信号処理装置。
4. 請求項２に記載した信号処理装置において、
   上記第一の回路部及び上記第二の回路部及び上記信号出力部の動作を制御するための制御手段を有し、該制御手段から上記第一の回路部に送出される信号によって上記デジタル回路の動作が開始され、該デジタル回路の動作終了が上記第一の回路部から上記制御手段に通知された場合に、上記制御手段から上記第二の回路部に送出される信号によってアナログ信号の保持が行われること、
   そして、上記保持回路の動作終了が上記第二の回路部から上記制御手段に通知された場合に、上記制御手段から上記信号出力部に送出される信号によって信号出力動作が行われる
   ことを特徴とする信号処理装置。
5. 請求項１に記載した信号処理装置において、
   上記第一の回路部及び上記第二の回路部についてそれらの優先度に応じた動作制御を行う制御手段を有し、上記保持回路によるアナログ信号の保持が上記デジタル回路の動作よりも優先される場合に、該制御手段から上記第一の回路部に送出される信号によって上記デジタル回路の動作が中止され、かつ該制御手段から上記第二の回路部に送出される信号によって上記保持回路の動作が開始される
   ことを特徴とする信号処理装置。
6. 請求項１に記載した信号処理装置において、
   上記第一の回路部及び上記第二の回路部についてそれらの優先度に応じた動作制御を行う制御手段を有し、上記デジタル回路の動作が上記保持回路によるアナログ信号の保持動作よりも優先される場合に、該制御手段から上記第二の回路部に送出される信号によって上記保持回路の動作が中止され、かつ該制御手段から上記第一の回路部に送出される信号によって上記デジタル回路の動作が開始される
   ことを特徴とする信号処理装置。
7. デジタルデータ処理又はデジタルデータの転送を行う第一の回路部と、サンプル・ホールド回路を含む第二の回路部とを備えた映像表示装置において、
   上記サンプル・ホールド回路によりサンプリングが行われるときには、上記第一の回路部内のデジタルデータ処理又はデジタルデータの転送が停止される
   ことを特徴とする映像表示装置。
8. 請求項７に記載した映像表示装置において、
   画像表示用素子を駆動するための信号出力回路を有し、
   上記サンプル・ホールド回路によりサンプルリングが行われるときには、上記信号出力回路の動作が停止され又は該信号出力回路の出力が変化しないように規制される
   ことを特徴とする映像表示装置。
9. 請求項７に記載した映像表示装置において、
   上記第二の回路部がデジタル信号からアナログ信号への変換回路及び該変換回路の後段に設けられたサンプル・ホールド回路と、該サンプル・ホールド回路に対してその動作に係るタイミング信号を送出するタイミング制御回路を備えている
   ことを特徴とする映像表示装置。
10. 請求項７に記載した映像表示装置において、
    上記第一の回路部及び上記第二の回路部の動作を制御するための制御回路を有し、該制御回路から上記第一の回路部に送出される信号によって上記デジタル処理又はデジタルデータの転送が開始され、該デジタル処理又はデジタルデータの転送の終了が上記第一の回路部から上記制御回路に通知された場合に、上記制御回路から上記サンプル・ホールド回路に送出される信号によってサンプリングが行われる
    ことを特徴とする映像表示装置。
11. 請求項８に記載した映像表示装置において、
    上記第一の回路部及び上記第二の回路部及び上記信号出力回路の動作を制御するための制御回路を有し、該制御回路から上記第一の回路部に送出される信号によって上記デジタル処理又はデジタルデータの転送が開始され、該デジタル処理又はデジタルデータの転送が終了したことが第一の回路部から上記制御回路に通知された場合に、上記制御回路から上記サンプル・ホールド回路に送出される信号によってサンプリングが行われること、
    そして、上記サンプル・ホールド回路によるサンプリングの終了が上記第二の回路部から上記制御回路に通知された場合に、上記制御回路から上記信号出力回路に送出される信号によって信号出力動作が行われる
    ことを特徴とする映像表示装置。

Images