JP2006080204A - 半導体部品の設計方法及び半導体部品 - Google Patents

半導体部品の設計方法及び半導体部品 Download PDF

Info

Publication number
JP2006080204A
JP2006080204A JP2004260971A JP2004260971A JP2006080204A JP 2006080204 A JP2006080204 A JP 2006080204A JP 2004260971 A JP2004260971 A JP 2004260971A JP 2004260971 A JP2004260971 A JP 2004260971A JP 2006080204 A JP2006080204 A JP 2006080204A
Authority
JP
Japan
Prior art keywords
user
semiconductor component
semiconductor
output voltage
set value
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2004260971A
Other languages
English (en)
Other versions
JP4888802B2 (ja
JP2006080204A5 (ja
Inventor
Kazuto Tsuchida
一人 土田
Kenichi Endo
健一 遠藤
Kimitaka Kouse
公孝 紅瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sony Corp
Original Assignee
Sony Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sony Corp filed Critical Sony Corp
Priority to JP2004260971A priority Critical patent/JP4888802B2/ja
Publication of JP2006080204A publication Critical patent/JP2006080204A/ja
Publication of JP2006080204A5 publication Critical patent/JP2006080204A5/ja
Application granted granted Critical
Publication of JP4888802B2 publication Critical patent/JP4888802B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Semiconductor Integrated Circuits (AREA)
  • Design And Manufacture Of Integrated Circuits (AREA)

Abstract

【課題】 開発期間の短縮と低コストを実現する半導体部品の設計方法及び半導体部品を提供すること。
【解決手段】 半導体集積回路2と、この半導体集積回路2の出力電圧Voutを決める設定値が記憶される不揮発性メモリ7とがモノリシックで形成された半導体部品1を製造者が試作する手順と、半導体部品1の試作品を、半導体部品1を使用する使用者に供給する手順と、使用者が上記設定値を調整して、半導体集積回路2の出力電圧Voutを評価する手順と、使用者の評価の結果に基づいて上記設定値を決定する手順とを有する。
【選択図】 図1

Description

本発明は、半導体集積回路と、この半導体集積回路の出力電圧を決める設定値が記憶される不揮発性メモリとがモノリシックで形成された半導体部品の設計方法及び半導体部品に関し、詳しくは、出力電圧の変更に対して即座に且つ低コストで対処することができる半導体部品の設計方法及び半導体部品に関する。
最近の多機能を要求される電子機器は、動作電圧が異なる様々な回路を搭載し、それぞれの動作電圧に応じた複数の電源回路を必要としている。また、低コスト化を図るなどの理由から、開発途中あるいは出荷後に、搭載する回路の変更が行われることも多く、これに伴って回路への供給電圧を変更できるようにする必要がある。電源回路の出力電圧は、例えば特許文献1に示すように、レギュレータ回路の可変抵抗の値を調整することによって変更できる。
特開2002−170391号公報
一般に電源回路に関する仕様は製品開発の後期になってから決定あるいは変更されることが多く、抵抗を半導体ウェーハに作り込むマスクを作製した後に電源電圧を決定する設定値の変更の必要が生じる場合も多い。そのマスク作製後の設定値変更に対処するためにはマスクの変更が必要であり、新たにマスクを作り直さなければならず、時間がかかると共に、最近の半導体プロセスの微細化に伴ってマスク作製費用が高額化しているので費用もかさむ。近年、各種電子機器は多機能を要求されることに反して、開発期間の短縮と低コストが要求されており、急な仕様変更があっても即座に且つ低コストで対処することが望まれる。
本発明は上述の問題に鑑みてなされ、その目的とするところは、急な仕様変更の必要性が生じた場合でも、即座に且つ低コストで対処できる半導体部品の設計方法及び半導体部品を提供することにある。
本発明の半導体部品の設計方法は、半導体集積回路と、この半導体集積回路の出力電圧を決める設定値が記憶される不揮発性メモリとがモノリシックで形成された半導体部品を製造者が試作する手順と、半導体部品の試作品を、半導体部品を使用する使用者に供給する手順と、使用者が上記設定値を調整して、半導体集積回路の出力電圧を評価する手順と、使用者の評価の結果に基づいて上記設定値を決定する手順とを有することを特徴としている。
また、本発明の半導体部品は、半導体集積回路と、この半導体集積回路の出力電圧を決める設定値が記憶される不揮発性メモリとがモノリシックで形成された半導体部品であって、上記設定値は、製造者から試作品の供給を受けた使用者による調整及びこの調整された値の評価の結果に基づいて決定されたことを特徴としている。
ここで、製造者は半導体製造装置で半導体部品を製造する。使用者は、製造者から半導体部品の供給を受け、その半導体部品を電子機器の一部品としてあるいは単品で使用する。そして、製造者は半導体部品の試作品を使用者に供給する。ここで、試作品においては、不揮発性メモリに記憶された設定値及びこの設定値によって決まる出力電圧は仮の値に調整され、必ずしもこの値に決定されて商品として出荷されるとは限らない。
そして、半導体部品の出力電圧は不揮発性メモリに記憶される設定値を書き換えることで変更あるいは微調整可能であるので、使用者は、出力電圧の変更の必要が生じても製造者に作り直しを依頼することなく、使用者自らが設定値を調整して出力電圧を変更してその評価を行える。すなわち、使用者は、製造者に仕様変更を依頼したり、その仕様変更された試作品の供給を待つといった必要はなく、使用者自らが自由に仕様変更することができる。したがって、使用者は、設定値調整の必要が生じたら即座に行え、またその調整に基づく出力電圧の評価も使用者自らが即座に行え、開発期間の短縮が図れる。さらに、その調整は不揮発性メモリへの設定値の書き換えで実現するので、従来のようなマスクを変更しての半導体製造プロセスのやり直しが不要であり、コスト低減も図れる。
また、使用者による調整及び評価と並行して、製造者も設定値を調整して出力電圧の評価を行い、使用者による評価の結果及び製造者による評価の結果に基づいて設定値を決定するようにすれば、製造者側で使用者の希望設定値に対して許容誤差範囲内に出力電圧がなるように精度出しのための微調整を行え、製品品質を高めることができる。
また、使用者は、半導体集積回路から出力電圧の供給を受けるべき負荷回路に半導体部品を接続させた状態で評価を行うようにすれば、負荷回路の特性による必要出力電圧値のばらつきに対処する微調整を行え、製品品質をより向上できる。
本発明の半導体部品の設計方法によれば、開発途中で仕様変更の必要性が生じても、製造者に、半導体製造装置を用いた半導体製造プロセスにて半導体部品を作り直すことを行わせる必要なく、使用者自らが不揮発性メモリに書き込む設定値を変更することで容易に対処でき、半導体部品の開発期間の短縮と低コスト化が図れる。また、使用者自らが半導体部品の仕様変更を容易且つ迅速に行えるということは、製造者から既に供給を受け使用者の元にある半導体部品についても容易且つ迅速に仕様変更を行える。すなわち、在庫品を新たな仕様の製品として活用することができるので、無駄な在庫をなくせ、大幅なコスト低減を図れる。
本発明の半導体部品によれば、出力電圧を決定するにあたって設定値調整を繰り返し行ってもそれほど開発期間及びコストの増大をきたさず、設計段階での試行錯誤を行いやすく、結果として製品品質の向上を図ることができる。
図3は本発明の実施形態に係る半導体部品1の回路図を示す。この半導体部品1は、半導体集積回路2と不揮発性メモリ7とを備え、これらは1つの半導体チップにモノリシックで形成されている。
半導体集積回路2は、例えば電圧レギュレータ回路であり、負荷回路15aまたは負荷回路15bに一定電圧を供給する。半導体集積回路2は、基準電圧発生源3、差動増幅器4、MOS(Metal Oxide Semiconductor)トランジスタ5、可変抵抗9を備える。
基準電圧発生源3は差動増幅器4の反転入力端子に接続され、基準電圧発生源3からの基準電圧Vrefは差動増幅器4の反転入力端子に入力される。差動増幅器4の出力端子はMOSトランジスタ5のゲートに接続されている。
MOSトランジスタ5のソースは電源6に接続され、ドレインとグランドとの間には可変抵抗9が接続されている。また、MOSトランジスタ5のドレインは半導体部品1の出力端子10に接続されている。
可変抵抗9は、複数(図示の例では2つ)の抵抗R1、R2を備え、その分割点は差動増幅器4の非反転入力端子に接続されている。基準電圧Vrefは差動増幅器4で増幅され、その出力によってMOSトランジスタ5のゲート電圧が制御される。可変抵抗9の抵抗値は差動増幅器4における増幅率を決定する。
不揮発性メモリ7は電源を切っても記憶内容が保持される半導体メモリであり、例えば、マスクROM(Read Only Memory)、PROM(Programmable ROM)、EPROM(Erasable PROM)、EEPROM(Electrically EPROM)、フラッシュメモリ、NVRAM(Nonvolatile Random Access Memory)、MRAM(Magnetic RAM)、MONOS(Metal Oxide Nitride Oxide Semiconductor)などを用いることができる。
不揮発性メモリ7には、半導体集積回路2の出力電圧Voutを決める設定値である可変抵抗9の抵抗値が、ライタなどの外部機器を用いて設定値入力端子8を介して書き込まれ記憶される。上記出力電圧Voutは、この電圧供給を受けるべき負荷回路15aあるいは負荷回路15bによって決まってくる。
不揮発性メモリ7に記憶された設定値に基づいて、可変抵抗9の抵抗値が設定される。具体的には、不揮発性メモリ7に記憶された設定値に基づいて、図示しない例えばMOSスイッチにより、可変抵抗9のどの抵抗分割点を差動増幅器4の非反転入力端子に接続させるかなどの選択がされる。
上記設定値は、電源を切っても記憶内容が消えずに保持される不揮発性メモリ7に記憶されるので、電源投入ごとに設定値を新たに書き込む必要がない。そして、そのような電源投入ごとに設定値の書き込みを行う制御部を、この半導体部品1が搭載される電子機器に搭載する必要がなくコスト低減が図れる。また、その制御部として元々電子機器に半導体部品1と一緒に搭載されるCPUなどを流用する場合にはファームの書き換えが必要であるが、本実施形態ではその必要もなく、余計な手間やコストアップを抑えることができる。
次に、上記半導体部品1の設計方法について図1のフローチャートを参照して説明する。
(ステップS1)
先ず、半導体部品1の製造者と、この半導体部品1の使用者とで半導体部品1の仕様(出力電圧を何Vにするかや、どれくらいの精度を必要とするかなど)を検討する。
ここで、製造者は、半導体部品1の製造設備を持ちその設備を用いて半導体部品1の製造を行う。使用者は、その半導体部品1を、例えば携帯電話機やオーディオ機器、映像機器などの電子機器の一部品として必要とする。例えば、半導体部品1は、電子機器に搭載される他の部品や回路用の電源部品として使用される。使用者は、製造者から半導体部品1の供給を受けると電子機器に搭載してその電子機器を商品として出荷する。
(ステップS2a、S3)
上記ステップS1での検討において、例えば出力電圧Voutが1.5V±1%になるよう仕様が決定されると、製造者はその仕様を満足するべく不揮発性メモリ7に記憶させるべき設定値を調整して、半導体部品1を試作する。この試作品の不揮発性メモリ7には、ステップS2aで調整された設定値が記憶されている。
(ステップS2b)
また、製造者は、不揮発性メモリ7に設定値を書き込んだり消去したりするためのライタを使用者に提供する。なお、このライタは、後述するステップS3にて半導体部品1の試作品を使用者に供給するときに一緒に供給してもよい。また、ライタが特別なものではなく汎用性のあるものを使用することができ、使用者が既に持っているあるいは使用者で簡単に用意できる場合には、必ずしも製造者側からライタを提供する必要はない。
(ステップS4b)
使用者は上記試作品の供給を製造者から受ける。そして、使用者は、その試作品の半導体部品1の出力電圧Voutの評価を行う。すなわち、使用者自らが不揮発性メモリ7に書き込む設定値を調整して、出力電圧Voutの評価を行う。
従来は、半導体部品1の量産に入る前の開発途中で出力電圧Voutの変更の必要性が生じた場合には、半導体部品1を使用する使用者側からその要求を製造者に伝えて、製造者はこれを受けてその要求に合う出力電圧Voutとなるように半導体部品1を作り直していた。これは、半導体ウェーハに作り込む抵抗の変更を伴い、そのためのマスクの変更も伴い、手間と時間がかかると共にコストもかかっていた。
これに対して、本実施形態では、出力電圧Voutの変更に対して不揮発性メモリ7に書き込む設定値を書き換えるだけで対応できる。製造者が半導体製造プロセスを行う必要はない。したがって、使用者は従来のように製造者からの新たな仕様で作り直した試作品を待つことなく、自らが容易に仕様変更(出力電圧変更)を行え、その評価も行える。これにより、開発期間が大幅に短縮できると共に、コストも大幅に低減できる。急な仕様変更に対して迅速に対応でき、また度重なる仕様変更に対しても容易に対応できる。
また、製造者側も、仕様変更がある度にマスクを変更して使用者の要求に合うように半導体部品を作り直さなくてよい。
また、出力電圧Voutが希望値になったとしてもその電圧供給を受ける負荷回路15aまたは負荷回路15bの特性のばらつきによっては出力電圧Voutを若干変更する必要が生じることがある。すなわち、実際に半導体部品1を負荷回路15aまたは負荷回路15bに接続してみないと出力電圧Voutが適切かどうかわからないことがあるが、本実施形態では、半導体部品1と負荷回路15aまたは負荷回路15bとを電子機器に組み込む工程を行う電子機器メーカーである使用者側で、上記設定値の調整及び出力電圧Voutの評価を行うので、半導体部品1の実際の使用に即したきめ細かな設定値の調整及び出力電圧Voutの評価を迅速且つ容易に行える。
また、試作品では例えば負荷回路15a用の電源部品として作られた半導体部品1を、動作電圧がその負荷回路15aと異なる他の負荷回路15b用に変更するといった負荷回路の変更に対しても、製造者と何らやり取りすることなく使用者自らが迅速且つ容易に負荷回路15bに適した設定値の調整及び出力電圧Voutの評価を行える。
(ステップS4a)
上述した使用者側での設定値調整及び出力電圧の評価と並行して、製造者側でも試作品の設定値調整及び出力電圧の評価を行ってもよい。使用者側が行うのは主に、負荷回路変更などに伴う出力電圧変更に対する調整及び評価であるのに対して、製造者側で行うのは、製造プロセスのばらつきにより、出力電圧が希望値からずれることがあるのでそのずれをある範囲内に収めるべく微調整を行う。例えば、使用者が行う調整は、可変抵抗9におけるどの抵抗分割点を差動増幅器4の非反転入力端子に接続させるかという調整であり、製造者が行う微調整は、可変抵抗9を構成する個々の抵抗R1、R2のボリュームの調整である。
(ステップS5a、S5b)
使用者側及び製造者側それぞれで、上記調整された設定値によって決められる出力電圧Voutの評価結果を判定する。その評価結果に満足できない場合には、製造者はステップS2aに戻り、使用者はステップS4bに戻り、それぞれ上述したステップを繰り返す。
(ステップS6)
上記ステップS5a及びS5bにおける評価結果が満足できるものであった場合には、使用者は半導体部品1を、この半導体部品1から電源電圧の供給を受ける実際の負荷回路に接続してその負荷回路を動作させてみて最終的な評価を行う。
ステップS6での評価に満足できない場合には、使用者はステップS4bに戻り、あるいは製造者はステップS2aに戻り、それぞれ上述したステップを繰り返す。
(ステップS7)
上記ステップS6における最終判断に合格すれば、製造者は、その合格した最終仕様にて半導体部品1を量産する。最終仕様は不揮発性メモリ7に最終的な設定値を書き込んだライタのデータファイルで入手する。あるいは、不揮発性メモリ7から、最終仕様として設定された設定値を読み出して得てもよい。
(ステップS8)
使用者は、製造者から量産された半導体部品1の供給を受けて、その半導体部品1を、負荷回路15aまたは15bも含めた他の部品と共に電子機器として組み立て、その電子機器を出荷する。
次に、電子機器を出荷した後に仕様変更の必要性が生じた場合の設定値変更を行うフローについて図2を参照して説明する。
(ステップS101)
使用者が、電子機器の低コスト要求に対する搭載部品の変更を検討する。例えば、当初出荷した電子機器においては負荷回路(例えば半導体メモリ)15aを搭載していたが、これよりも安価な負荷回路(例えば半導体メモリ)15bに変更したいという要求が出てきたとする。しかし、負荷回路15aが例えば1.5Vの電圧で動作するものであり、負荷回路15bが例えば1.3Vで動作するものである場合には、半導体部品1の出力電圧Voutを変更しなければならない。
従来では、マスクなどを変更して半導体部品1を作り直すことで対処可能であったが、これでは新たな仕様の電子機器の市場投入まで時間がかかると共にコストアップもきたす。さらには、特に携帯電話機のような次々と新製品や新モデルが開発されライフサイクルが短い電子機器では、半導体部品1の生産を既に打ち切っている場合があり、作り直すことすらできない場合が多い。
これに対して、本実施形態では、半導体部品1の不揮発性メモリ7の設定値を書き換えることで容易且つ迅速に出力電圧の変更を行えるので、電子機器出荷後の仕様変更に対する要望に簡単に応えることがきる。この結果、負荷回路としてより安価なものに切り替えることが可能になり、電子機器全体のコストダウンを図れる。
(ステップS102a、102b)
出荷後の設定値変更は、製造者側と、使用者側のそれぞれが行える。製造者側は、変更される負荷回路15bが必要とする出力電圧を決める設定値が書き込まれた半導体部品1を試作する。使用者側は、製造者側から既に供給を受けている半導体部品1の設定値を、変更される負荷回路15bが必要とする出力電圧を決定する設定値に書き換える。したがって、使用者は変更前の仕様で既に製造者から供給された半導体部品1を無駄にすることなく、新たな仕様の半導体部品1として活用できる。
(ステップS103)
そして、使用者は、変更した負荷回路15bと、この負荷回路15b用に出力電圧が変更された半導体部品1とを接続させて、実際に負荷回路15bを動作させて評価を行う。
(ステップS104)
上記ステップS103における評価結果に満足できれば、使用者は、半導体部品1の出力電圧を決定すると共に、この半導体部品1と共に電子機器に搭載する負荷回路の変更を決定する。そして最終的な評価を行いこれに合格すればステップS105a、S105bに進む。満足できない場合には、ステップS101に戻る。
(ステップS105a、105b)
上記ステップS104での最終判断を受け、製造者は変更した設定値を不揮発性メモリ7書き込んだ半導体部品1を量産し使用者に供給する。あるいは、使用者自らが、製造者から供給を受けた半導体部品1の不揮発性メモリ7に設定値の書き換えを行う。
(ステップS106)
そして、最終的に、使用者は、より安価なものに変更された負荷回路15b及びその負荷回路15bに合わせて出力電圧の変更がなされた半導体部品1を搭載した電子機器を出荷する。
以上、本発明の実施形態について説明したが、勿論、本発明はこれに限定されることなく、本発明の技術的思想に基づいて種々の変形が可能である。
本発明は、特に、開発期間が短く且つ低コストを要求される携帯電話機に搭載され、さらに急な仕様変更の要請が生じやすい電源部品の設計に好適であるが、これに限らず、その他の電子機器に搭載される電源部品、さらには電源部品に限らずその他の半導体部品の設計にも適用可能である。
本発明の実施形態に係る半導体部品の設計方法の流れを示すフローチャート(その1)である。 本発明の実施形態に係る半導体部品の設計方法の流れを示すフローチャート(その2)である。 本発明の実施形態に係る半導体部品の回路図である。
符号の説明
1…半導体部品、2…半導体集積回路、4…差動増幅器、5…MOSトランジスタ、7…不揮発性メモリ、9,R1,R2…可変抵抗、15a,15b…負荷回路。

Claims (4)

  1. 半導体集積回路と、前記半導体集積回路の出力電圧を決める設定値が記憶される不揮発性メモリとがモノリシックで形成された半導体部品を製造者が試作する手順と、
    前記半導体部品の試作品を、前記半導体部品を使用する使用者に供給する手順と、
    前記使用者が前記設定値を調整して、前記半導体集積回路の出力電圧を評価する手順と、
    前記使用者の前記評価の結果に基づいて前記設定値を決定する手順と、
    を有することを特徴とする半導体部品の設計方法。
  2. 前記使用者による前記評価と並行して、前記製造者も前記設定値を調整して前記出力電圧の評価を行い、前記使用者による前記評価の結果及び前記製造者による前記評価の結果に基づいて前記設定値を決定する
    ことを特徴とする請求項1に記載の半導体部品の設計方法。
  3. 前記使用者は、前記半導体集積回路から前記出力電圧の供給を受けるべき負荷回路に前記半導体部品を接続させた状態で前記評価を行う
    ことを特徴とする請求項1に記載の半導体部品の設計方法。
  4. 半導体集積回路と、前記半導体集積回路の出力電圧を決める設定値が記憶される不揮発性メモリとがモノリシックで形成された半導体部品であって、
    前記設定値は、製造者から試作品の供給を受けた使用者による調整及びこの調整された値の評価の結果に基づいて決定された
    ことを特徴とする半導体部品。
JP2004260971A 2004-09-08 2004-09-08 半導体部品の設計方法 Expired - Fee Related JP4888802B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2004260971A JP4888802B2 (ja) 2004-09-08 2004-09-08 半導体部品の設計方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004260971A JP4888802B2 (ja) 2004-09-08 2004-09-08 半導体部品の設計方法

Publications (3)

Publication Number Publication Date
JP2006080204A true JP2006080204A (ja) 2006-03-23
JP2006080204A5 JP2006080204A5 (ja) 2007-10-04
JP4888802B2 JP4888802B2 (ja) 2012-02-29

Family

ID=36159428

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004260971A Expired - Fee Related JP4888802B2 (ja) 2004-09-08 2004-09-08 半導体部品の設計方法

Country Status (1)

Country Link
JP (1) JP4888802B2 (ja)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274067A (ja) * 1988-09-09 1990-03-14 Nec Kyushu Ltd 半導体装置
JPH0350850A (ja) * 1989-07-19 1991-03-05 Toshiba Corp 評価用半導体回路装置
JPH08181277A (ja) * 1994-12-21 1996-07-12 Matsushita Electric Works Ltd 調整回路及びその調整回路の調整方法
JP2002366238A (ja) * 2001-06-07 2002-12-20 Denso Corp 回路装置及び回路装置の調整データ設定方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0274067A (ja) * 1988-09-09 1990-03-14 Nec Kyushu Ltd 半導体装置
JPH0350850A (ja) * 1989-07-19 1991-03-05 Toshiba Corp 評価用半導体回路装置
JPH08181277A (ja) * 1994-12-21 1996-07-12 Matsushita Electric Works Ltd 調整回路及びその調整回路の調整方法
JP2002366238A (ja) * 2001-06-07 2002-12-20 Denso Corp 回路装置及び回路装置の調整データ設定方法

Also Published As

Publication number Publication date
JP4888802B2 (ja) 2012-02-29

Similar Documents

Publication Publication Date Title
JP5309144B2 (ja) プログラム可能なled駆動装置
JP2003173211A (ja) レギュレータ
TWI537697B (zh) 可程式化低壓差調節器及其方法
US9678555B2 (en) Methods and systems for calibration of voltage regulator systems with multiple types of power stages
US7557553B2 (en) Power supply circuit and control method thereof
KR101411977B1 (ko) 전압 레귤레이터, 그것을 포함한 플래시 메모리 장치 및그것을 포함한 메모리 시스템
US20020075710A1 (en) Power converter with adjustable output voltage
US20080117705A1 (en) Flash memory device and method of testing a flash memory device
US10916274B2 (en) Power management integrated circuits and semiconductor memory modules including power management integrated circuits
US20170269620A1 (en) Voltage regulator and integrated circuit including the same
CN113867472A (zh) 用于向负载提供电压的电路、操作稳压器的方法和稳压器
JP2005301439A (ja) ボルテージレギュレータ
JP5225785B2 (ja) 過電流保護回路及びこれを用いた電源装置
JP4888802B2 (ja) 半導体部品の設計方法
US7564295B2 (en) Automatic bias circuit for sense amplifier
TWI690934B (zh) 電流電壓轉換電路、基準電壓產生電路及非揮發性半導體存儲裝置
GB2318654A (en) Programmably converting an operating voltage of a CPU and chipset
JP2012146360A (ja) 半導体集積回路及び書込処理方法
JP2011508314A (ja) Asicコアのためのマルチレギュレータ電力供給システム
JP4441326B2 (ja) 電圧検出回路
JP4683472B2 (ja) 直流電源装置
JP2010045944A (ja) 電源装置
US11637533B2 (en) Amplifier and electronic device including amplifier
JP6796203B2 (ja) 電子制御装置
JP2006134268A (ja) レギュレータ回路

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A711

Effective date: 20070712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20070712

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20070817

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20070817

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110616

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110621

RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20110623

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110811

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110906

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111108

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111202

R150 Certificate of patent (=grant) or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (prs date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141222

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees