JP2006067073A - 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機 - Google Patents
出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機 Download PDFInfo
- Publication number
- JP2006067073A JP2006067073A JP2004245113A JP2004245113A JP2006067073A JP 2006067073 A JP2006067073 A JP 2006067073A JP 2004245113 A JP2004245113 A JP 2004245113A JP 2004245113 A JP2004245113 A JP 2004245113A JP 2006067073 A JP2006067073 A JP 2006067073A
- Authority
- JP
- Japan
- Prior art keywords
- carrier
- power
- output power
- peak
- value
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2614—Peak power aspects
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Transmitters (AREA)
Abstract
【解決手段】 キャリア信号の数及び周波数配置のいずれか一方又は双方に関するキャリア設定とピーク抑圧設定とに基づいて、当該キャリア設定下でピーク電力抑圧に起因して生じるキャリア多重信号の基準出力電力値との誤差を最小にする電力補正値を求める電力補正値生成部40と、この電力補正値生成部40により得られた電力補正値を用いてキャリア信号の多重前又は後の信号利得を補正する出力電力誤差補正部46とをそなえるように構成する。
【選択図】 図1
Description
例えば、4キャリアの場合に正規出力が+46.0dBmであるデータが入力された場合のピーク抑圧による出力パワーの変化は図10に示すようになり、1キャリアの場合に正規出力が40.0dBmであるデータが入力された場合のピーク抑圧による出力パワーの変化は図11に示すようになる。ここで、PARの設定を仮に7.5dBとした場合、これらの図10及び図11では、4キャリアの場合は出力+45.7dBm、1キャリアの場合は39.9dBm(略40.0dBm)となり、正規出力に対して0.3dBの誤差が生じることが分かる。
特許文献1や特許文献2の記載の技術においても、電力増幅器の飽和領域、つまりは、入力制限電力や許容可能包絡線を考慮したピーク電力の抑圧そのものは実現可能であるが、キャリアの状態(数や配置)については全く考慮していないため、キャリア設定が異なることによって上述したような誤差が生じることは避けられない。
図1は本発明の第1実施形態としての出力電力誤差吸収回路を有するマルチキャリア送信機の要部の構成を示すブロック図で、この図1に示す送信機も、複数のキャリア信号(ここでは、C1,C2,C3,C4の4キャリア)毎に設けられたキャリア送信回路1と、これらのキャリア送信回路1の各出力を合成(多重)するキャリア合成回路(キャリア多重部)2と、このキャリア合成回路2の出力ピーク電力を検出し、ピーク抑圧設定に応じてキャリア合成回路2による多重前の各キャリア信号の利得を補正することにより上記出力ピーク電力を抑圧するピーク抑圧値演算回路(ピーク電力抑圧部)3とをそなえるほか、出力電力誤差吸収回路4をそなえて構成されている。
ここで、ROMテーブル(基準出力電力値テーブル)41は、例えば図3に示すように、上記キャリア配置(パターン番号=0〜6)毎に、事前に取得したキャリア合成回路2の正規出力値(基準出力電力値)をテーブル形式のデータとしてROM等のメモリに保持し、上記キャリア配置に関する情報(パターン番号=0〜6)の入力に対して対応する基準出力電力値を変換出力するものであり、ROMテーブル42は、例えば図4及び図5に示すように、基準出力電力時のピーク抑圧設定値(絶対値)及び上記キャリア配置毎に、それぞれ事前に取得したPAR(ピーク対平均電力比)をROM等のメモリに保持し、現在のキャリア設定(キャリア配置)下での基準出力電力時のピーク抑圧設定値(絶対値)に対するPAR(単位dB)を変換出力するものである。なお、図4の左側二列に示す値はピーク抑圧設定値をそれぞれ16進表記(hex)及び10進表記(dec)したものである。また、図5は図4に示す数値をグラフ化したものに相当し、図5中、符号20,21,22,23,24,25,26で示すラインがそれぞれパターン番号=0,1,2,3,4,5,6のピーク抑圧設定値対PARを示している。
ピーク抑圧値演算回路3では、当該ピーク抑圧前の入力キャリア信号を合成回路31にて合成し、ディジタルフィルタ32により当該合成信号のノイズ成分(高周波成分)を除去した上で電力演算回路33に入力する。電力演算回路33は、入力信号(合成信号)の電力値を演算により求めて設定閾値比較回路34に入力し、当該設定閾値比較回路34は、入力電力値と外部設定されるピーク抑圧設定値(絶対値)とを比較することにより両者の差分情報を求める。この差分情報から各キャリア送信回路1の乗算器12にて各キャリア信号に乗算すべきピーク抑圧のための係数(電力補正値)が係数算出回路35により求められ、当該係数が乗算器12に入力されてピーク抑圧が実施される。
その一方で、出力電力誤差吸収回路4は、ROMテーブル42により、キャリアパターン毎に異なるピーク抑圧設定値から基準電力時のPAR〔電力に対するピークの割合(相対値)〕を求め、その結果を加算器44により上記電力差分に加える。この加算結果を現在出力されているPARとし、ROMテーブル45の入力とすることで、現在入力されている電力の補正値が得られる。
また、上述した例では、出力電力誤差吸収回路4において、ピーク抑圧設定及びキャリア設定に対する電力補正値を得るために3種のテーブル41,42,45を組み合わせて用いているが、本発明はこれに限定されず、最終的にピーク抑圧設定及びキャリア設定に対する電力補正値が得られる等価な構成であれば、テーブル数等の電力補正値生成部40の構成要素については不問であり、その場合にも、上記と同等の作用効果が得られることはいうまでもない。
図8は本発明の第2実施形態としての出力電力誤差吸収回路を有するマルチキャリア送信機の要部の構成を示すブロック図で、この図8に示す送信機は、図1により上述したものとそれぞれ同様の、キャリア送信回路1,キャリア合成回路2及びピーク抑圧値演算回路3をそなえるほか、出力電力誤差吸収回路5をそなえて構成されている。なお、各キャリア送信回路1及びピーク抑圧値演算回路3の内部構成は、基本的に、図1により上述した構成と同一もしくは同様であり、以下において、既述の符号と同一符号を付して説明するものは、特に断らない限り、既述のものと同一もしくは同様のものとする。
ピーク抑圧値演算回路3では、当該ピーク抑圧前の入力キャリア信号を合成回路31にて合成し、ディジタルフィルタ32により当該合成信号のノイズ成分(上記周波数シフトの際に発生する高周波成分)を除去した上で電力演算回路33に入力する。電力演算回路33は、入力信号(合成信号)の電力値を演算により求めて設定閾値比較回路34に入力し、当該設定閾値比較回路34は、入力電力値と外部設定されるピーク抑圧設定値(絶対値)とを比較することにより両者の差分情報を求める。この差分情報から各キャリア送信回路1の乗算器12にて各キャリア信号に乗算すべきピーク抑圧のための係数(電力補正値)が係数算出回路35により求められ、当該係数が乗算器12に入力されてピーク抑圧が実施される。
また、乗算器54によるゲイン演算(乗算)はハードウェアにより行ない、誤差分計算回路52による電力演算結果の比較およびゲイン分計算回路53による計算はDSP(Digital Signal Processor)等のハードウェアで行なってもよいし、ソフトウェアで行なってもよく、いずれの場合も上記の例と同等の効果を得ることができる。
(付記1)
複数のキャリア信号の多重信号に生じるピーク電力をピーク抑圧設定に応じて多重前の前記各キャリア信号の利得を補正することにより抑圧するピーク抑圧機能を有するマルチキャリア送信機に用いられる出力電力誤差吸収回路であって、
該キャリア信号の数及び周波数配置のいずれか一方又は双方に関するキャリア設定と該ピーク抑圧設定とに基づいて、当該キャリア設定下で上記ピーク電力抑圧に起因して生じる該多重信号の基準出力電力値との誤差を最小にする電力補正値を求める電力補正値生成部と、
該電力補正値生成部により得られた該電力補正値を用いて該キャリア信号の多重前又は後の信号利得を補正する出力電力誤差補正部とをそなえたことを特徴とする、出力電力誤差吸収回路。
該電力補正値生成部が、
異なる上記キャリア設定毎にそれぞれ事前に取得した該基準出力電力値を出力する基準出力電力値テーブルと、
該基準出力電力値テーブルから出力される該基準出力電力値と上記ピーク抑圧前の各キャリア信号の多重化電力値との差分情報を得る差分演算器と、
異なる上記ピーク抑圧設定及びキャリア設定毎にそれぞれ事前に取得したピーク対平均電力比に関するPAR情報を出力するPARテーブルと、
当該ピーク抑圧設定及びキャリア設定での該PARテーブルにおける該PAR情報に該差分演算器により得られる該差分情報を加算して現在のPAR情報として出力する加算器と、
該加算器からの該PAR情報に対して事前に取得した該誤差を最小にする電力補正値を該出力電力誤差補正部による利得補正に用いる補正値として該出力電力誤差補正部へ出力する補正値テーブルとをそなえて構成されたことを特徴とする、付記1記載の出力電力誤差吸収回路。
複数のキャリア信号を多重するキャリア多重部と、
該キャリア多重部の出力である多重信号に生じるピーク電力をピーク抑圧設定に応じて該キャリア多重部による多重前の各キャリア信号の利得を補正することにより抑圧するピーク電力抑圧部と、
該キャリア信号の数及び周波数配置のいずれか一方又は双方に関するキャリア設定と該ピーク抑圧設定とに基づいて、当該キャリア設定下で上記ピーク電力抑圧に起因して生じる該多重信号についての基準出力電力値との誤差が最小になるよう、該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差吸収回路とをそなえたことを特徴とする、出力電力誤差吸収回路を有するマルチキャリア送信機。
該出力電力誤差吸収回路が、
該ピーク抑圧設定と該キャリア設定とに基づいて、当該キャリア設定下で上記ピーク電力抑圧に起因して生じる該多重信号の基準出力電力値との誤差を最小にする電力補正値を求める電力補正値生成部と、
該電力補正値生成部により得られた該電力補正値を用いて該キャリア信号の多重前又は後の信号利得を補正する出力電力誤差補正部とをそなえて構成されたことを特徴とする、付記3記載の出力電力誤差吸収回路を有するマルチキャリア送信機。
該電力補正値生成部が、
異なる上記キャリア設定毎にそれぞれ事前に取得した該基準出力電力値を出力する基準出力電力値テーブルと、
該基準出力電力値テーブルから出力される該基準出力電力値と上記ピーク抑圧前の各キャリア信号の多重化電力値との差分情報を得る差分演算器と、
異なる上記ピーク抑圧設定及びキャリア設定毎にそれぞれ事前に取得したピーク対平均電力比に関するPAR情報を出力するPARテーブルと、
当該ピーク抑圧設定及びキャリア設定での該PARテーブルにおける該PAR情報に該差分演算器により得られる該差分情報を加算して現在のPAR情報として出力する加算器と、
該加算器からの該PAR情報に対して事前に取得した該誤差を最小にする電力補正値を該出力電力誤差補正部による利得補正に用いる補正値として該出力電力誤差補正部へ出力する補正値テーブルとをそなえて構成されたことを特徴とする、付記4記載の出力電力誤差吸収回路を有するマルチキャリア送信機。
複数のキャリア信号の多重信号に生じるピーク電力をピーク抑圧設定に応じて多重前の前記各キャリア信号の利得を補正することにより抑圧するピーク抑圧機能を有するマルチキャリア送信機に用いられる出力電力誤差吸収回路であって、
上記ピーク抑圧前の各キャリア信号の多重化電力値と該キャリア多重部の出力電力値との差分を検出する差分検出部と、
該差分検出部で検出された差分が最小となるよう、該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差補正部とをそなえたことを特徴とする、出力電力誤差吸収回路。
該出力電力誤差補正部が、
該差分検出部で検出された該差分を最小にする電力補正値を計算する補正値計算部と、
該補正値計算部により得られた該電力補正値を用いて該キャリア多重部の出力の利得を補正する利得補正部とをそなえて構成されたことを特徴とする、付記6記載の出力電力誤差吸収回路。
該計算部がソフトウェアにより構成されるとともに、該利得補正部が該電力補正値を該キャリア多重部の出力に乗じるハードウェア乗算器により構成されていることを特徴とする、付記7記載の出力電力誤差吸収回路。
(付記9)
複数のキャリア信号を多重するキャリア多重部と、
該キャリア多重部の出力である多重信号のピーク電力をピーク抑圧設定に応じて該キャリア多重部による多重前の各キャリア信号の利得を補正することにより抑圧するピーク電力抑圧部と、
上記ピーク抑圧前の各キャリア信号の多重化電力値と該キャリア多重部の出力電力値との差分を検出して、当該差分が最小となるよう該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差吸収回路とをそなえたことを特徴とする、出力電力誤差吸収回路を有するマルチキャリア送信機。
該出力電力誤差吸収回路が、
上記ピーク抑圧前の各キャリア信号の多重化電力値と該キャリア多重部の出力電力値との差分を検出する差分検出部と、
該差分検出部で検出された差分が最小となるよう、該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差補正部とをそなえて構成されたことを特徴とする、付記9記載の出力電力誤差吸収回路を有するマルチキャリア送信機。
該出力電力誤差補正部が、
該差分検出部で検出された該差分を最小にする電力補正値を計算する計算部と、
該計算部により得られた該電力補正値を用いて該キャリア多重部の出力の利得を補正する利得補正部とをそなえて構成されたことを特徴とする、付記10記載の出力電力誤差吸収回路を有するマルチキャリア送信機。
該計算部がソフトウェアにより構成されるとともに、該利得補正部が該電力補正値を該キャリア多重部の出力に乗じるハードウェア乗算器により構成されていることを特徴とする、付記11記載の出力電力誤差吸収回路を有するマルチキャリア送信機。
11 遅延回路
12,14,17 乗算器
13,16 ディジタルフィルタ(シンボル間干渉除去用)
15,18 ローカル発振器(周波数シフト用)
2 キャリア合成回路(キャリア多重部)
3 ピーク抑圧値演算回路(ピーク電力抑圧部)
31 合成(多重)回路
32 ディジタルフィルタ(高周波成分除去用)
33 電力演算回路
34 設定閾値比較回路
35 係数算出回路
4,5 出力電力誤差吸収回路
40 電力補正値生成部
41,42,45 ROMテーブル
43 減算器
44 加算器
46 乗算器(出力電力誤差補正部)
51 電力演算回路
52 誤算分計算回路(差分検出部)
53 ゲイン分計算回路(補正値計算部)
54 乗算器(利得補正部)
Claims (5)
- 複数のキャリア信号の多重信号に生じるピーク電力をピーク抑圧設定に応じて多重前の前記各キャリア信号の利得を補正することにより抑圧するピーク抑圧機能を有するマルチキャリア送信機に用いられる出力電力誤差吸収回路であって、
該キャリア信号の数及び周波数配置のいずれか一方又は双方に関するキャリア設定と該ピーク抑圧設定とに基づいて、当該キャリア設定下で上記ピーク電力抑圧に起因して生じる該多重信号の基準出力電力値との誤差を最小にする電力補正値を求める電力補正値生成部と、
該電力補正値生成部により得られた該電力補正値を用いて該キャリア信号の多重前又は後の信号利得を補正する出力電力誤差補正部とをそなえたことを特徴とする、出力電力誤差吸収回路。 - 該電力補正値生成部が、
異なる上記キャリア設定毎にそれぞれ事前に取得した該基準出力電力値を出力する基準出力電力値テーブルと、
該基準出力電力値テーブルから出力される該基準出力電力値と上記ピーク抑圧前の各キャリア信号の多重化電力値との差分情報を得る差分演算器と、
異なる上記ピーク抑圧設定及びキャリア設定毎にそれぞれ事前に取得したピーク対平均電力比に関するPAR情報を出力するPARテーブルと、
当該ピーク抑圧設定及びキャリア設定での該PARテーブルにおける該PAR情報に該差分演算器により得られる該差分情報を加算して現在のPAR情報として出力する加算器と、
該加算器からの該PAR情報に対して事前に取得した該誤差を最小にする電力補正値を該出力電力誤差補正部による利得補正に用いる補正値として該出力電力誤差補正部へ出力する補正値テーブルとをそなえて構成されたことを特徴とする、請求項1記載の出力電力誤差吸収回路。 - 複数のキャリア信号を多重するキャリア多重部と、
該キャリア多重部の出力である多重信号に生じるピーク電力をピーク抑圧設定に応じて該キャリア多重部による多重前の各キャリア信号の利得を補正することにより抑圧するピーク電力抑圧部と、
該キャリア信号の数及び周波数配置のいずれか一方又は双方に関するキャリア設定と該ピーク抑圧設定とに基づいて、当該キャリア設定下で上記ピーク電力抑圧に起因して生じる該多重信号についての基準出力電力値との誤差が最小になるよう、該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差吸収回路とをそなえたことを特徴とする、出力電力誤差吸収回路を有するマルチキャリア送信機。 - 複数のキャリア信号の多重信号に生じるピーク電力をピーク抑圧設定に応じて多重前の前記各キャリア信号の利得を補正することにより抑圧するピーク抑圧機能を有するマルチキャリア送信機に用いられる出力電力誤差吸収回路であって、
上記ピーク抑圧前の各キャリア信号の多重化電力値と該キャリア多重部の出力電力値との差分を検出する差分検出部と、
該差分検出部で検出された差分が最小となるよう、該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差補正部とをそなえたことを特徴とする、出力電力誤差吸収回路。 - 複数のキャリア信号を多重するキャリア多重部と、
該キャリア多重部の出力である多重信号のピーク電力をピーク抑圧設定に応じて該キャリア多重部による多重前の各キャリア信号の利得を補正することにより抑圧するピーク電力抑圧部と、
上記ピーク抑圧前の各キャリア信号の多重化電力値と該キャリア多重部の出力電力値との差分を検出して、当該差分が最小となるよう該キャリア多重部による多重前又は後の信号利得を補正する出力電力誤差吸収回路とをそなえたことを特徴とする、出力電力誤差吸収回路を有するマルチキャリア送信機。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245113A JP4469685B2 (ja) | 2004-08-25 | 2004-08-25 | 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機 |
US11/018,258 US7274914B2 (en) | 2004-08-25 | 2004-12-21 | Output power error absorbing circuit and multi-carrier transmitter having the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004245113A JP4469685B2 (ja) | 2004-08-25 | 2004-08-25 | 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2006067073A true JP2006067073A (ja) | 2006-03-09 |
JP4469685B2 JP4469685B2 (ja) | 2010-05-26 |
Family
ID=35944090
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004245113A Expired - Fee Related JP4469685B2 (ja) | 2004-08-25 | 2004-08-25 | 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機 |
Country Status (2)
Country | Link |
---|---|
US (1) | US7274914B2 (ja) |
JP (1) | JP4469685B2 (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011357A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | キャリア状態判別装置、及び送信装置 |
US9209846B2 (en) | 2013-09-04 | 2015-12-08 | Fujitsu Limited | Radio communication circuit and radio communication device |
JP2016510551A (ja) * | 2013-01-29 | 2016-04-07 | ゼットティーイー コーポレイション | 低遅延dpd前のパワー検出に基づくパワー調整方法及び装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005101975A (ja) * | 2003-09-25 | 2005-04-14 | Matsushita Electric Ind Co Ltd | 無線通信装置及びピーク抑圧方法 |
JP4558741B2 (ja) * | 2004-11-01 | 2010-10-06 | 株式会社日立国際電気 | 送信機 |
JP4750592B2 (ja) * | 2006-03-17 | 2011-08-17 | 富士通株式会社 | ピーク抑圧方法、ピーク抑圧装置、無線送信装置 |
JP4789749B2 (ja) * | 2006-08-17 | 2011-10-12 | 富士通株式会社 | ピーク抑圧装置 |
JP5262361B2 (ja) * | 2008-07-03 | 2013-08-14 | 富士通株式会社 | ピーク抑圧復元方法、送信装置、受信装置、およびピーク抑圧復元システム |
CN102577107B (zh) * | 2009-10-06 | 2015-06-10 | 富士通株式会社 | PAPR(Peak-to-Average Power Ratio)确定装置以及通信装置 |
BR112015021322A2 (pt) * | 2013-03-02 | 2017-07-18 | Cellular Specialties Inc | sistema de antena distribuída tendo alto desempenho próximo-distante |
KR102257344B1 (ko) * | 2014-09-29 | 2021-05-27 | 삼성전자주식회사 | 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법 |
US11539565B2 (en) * | 2021-01-20 | 2022-12-27 | Qualcomm Incorporated | Hybrid automatic repeat request (HARQ) techniques for reducing peak-to-average power ratio (PAPR) |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5302914A (en) * | 1992-10-20 | 1994-04-12 | At&T Bell Laboratories | Method and apparatus for reducing the peak-to-average power in multi-carrier RF communication systems |
JP2988522B1 (ja) | 1998-09-28 | 1999-12-13 | 日本電気株式会社 | Cdma送信機 |
US6236864B1 (en) * | 1998-11-27 | 2001-05-22 | Nortel Networks Limited | CDMA transmit peak power reduction |
JP3990974B2 (ja) * | 2002-11-26 | 2007-10-17 | 株式会社日立コミュニケーションテクノロジー | ピークファクタ低減装置 |
-
2004
- 2004-08-25 JP JP2004245113A patent/JP4469685B2/ja not_active Expired - Fee Related
- 2004-12-21 US US11/018,258 patent/US7274914B2/en not_active Expired - Fee Related
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2008011357A (ja) * | 2006-06-30 | 2008-01-17 | Fujitsu Ltd | キャリア状態判別装置、及び送信装置 |
JP4744376B2 (ja) * | 2006-06-30 | 2011-08-10 | 富士通株式会社 | キャリア状態判別装置、及び送信装置 |
JP2016510551A (ja) * | 2013-01-29 | 2016-04-07 | ゼットティーイー コーポレイション | 低遅延dpd前のパワー検出に基づくパワー調整方法及び装置 |
US9467954B2 (en) | 2013-01-29 | 2016-10-11 | Zte Corporation | Power adjustment method and apparatus based on low delay power detection before DPD |
US9209846B2 (en) | 2013-09-04 | 2015-12-08 | Fujitsu Limited | Radio communication circuit and radio communication device |
Also Published As
Publication number | Publication date |
---|---|
JP4469685B2 (ja) | 2010-05-26 |
US20060046764A1 (en) | 2006-03-02 |
US7274914B2 (en) | 2007-09-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5010399B2 (ja) | 直交多重信号のピーク抑圧方法、ピーク抑圧回路、及び送信装置 | |
US7839951B2 (en) | Dynamic crest factor reduction system | |
JP4224168B2 (ja) | 基地局装置及びピーク電力抑圧方法 | |
JP5242024B2 (ja) | 歪補償装置、増幅装置、送信装置、歪補償方法 | |
JP4469685B2 (ja) | 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機 | |
JP2007194825A (ja) | マルチキャリア信号送信装置 | |
JP5056490B2 (ja) | 歪み補償係数更新装置および歪み補償増幅器 | |
JP4617232B2 (ja) | 送信機 | |
JP3654526B2 (ja) | 振幅制限装置 | |
JP4789749B2 (ja) | ピーク抑圧装置 | |
JP2008294519A (ja) | 通信装置 | |
JP5673238B2 (ja) | 電力増幅装置、送信機及び電力増幅装置制御方法 | |
JP2009224922A (ja) | ピーク抑圧装置、無線送信装置及び窓関数生成装置 | |
JP2004128867A (ja) | 電力増幅器用歪補償装置 | |
JP3693331B2 (ja) | マルチキャリア信号生成装置 | |
US9755877B2 (en) | Peak suppression device and peak suppression method | |
JP6776699B2 (ja) | ピーク抑圧回路及びピーク抑圧方法 | |
JP5532968B2 (ja) | 信号処理回路とこの回路を有する通信装置 | |
JP5233784B2 (ja) | マルチキャリア送信信号のピークファクタ低減装置及び方法 | |
JP2004032450A (ja) | マルチキャリア送信装置及びその電力クリッピング方式 | |
JP5339102B2 (ja) | ピーク抑圧回路、及び、無線送信機 | |
JP6070820B2 (ja) | 通信装置及びそのピーク抑圧方法 | |
JP2003174370A (ja) | 非線形補償回路と基地局装置および送信電力クリップ方法 | |
JP2005252509A (ja) | マルチキャリア伝送用非線形歪補償回路 | |
JP4680077B2 (ja) | Ofdm通信器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20070803 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20091119 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20091124 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20100112 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20100209 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20100301 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130305 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140305 Year of fee payment: 4 |
|
LAPS | Cancellation because of no payment of annual fees |