KR102257344B1 - 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법 - Google Patents

무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법 Download PDF

Info

Publication number
KR102257344B1
KR102257344B1 KR1020140130205A KR20140130205A KR102257344B1 KR 102257344 B1 KR102257344 B1 KR 102257344B1 KR 1020140130205 A KR1020140130205 A KR 1020140130205A KR 20140130205 A KR20140130205 A KR 20140130205A KR 102257344 B1 KR102257344 B1 KR 102257344B1
Authority
KR
South Korea
Prior art keywords
power
values
value
gain
output control
Prior art date
Application number
KR1020140130205A
Other languages
English (en)
Other versions
KR20160037529A (ko
Inventor
이인규
김우연
김형범
성민희
송영민
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020140130205A priority Critical patent/KR102257344B1/ko
Priority to US15/515,365 priority patent/US10171056B2/en
Priority to EP15846800.9A priority patent/EP3203639B1/en
Priority to PCT/KR2015/008020 priority patent/WO2016052854A1/ko
Publication of KR20160037529A publication Critical patent/KR20160037529A/ko
Application granted granted Critical
Publication of KR102257344B1 publication Critical patent/KR102257344B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H03G3/20—Automatic control
    • H03G3/30—Automatic control in amplifiers having semiconductor devices
    • H03G3/3036—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers
    • H03G3/3042—Automatic control in amplifiers having semiconductor devices in high-frequency amplifiers or in frequency-changers in modulators, frequency-changers, transmitters or power amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
    • H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
    • H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
    • H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
    • H03F1/0272—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A by using a signal derived from the output signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/189—High-frequency amplifiers, e.g. radio frequency amplifiers
    • H03F3/19—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only
    • H03F3/193—High-frequency amplifiers, e.g. radio frequency amplifiers with semiconductor devices only with field-effect devices
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/20—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers
    • H03F3/24—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages
    • H03F3/245—Power amplifiers, e.g. Class B amplifiers, Class C amplifiers of transmitter output stages with semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G3/00—Gain control in amplifiers or frequency changers
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/38—Transceivers, i.e. devices in which transmitter and receiver form a structural unit and in which at least one part is used for functions of transmitting and receiving
    • H04B1/40—Circuits
    • H04B1/44—Transmit/receive switching
    • H04B1/48—Transmit/receive switching in circuits for connecting transmitter and receiver to a common transmission path, e.g. by energy of transmitter
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04W—WIRELESS COMMUNICATION NETWORKS
    • H04W52/00—Power management, e.g. TPC [Transmission Power Control], power saving or power classes
    • H04W52/04—TPC
    • H04W52/52—TPC using AGC [Automatic Gain Control] circuits or amplifiers
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/451—Indexing scheme relating to amplifiers the amplifier being a radio frequency amplifier
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/103—Gain control characterised by the type of controlled element being an amplifying element
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03G—CONTROL OF AMPLIFICATION
    • H03G2201/00—Indexing scheme relating to subclass H03G
    • H03G2201/10—Gain control characterised by the type of controlled element
    • H03G2201/106—Gain control characterised by the type of controlled element being attenuating element
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B17/00—Monitoring; Testing
    • H04B17/30—Monitoring; Testing of propagation channels
    • H04B17/309—Measuring or estimating channel quality parameters
    • H04B17/318—Received signal strength
    • H04B17/327—Received signal code power [RSCP]
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04B—TRANSMISSION
    • H04B1/00—Details of transmission systems, not covered by a single one of groups H04B3/00 - H04B13/00; Details of transmission systems not characterised by the medium used for transmission
    • H04B1/02—Transmitters
    • H04B1/04—Circuits
    • H04B2001/0408—Circuits with power amplifiers

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Power Engineering (AREA)
  • Amplifiers (AREA)
  • Transmitters (AREA)

Abstract

본 발명은 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법에 관한 것으로, 무선 통신 시스템에서 송신 장치는 트랜시버(transceiver)와 상기 트랜시버로부터 제공되는 신호를 증폭하는 증폭기를 포함하고, 상기 트랜시버는 상기 트랜시버로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시키는 것을 특징으로 한다. 또한, 본 발명은 상술한 실시 예와 다른 실시 예들도 포함한다.

Description

무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법{APPARATUS AND METHOD FOR IMPROVING NONLINEARITY OF POWER AMPLIFIER IN WIRELESS COMMUNICATION SYSTEM}
본 발명은 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법에 관한 것이다.
무선 통신 시스템에서 시스템의 전력 효율(power efficiency)을 개선하기 위한 노력은 다양한 형태로 이루어지고 있다. 특히 무선 통신 시스템 내에서 동작하는 전력 증폭기(power amplifier)의 소모 전력을 낮추는 방안은 무선 통신 시스템의 전력 효율을 개선하기 위한 다양한 방안 가운데 대표적인 방안으로 대두 되고 있다. 또한 무선 통신 시스템 내에서 동작하는 전력 증폭기의 소모 전력을 낮추기 위해서, 전력 증폭기에 포함된 소자는 다양화될 수 있다. 예를 들어, LDMOS(laterally diffused metal oxide semiconductor) 트랜지스터(transistor)를 이용한 전력 증폭기가 무선 통신 시스템의 전력 효율을 개선하기 위해 사용될 수 있다. 또한 LDMOS 트랜지스터 대비 전력 효율이 우수한 GaN(gallium nitride) 트랜지스터를 적용한 도허티 증폭기(Doherty amplifier)가 무선 통신 시스템의 전력 효율을 개선하기 위해 사용될 수 있다.
그러나 무선 통신 시스템의 전력 효율을 개선하기 위해 이용되는 전력 증폭기는 일반적으로 비선형적 특성(nonlinearity)을 가진다. 다시 말해, 이상적인 전력 증폭기는 입력 전력에 비례하여 출력 전력이 결정되나, 실제 전력 증폭기에서는 입력 전력이 특정 레벨(level)을 초과하면, 이러한 선형성(linearity)이 유지되지 못한다. 그 결과 출력 전력 대비 전력 이득(power gain)은 일정하게 유지되는 것이 아니라, 출력 전력이 증가할수록 전력 이득은 감소하게 된다. 이와 같이 전력 증폭기의 선형성이 유지되지 못하게 되면, 무선 통신 시스템의 성능이 저하되는 문제가 발생하게 된다.
본 발명의 일 실시 예는 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법 제공한다.
본 발명의 다른 실시 예는 무선 통신 시스템에서 미리 정해진 다수의 출력 제어 설정 값과 다수의 전력 이득 값에 기초하여 다수의 이득 보상 값을 결정하는 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 다수의 출력 제어 설정 순서 값과 출력 제어 스텝 상수에 기초하여, 다수의 출력 제어 설정 값을 결정하는 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 다수의 출력 제어 설정 값에 기초하여 다수의 출력 전력 값을 결정하는 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 다수의 출력 전력 값에 기초하여, 다수의 출력 제어 설정 값에 각각 대응하는 다수의 전력 이득 값을 결정하는 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 결정된 이득 보상 값에 기초하여 전력 증폭기의 전력 이득을 조정하는 장치 및 방법을 제공한다.
본 발명의 또 다른 실시 예는 무선 통신 시스템에서 결정된 이득 보상 값에 기초하여 송신 신호의 전력을 감쇠하는 장치 및 방법을 제공한다.
본 발명의 실시 예에 따른 무선 통신 시스템에서 송신 장치는 트랜시버(transceiver)와 상기 트랜시버와 결합되는 증폭기를 포함하고, 상기 트랜시버는 상기 트랜시버로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시켜 상기 증폭기로 전송하는 것을 특징으로 한다.
본 발명의 다른 실시 예에 따른 전력 이득에 대한 보상 값을 결정하는 장치는 프로세서와 저장부를 포함하고, 상기 프로세서는 미리 정해진 다수의 출력 제어 값과 상기 다수의 출력 제어 값에 각각 대응하는 다수의 이득 값에 기초하여, 상기 다수의 이득 값 가운데 각각의 값과 상기 출력 제어 값 중 기준 출력 제어 값에 대응하는 기준 이득 값과의 각각의 차에 해당하는 다수의 이득 보상 값을 결정하여 상기 저장부에 저장하고, 상기 다수의 이득 보상 값은, 상기 다수의 출력 제어 값에 각각 대응하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따른 무선 통신 시스템에서 송신 장치의 동작 방법은 증폭기와 결합된 트랜시버로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시키는 과정과 감쇠된 전력을 가지는 상기 신호를 상기 증폭기로 전송하는 과정을 포함하는 것을 특징으로 한다.
본 발명의 또 다른 실시 예에 따른 전력 이득에 대한 보상 값을 결정하는 방법은 미리 정해진 다수의 출력 제어 값과 상기 다수의 출력 제어 값에 각각 대응하는 다수의 이득 값에 기초하여, 상기 다수의 이득 값 가운데 각각의 값과 상기 출력 제어 값 중 기준 출력 제어 값에 대응하는 기준 이득 값과의 각각의 차에 해당하는 다수의 이득 보상 값을 결정하는 과정과 상기 다수의 출력 제어 값에 각각 대응하는 다수의 이득 보상 값을 저장하는 과정을 포함하는 것을 특징으로 한다.
무선 통신 시스템에서 전력 증폭기(power amplifier)의 비선형적 특성(nonlinearity)을 개선함으로써, 무선 통신 시스템의 성능을 개선할 수 있고, 이를 통해 무선 통신 시스템의 전력 효율(power efficiency)을 개선할 수 있다. 또한 향후 지속적으로 개발될 다중 입력 출력(MIMO, Multi Input Multi Output) 시스템을 통해, 신호의 입력 및 출력에 사용되는 경로가 다중화될수록 무선 통신 시스템의 성능 및 전력 효율 개선 효과는 더욱 두드러지게 된다.
도 1은 본 발명의 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
도 2는 본 발명의 실시 예에 따른 전력 증폭기(power amplifier)의 출력 전력(output power)에 대한 전력 이득(power gain) 및 전력 효율(drain efficiency) 특성을 도시한다.
도 3은 본 발명의 실시 예에 따른 전력 증폭기의 인접 채널 누설비(ACLR, adjacent channel leakage power ratio) 특성을 도시한다.
도 4는 본 발명의 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
도 5는 본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
도 6은 본 발명의 또 다른 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
도 7은 본 발명의 실시 예에 따른 전력 증폭기의 출력 전력에 대한 전력 이득 특성을 도시한다.
도 8은 본 발명의 실시 예에 따른 전력 증폭기의 인접 채널 누설비(ACLR) 특성을 도시한다.
도 9는 본 발명의 실시 예에 따른 무선 통신 시스템에서 전력 증폭기의 전력 이득을 보상하기 위한 절차에 관한 순서도를 도시한다.
도 10은 본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 전력 증폭기의 전력 이득을 보상하기 위한 절차에 관한 순서도를 도시한다.
도 11은 본 발명의 실시 예에 따른 무선 통신 시스템에서 송신 장치의 동작에 관한 순서도를 도시한다.
도 12는 본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 송신 장치의 동작에 관한 순서도를 도시한다.
이하 첨부된 도면을 참조하여 본 발명의 동작 원리를 상세히 설명한다. 하기에서 본 발명을 설명에 있어 관련된 공지 기능 또는 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략할 것이다. 그리고 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 다양한 실시 예는 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들이 도면에 예시되고 관련된 상세한 설명이 기재되어 있다. 그러나, 이는 본 발명의 다양한 실시 예를 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 다양한 실시 예의 사상 및 기술 범위에 포함되는 모든 변경 및/또는 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 구성요소에 대해서는 유사한 참조부호가 사용되었다.
이하의 내용을 통해, 무선 통신 시스템에서 전력 증폭기(power amplifier)의 비선형적 특성(nonlinearity)을 개선하기 위한 장치 및 방법에 관한 설명이 이어질 것이다.
이하 설명에서 사용되는 출력 제어 값에 관한 용어, 전력 증폭기의 이득 보상과 관련된 용어, 전력 증폭기 및 이와 결합 된 전자 장치의 구성에 관한 용어 등은 설명의 편의를 위한 것이다. 따라서, 본 발명이 후술되는 용어들에 한정되는 것은 아니며, 동등한 기술적 의미를 가지는 대상을 지칭하는 다른 용어가 사용될 수 있다.
본 발명의 실시 예에 따른 무선 통신 시스템은 LTE(Long Term Evolution) 무선 통신 시스템을 포함할 수 있고, 이하 설명되는 트랜시버 장치는 일반적인 기지국 내에 포함될 수 있다. 또한, 상기 기지국은 LTE 무선 통신 시스템에서 사용되는 RRU(Remote Radio Unit)를 포함할 수 있다. 그리고 상기 트랜시버 장치는 기지국 외 사용자 단말 등 무선 신호를 송신하는 다른 장치 내에도 포함될 수 있다.
도 1은 본 발명의 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
상기 도 1에 도시된 바와 같이, 본 발명의 실시 예에 따른 전자 장치는 트랜시버(transceiver, 110), 전력 증폭기(power amplifier, 120), 프런트-엔드(front-end, 130)를 포함한다. 이 경우, 상기 전력 증폭기는 증폭기로 지칭될 수 있다.
예를 들어, 상기 트랜시버(110)는 상위로부터 받은 IQ(inphase quadrature) 디지털(digital) 신호를 처리하고, 디지털-아날로그 변환(digital-analog conversion) 및 RF(radio frequency) 신호 처리를 수행할 수 있다. 또한 상기 전력 증폭기(120)는 상기 트랜시버(110)로부터 입력되는 신호를 증폭할 수 있다. 또한 프런트-엔드(130)는 상기 전력 증폭기(120)로부터 수신되는 신호를 필터링(filtering) 할 수 있다.
상기 트랜시버(110)는 FPGA(field-programmable gate array, 111), DAC(digital-analog converter, 113), 디지털 감쇠기(digital attenuator, 115)를 포함할 수 있다. 상기 FPGA(111)는 하드웨어의 동작 및 성능을 검증하기 위한 집적 회로(integrated circuit)로서, 상기 FPGA(111)는 트랜시버(110)의 전반적인 동작을 제어할 수 있는 프로세서(processor, 도 1에 도시되지 않음) 및 메모리(memory, 도 1에 도시되지 않음) 등을 포함할 수 있다. 또한 상기 DAC(113)는 상기 FPGA(111)로부터 입력되는 디지털 신호를 아날로그 신호로 전환한다. 상기 디지털 감쇠기(115)는 필터, 믹서, 가변 저항 등을 포함할 수 있다. 상기 디지털 감쇠기(115)를 통해, 입력 신호의 파형은 유지한 채, 입력 신호의 진폭, 즉, 입력 신호의 전력 세기만을 감소시킬 수 있다.
본 발명의 실시 예에 따르면, 상기 전력 증폭기(120)는 다양한 종류의 트랜지스터(transistor)를 포함할 수 있다. 예를 들어, 상기 전력 증폭기(120)는 LDMOS(laterally diffused metal oxide semiconductor, 도 1에 도시되지 않음) 트랜지스터를 포함할 수 있다. 또한 상기 전력 증폭기(120)는 상기 LDMOS 트랜지스터에 비해 전력효율이 우수한 GaN(gallium nitride) 트랜지스터(121)를 포함할 수도 있다. 특히 GaN 트랜지스터(121)를 포함한 전력 증폭기를 사용함으로써, 무선 통신 시스템의 전력 효율은 상당히 개선될 수 있다.
도 2는 본 발명의 실시 예에 따른 전력 증폭기의 출력 전력(output power)에 대한 전력 이득(power gain) 및 전력 효율(drain efficiency) 특성을 도시한다.
도 2에 도시된 그래프는 전력 증폭기에 있어서, 출력 전력(output power)에 대한 전력 이득(power gain, 201) 및 출력 전력에 대한 전력 효율(drain efficiency, 203)을 나타낸다. 이 경우, 상기 전력 이득은 전력 이득 값 또는 이득 값으로 지칭될 수 있다. 본 발명의 실시 예에 따라, 상기 도 2의 그래프는 GaN 트랜지스터를 이용한 전력 증폭기의 특성을 도시한 것이다. 다만, 이는 설명의 편의를 위한 것이고, 출력 전력에 대한 전력 효율 및 전력 이득 특성을 살펴보기 위해, 다른 종류의 전력 증폭기가 사용될 수도 있다.
상기 도 2에 도시된 그래프에 따르면, 가로축은 출력 전력(dBm), 세로축은 각각 전력 이득(dB) 및 전력 효율(%)을 나타낸다. 상기 도 2에 도시되었듯이, 출력 전력에 대한 전력 효율(203)은 출력 전력이 증가할수록 대체로 증가하는 특성을 가진다. 그런데, 이러한 결과는 전력 증폭기의 자체 특성에 의한 것으로서, 본 발명의 실시 예에 따라, 전력 증폭기에 포함된 GaN 트랜지스터의 소자 특성에 의해 나타난 것이다. 다시 말해, GaN 트랜지스터를 포함한 전력 증폭기를 사용함으로써, 출력 전력이 증가할수록 출력 전력에 대한 전력 효율(203)은 증가하게 되고, 그 결과 무선 통신 시스템의 전력 효율은 상당히 개선될 수 있는 것이다.
이에 반해, 상기 도 2에 도시되었듯이, 출력 전력에 대한 전력 이득(201)은 출력 전력이 증가할수록 대체로 감소하는 특성을 가진다. 일반적으로 이상적인 전력 증폭기의 경우, 출력 전력이 증가하더라도 출력 전력에 대한 전력 이득은 일정한 값으로 유지된다. 그러나 상기 도 2에 도시된 바와 같이, 실제 전력 증폭기의 경우, 출력 전력이 증가하면 출력 전력에 대한 전력 이득(201)은 감소하게 된다. 특히 상기 도 2에 도시된 전력 이득(201) 특성은, 본 발명의 실시 예에 따라, GaN 트랜지스터를 포함한 전력 증폭기를 사용한 결과이다. 앞서 설명한 이상적인 전력 증폭기의 경우와는 달리, 출력 전력이 증가하면 출력 전력에 대한 전력 이득(201)은 감소하게 되는 결과 또한 전력 증폭기에 포함된 GaN 트랜지스터의 소자 특성에 의한 것이다.
상기 설명과 같이, 출력 전력이 증가하는 경우, 출력 전력에 대한 전력 이득 값이 일정하게 유지되지 않고 감소하게 된다면, 무선 통신 시스템의 성능은 저하된다. 예를 들어, 상기 도 2와 같이, 출력 전력이 34dBm인 경우, 이에 대응하는 전력 이득은 약 19.5dB가 된다. 이에 반해, 출력 전력이 46dBm인 경우, 이에 대응하는 전력 이득은 약 17.8dB가 된다. 따라서, 출력 전력이 46dBm이 되는 경우에 있어, GaN 트랜지스터를 포함한 전력 증폭기는 이상적인 전력 증폭기에 비해, 대략 1.7dB만큼 낮은 전력 이득 값을 가지게 된다. 따라서 상기 GaN 트랜지스터를 포함한 전력 증폭기가 상기 이상적인 전력 증폭기와 동일한 성능을 구현하기 위해서는 상대적으로 더 높은 세기를 가지는 다시 말해, 더 높은 전력 세기를 가지는 신호를 입력해야 하는데, 이는 곧 전력 증폭기의 소모 전력을 증가시키게 되는 결과로 나타나며, 그 결과, 무선 통신 시스템의 전력 효율은 더욱 저하되게 된다.
또한, 상기 전력 증폭기의 비선형성으로 인해, 전력 증폭기의 인접 채널 누설비(ACLR, adjacent channel leakage power ratio) 특성이 저하되는 문제점이 발생하는데, 이는 이하 도 3에 관한 설명에서 상세하게 기술될 것이다.
도 3은 본 발명의 실시 예에 따른 전력 증폭기의 인접 채널 누설비(ACLR, adjacent channel leakage power ratio) 특성을 도시한다.
일반적으로, 전력 증폭기의 인접 채널 누설비(ACLR)는 전력 증폭기의 선형성(linearity)에 관한 척도를 나타낸다. 다시 말해, 인접 채널 누설비는 중심 채널의 전력과 특정 오프셋 주파수만큼 떨어진 지점의 전력 간의 차이를 데시벨(dB) 단위로 나타낸 것이다.
상기 도 3은 본 발명의 실시 예에 따라, GaN 트랜지스터를 이용한 전력 증폭기의 인접 채널 누설비 특성을 나타낸다. 상기 도 3에서 가로축은 주파수, 세로축은 출력 전력 세기를 나타낸다. 또한, 상기 도 3에서 305 대역은 중심 채널이 되고, 303 대역은 제 1 로어(1st lower), 301 대역은 제 2 로어(2nd lower), 307 대역은 제 1 어퍼(1st upper), 309 대역은 제 2 어퍼(2nd upper)로 정의될 수 있다. 또한 TS36.104 ACLR 규격에 따르면, 제 1 로어(303), 제 1 어퍼(307), 제 2 로어(301), 제 2 어퍼(309) 각각의 인접 채널 누설비 사양(specification)은 각각 45dBc 이상이 되어야 한다고 규정된다.
본 발명의 실시 예에 따르면, 중심 채널(305)의 중심 주파수는 1.843GHz가 될 수 있고, 제 1 어퍼(307)의 중심 주파수는 상기 중심 채널(305)로부터 20MHz만큼 떨어진 1.863GHz가 될 수 있으며, 제 2 어퍼(307)의 중심 주파수는 상기 제 1 어퍼(307)로부터 20MHz만큼 떨어진 1.883GHz가 될 수 있다. 대칭적으로, 제 1 로어(303)의 중심 주파수는 상기 중심 채널(305)로부터 20MHz 떨어진 1.823GHz가 될 수 있고, 제 2 로어(301)의 중심 주파수는 상기 제 1 로어(303)로부터 20MHz만큼 떨어진 1.803GHz가 될 수 있다. 또한 각 대역의 대역폭(bandwidth)은 20MHz로 결정될 수 있다.
본 발명의 실시 예에 따라, 상기 도 3에 도시된 바와 같이, 상기 중심 채널(305)의 반송파 전력(carrier power)은 32.7dBm이 될 수 있다. 또한 제 1 로어(303)의 인접 채널 누설비는 44.6dBc, 제 2 로어(301)의 인접 채널 누설비는 46.8dBc, 제 1 어퍼(307)의 인접 채널 누설비는 44.9dBc, 제 2 어퍼(309)의 인접 채널 누설비는 48.7dBc가 될 수 있다.
상기 예시와 같이, 상기 중심 채널(305)의 반송파 전력이 32.7dBm이 되는 경우, 제 1 로어(303)의 인접 채널 누설비는 44.6dBc가 되고, 제 1 어퍼(307)의 인접 채널 누설비는 44.9dBc가 된다. 여기에서, 상기 중심 채널(305)의 반송파 전력이 32.7dBm이 되는 경우란 시스템의 출력 상태가 상대적으로 저출력 상태에 있다는 것을 의미한다. 또한 앞서 설명하였듯이, TS36.104 ACLR 규격에 따르면, 제 1 로어(303) 및 제 1 어퍼(307)의 인접 채널 누설비는 각각 45dBc 이상이 되어야 하므로, 위의 예시에서는 이러한 사양이 충족되지 못하게 된다.
따라서, 본 발명의 실시 예에 따라, 전력 효율을 개선하기 위하여 GaN 트랜지스터가 포함된 전력 증폭기를 이용하는 경우, 상기 예시와 같이 시스템의 출력 상태가 상대적으로 저출력 상태에 있을 때에는 시스템의 인접 채널 누설비 특성이 저하되는 문제점이 발생하게 된다.
도 4는 본 발명의 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
상기 도 4에 도시된 바와 같이, 본 발명의 실시 예에 따른 전자 장치는 트랜시버(410), 전력 증폭기(420), 프런트-엔드(430)를 포함한다. 예를 들어, 상기 트랜시버(410)는 상위로부터 받은 IQ 디지털 신호를 처리하고, 디지털-아날로그 변환 및 RF 신호 처리를 수행할 수 있고, 또한 상기 전력 증폭기(420)는 상기 트랜시버(410)로부터 입력되는 신호를 증폭할 수 있으며, 프런트-엔드(430)는 상기 전력 증폭기(420)로부터 수신되는 신호를 필터링 할 수 있다.
상기 트랜시버(410)는 FPGA(411), DAC(413), 디지털 감쇠기(415)를 포함할 수 있다. 상기 FPGA(411)는 하드웨어의 동작 및 성능을 검증하기 위한 집적 회로로서, 상기 FPGA(411)는 트랜시버(410)의 전반적인 동작을 제어할 수 있는 프로세서(도 4에 도시되지 않음) 및 메모리(도 4에 도시되지 않음) 등을 포함할 수 있다. 또한 상기 DAC(413)는 상기 FPGA(411)로부터 입력되는 디지털 신호를 아날로그 신호로 전환한다. 상기 디지털 감쇠기(415)는 필터, 믹서, 가변 저항 등을 포함할 수 있다. 상기 디지털 감쇠기(415)를 통해, 입력 신호의 파형은 유지한 채, 입력 신호의 진폭, 즉, 입력 신호의 전력 세기만을 감소시킬 수 있다.
본 발명의 실시 예에 따르면, 상기 전력 증폭기(420)는 다양한 종류의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 전력 증폭기(420)는 LDMOS(도 4에 도시되지 않음) 트랜지스터 또는 상기 LDMOS 트랜지스터에 비해 전력효율이 우수한 GaN 트랜지스터(421)를 포함할 수도 있다. 특히 GaN 트랜지스터(421)를 포함한 전력 증폭기를 사용함으로써, 무선 통신 시스템의 전력 효율은 상당히 개선될 수 있다.
본 발명의 실시 예에 따라, 상기 도 4의 전자 장치는 GaN 트랜지스터(421)가 이용된 전력 증폭기(420)를 포함한다. 앞서 도 3에서 설명하였듯이, 전력 효율을 개선하기 위하여 GaN 트랜지스터(421)가 포함된 전력 증폭기(420)를 이용하는 경우, 시스템의 출력 상태가 상대적으로 저출력 상태에 있을 때, 시스템의 인접 채널 누설비 특성이 저하되는 문제점이 발생한다. 이러한 문제점을 해결하기 위하여, GaN 트랜지스터(421)에 대한 입력 신호의 바이어스 조정(bias tuning, 423)이 이루어질 수 있다.
상기 바이어스 조정(423)은, 예를 들어, GaN 트랜지스터(421)에 대한 입력 전류 조정을 통해 이루어질 수 있다. 다시 말해, GaN 트랜지스터(421)에 대한 입력 전압은 유지한 채, 가변저항을 조정하여 입력 전류를 높이는 방식으로 상기 바이어스 조정(423)이 이루어질 수 있다. 구체적으로 예를 들면, GaN 트랜지스터(421)에 대한 입력 전압을 50V로 유지한 채, 가변저항을 25Ω, 16.7Ω, 12.5Ω으로 순차적으로 조정하여, 입력 전류를 순차적으로 2A, 3A, 4A가 되도록 조정할 수 있다.
상기 설명과 같이 입력 전류를 순차적으로 증가시키게 되면, 시스템의 인접 채널 누설비 특성이 개선되는 효과가 나타난다. 따라서 상기 바이어스 조정(423)을 통해, 시스템의 출력 상태가 상대적으로 저출력 상태에 있는 경우, 시스템의 인접 채널 누설비 특성이 저하되는 상기 문제점을 어느 정도 해결할 수 있다.
그러나 상기 바이어스 조정(423)을 통해, 입력 전류를 순차적으로 증가시키게 되면, 전력 증폭기(420)의 소모 전력 또한 증가하게 되므로, 결과적으로 시스템의 전력 효율은 저하되게 된다. 따라서 상기 바이어스 조정(423)을 통해, 시스템의 출력 상태가 상대적으로 저출력 상태에 있을 때, 시스템의 인접 채널 누설비 특성이 저하되는 문제점을 해결할 수 있다 하더라도, 시스템의 전력 효율이 저하되는 문제점이 상존하므로 상기 바이어스 조정(423)만으로는 상기 문제점을 완전히 해결할 수 있다고 보기는 어렵다.
도 5는 본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
본 발명의 실시 예에 따라, 상기 도 5에 도시된 전자 장치는 트랜시버(transceiver, 510) 및 전력 증폭기(520)를 포함할 수 있다. 또한 상기 트랜시버(510)는 프로세서(도 5에 도시되지 않음) 및 저장부(514)를 포함할 수 있다. 또한 상기 프로세서는 이득 보상부(512)를 포함할 수 있다. 또한 상기 저장부(514)는 상기 트랜시버(510)에 포함되지 않고, 상기 트랜시버(510)와 결합 된 독립된 장치로 존재할 수 있고, 기지국 밖에 있는 별도의 장치로 존재할 수도 있다.
이때 상기 프로세서는 상기 전력 증폭기(520)의 비선형성(nonlinearity)을 보상하기 위한 장치이다. 다시 말해, 상기 전력 증폭기(520)의 경우, 출력 전력에 대한 전력 이득 값이 일정하게 유지되는 선형성(linearity)을 가지는 것이 아니라, 출력 전력에 대한 전력 이득 값이 증가하거나 감소하는 비선형적인 특성을 가지는데, 상기 프로세서는 상기 전력 증폭기(520)의 이러한 비선형적인 전력 이득 특성을 보상하기 위한 역할을 수행하게 된다.
또한 상기 저장부(514)는 상기 트랜시버(510) 내에서 생성되거나 이용되는 각종 값들을 저장하는 역할을 수행한다. 먼저 상기 저장부(514)는 상기 전력 증폭기(520)를 구성하는 소자의 특성에 관한 데이터 시트(data sheet)를 저장할 수 있다. 예를 들어, 상기 데이터 시트는 도 2에 도시된 바와 같이, 전력 증폭기에 GaN 소자를 사용한 경우, 다수의 출력 전력에 대한 다수의 전력 이득 값을 포함할 수 있다. 이처럼 상기 저장부(514)에 저장된 상기 데이터 시트는 상기 프로세서에서 수행될 각종 연산을 위해 사용될 수 있다. 이에 대해서는 아래에서 상세하게 설명된다. 또한 상기 저장부(514)는 상기 프로세서를 통해 연산되는 여러 가지 결과 값을 저장하는 역할을 수행하게 된다. 마찬가지로, 이에 대해서도 아래에서 상세하게 설명될 것이다.
구체적으로, 상기 프로세서는 미리 정해진 다수의 출력 제어 값과 상기 다수의 출력 제어 값에 각각 대응하는 다수의 이득 값에 기초하여, 상기 다수의 이득 값 가운데 각각의 값과 상기 출력 제어 값 중 기준 출력 제어 설정 값에 대응하는 기준 전력 이득 값과의 각각의 차에 해당하는 다수의 이득 보상 값을 결정한 후, 상기 저장부(514)에 저장한다. 또한 상기 다수의 이득 보상 값은 상기 다수의 출력 제어 값에 각각 대응한다. 마찬가지로, 상기 프로세서에 포함된 이득 보상부(512) 또한 다수의 이득 보상 값을 결정한 후, 상기 저장부(514)에 저장할 수 있다.
다시 말해, 상기 다수의 이득 보상 값은 미리 정해진 다수의 출력 제어 값과 상기 다수의 출력 제어 값에 각각 대응하는 다수의 이득 값에 기초하여 얻어진다. 이 경우, 상기 출력 제어 값은 상기 출력 제어 설정 값을 포함하고, 상기 이득 값은 상기 전력 증폭기(520)의 전력 이득 값을 포함한다. 예를 들어, 상기 출력 제어 설정 값은 eNB 제어 프로그램(LSM)에서 송신 기저 대역 신호(TX baseband signal) 출력 제어 감쇠 설정 값을 포함할 수 있다. 또한 상기 출력 제어 감쇠 설정 값은 출력 제어 감쇠(atten) 설정 값을 포함할 수 있다. 이때 상기 eNB 제어 프로그램은 기지국 운용 프로그램의 한가지 예시를 나타낸다.
상기 이득 보상 값이 얻어지는 과정을 더욱 구체적으로 살펴보면, 먼저 상기 프로세서에 포함된 상기 다수의 출력 제어 값이 먼저 정의되어야 한다. 이 경우, 상기 다수의 출력 제어 값은 전력 증폭기(520)의 출력 전력 특성을 순서대로 나타내기 위한 일련의 값을 말한다. 예를 들어 상기 저장부(514)에 GaN 소자를 사용한 전력 증폭기의 출력 전력에 대한 전력 이득 특성에 관한 데이터 시트가 저장되어 있다면, 출력 전력에 대한 전력 이득 특성을 제어하기 위해서는 상기 다수의 출력 전력 및 이에 대응하는 다수의 전력 이득을 지칭할 기준이 필요하게 된다. 이때, 그 기준이 상기 다수의 출력제어 값이 된다.
이 경우, 예를 들어, 상기 다수의 출력 제어 값은 다수의 출력 제어 감쇠 설정 값을 포함한다. 나아가 상기 다수의 출력 제어 감쇠 설정 값은 다수의 감쇠 설정 순서 값 각각과 출력 제어 스텝(step) 상수의 곱으로 표현될 수 있다. 여기에서, 상기 다수의 감쇠 설정 순서 값은 상기 다수의 출력 제어 감쇠 설정 값의 순서를 나타내는 일련의 값을 말하는데, 예를 들어, 0, 1, 2, 3 ……. 과 같은 연속적인 정수 값으로 정해질 수 있다. 또한 상기 출력 제어 스텝 상수는 상기 다수의 출력 제어 감쇠 설정 값들 간의 간격을 나타내는 상수인데, 예를 들어, 상기 다수의 출력 제어 스텝 상수는 0.5, 1 등의 값으로 정의될 수 있다.
예를 들어, 상기 다수의 감쇠 설정 순서 값은 0, 1, 2, 3, 4, 5, 6, 7, 8, 9와 같은 연속적인 정수 값으로 정의될 수 있고, 상기 출력 제어 스텝 상수는 0.5로 정의될 수 있다. 그렇다면 상기 다수의 출력 제어 감쇠 설정 값은 다수의 감쇠 설정 순서 값 각각과 출력 제어 스텝 상수의 곱이 되므로, 상기 다수의 출력 제어 감쇠 설정 값은 각각 0(=0*0.5), 0.5(=1*0.5), 1(=2*0.5), 1.5(=3*0.5), 2(=4*0.5), 2.5(=5*0.5), 3(=6*0.5), 3.5(=7*0.5), 4(=8*0.5), 4.5(=9*0.5)로 결정될 수 있다.
상술한 설명을 수식으로 표현한다면 하기 <수학식 1>과 같다.
Figure 112014092671611-pat00001
상기 <수학식 1>에서, 상기 k는 출력 제어 스텝 상수, 상기 i는 출력 제어 설정 순서 값, 상기 Bi는 출력 제어 값을 의미한다.
또한, 위와 같이 결정된 상기 다수의 출력 제어 값은 상기 트랜시버(510)에 포함된 저장부(514) 또는 상기 트랜시버(510)와 결합 된 저장부(도 5에 도시되지 않음) 또는 기지국 밖에 존재하는 별도의 저장부(도 5에 도시되지 않음)에 각각 저장될 수 있다.
또한 상기 다수의 출력 제어 값에 대응하여 다수의 출력 전력(output power) 값이 결정될 수 있다. 여기에서, 상기 다수의 출력 제어 값 가운데 최초의 출력 제어 값은 기준 출력 제어 값으로 정의될 수 있고, 상기 기준 출력 제어 값에 대응하는 출력 전력 값은 기준 출력 전력 값으로 정의될 수 있다. 본 발명의 실시 예에 따르면, 상기 다수의 출력 제어 감쇠 설정 값 가운데 최초의 출력 제어 감쇠 설정 값은 기준 출력 제어 감쇠 설정 값으로 정의될 수 있고, 상기 기준 출력 제어 감쇠 설정 값에 대응하는 출력 전력 값은 기준 출력 전력 값으로 정의될 수 있다.
예를 들어, 앞서 설명한 바와 마찬가지로 기준 출력 제어 감쇠 설정 값은 '0'으로 결정될 수 있다. 이때 기준 출력 제어 감쇠 설정 값에 대응하는 기준 출력 전력 값은 임의의 값으로 결정될 수 있다. 예를 들어, 기준 출력 전력 값은 46dBm으로 결정될 수 있다. 상기 기준 출력 전력 값은 초기 통신 시스템을 설계하는데 있어, 최적화된 값으로 결정될 수 있으며, 이는 통신 시스템에 따라 다양한 값으로 정해질 수 있다. 구체적으로, 기준 출력 전력 값은 전력 증폭기(520)에서 이용될 수 있는 출력 전력의 범위 내에서 가장 높은 출력 값, 다시 말해 가장 전력 이득이 낮은 값으로 정해질 수 있다. 다른 예로, 상기 기준 출력 전력 값은 가장 높은 출력 값으로부터 일정 범위 내의 값으로 정해질 수도 있다.
이후, 나머지 출력 전력 값들은 각각의 출력 전력 값들에 대응하는 다수의 출력 제어 감쇠 설정 값과 기준 출력 전력 값에 기초하여 결정될 수 있다. 다시 말해, 상기 다수의 출력 전력 값들은 상기 기준 출력 전력 값과 상기 다수의 출력 전력 값들에 대응하는 상기 다수의 출력 제어 감쇠 설정 값들 간의 각각의 차를 산출함으로써 결정될 수 있다.
예를 들어, 상기 다수의 출력 제어 감쇠 설정 값이 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5와 같이 결정되고, 기준 출력 전력 값이 46dBm으로 결정된다면, 나머지 출력 전력 값들은 각각 45.5(=46-0.5)dBm, 45(=46-1)dBm, 44.5(=46-1.5)dBm, 44(=46-2)dBm, 43.5(=46-2.5)dBm, 43(=46-3)dBm, 42.5(=46-3.5)dBm, 42(=46-4)dBm, 41.5(=46-4.5)dBm으로 결정될 수 있다.
다음으로, 상기 다수의 전력 이득 값은 상기 다수의 출력 전력 값에 대응하여 결정될 수 있다. 상기 다수의 출력 전력 값에 따라 결정되는 다수의 전력 이득 값은 전력 증폭기의 특성에 따라 달라지게 된다. 예를 들어, GaN 트랜지스터를 포함한 전력 증폭기의 경우, 상기 도 2에 도시된 바에 따라, 출력 전력 값 대비 전력 이득 값이 결정될 수 있다. 본 발명의 실시 예에 따르면, 상기 저장부(514)는 GaN 소자를 이용한 전력 증폭기의 다수의 출력 전력 값에 대한 다수의 전력 이득 값을 데이터 시트의 형태로 저장할 수 있다.
따라서, 본 발명의 실시 예에 따라, GaN 트랜지스터를 포함한 전력 증폭기를 이용하는 경우, 앞서 설명한 예와 마찬가지로 상기 다수의 출력 제어 감쇠 설정 값이 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5와 같이 결정되고, 상기 다수의 출력 제어 감쇠 설정 값에 대응하는 상기 다수의 출력 전력 값이 46dBm, 45.5dBm, 45dBm, 44.5dBm, 44dBm, 43.5dBm, 43dBm, 42.5dBm, 42dBm, 41.5dBm으로 결정된다면, 상기 저장부(514)에 저장된 GaN 소자를 이용한 전력 증폭기의 다수의 출력 전력 값에 대한 다수의 전력 이득 값에 따라, 상기 다수의 출력 전력 값에 대응하는 상기 다수의 전력 이득 값은 17.80dB, 17.85dB, 17.90dB, 18.00dB, 18.20dB, 18.25dB, 18.30dB, 18.40dB, 18.50dB, 18.55dB으로 결정될 수 있다.
따라서 상기 다수의 출력 제어 값에 대응하여, 상기 다수의 출력 전력 값이 결정될 수 있으며, 상기 다수의 출력 전력 값에 대응하여, 상기 다수의 전력 이득 값이 결정될 수 있다. 또한, 결과적으로, 상기 다수의 전력 이득 값은 상기 다수의 출력 제어 값에 대응하여 결정될 수 있다.
이후, 상기 다수의 이득 보상 값은 미리 정해진 상기 다수의 출력 제어 값과 상기 다수의 출력 제어 값에 각각 대응하는 상기 다수의 전력 이득 값에 기초하여 얻어질 수 있다. 구체적으로 상기 다수의 이득 보상 값은 상기 다수의 전력 이득 값 가운데 각각의 값과 상기 출력 제어 값 중 기준 출력 제어 값에 대응하는 기준 전력 이득 값과의 각각의 차를 산출하여 얻어질 수 있다. 여기에서, 상기 기준 전력 이득 값은 상기 기준 출력 제어 값에 대응하므로, 상기 기준 전력 이득 값은 상기 다수의 전력 이득 값 가운데 최초의 전력 이득 값으로 결정될 수 있다.
본 발명의 실시 예에 따르면, 상기 다수의 출력 제어 감쇠 설정 값은 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5와 같이 결정될 수 있다. 또한 상기 다수의 출력 제어 감쇠 설정 값에 대응하는 상기 다수의 전력 이득 값은 17.80dB, 17.85dB, 17.90dB, 18.00dB, 18.20dB, 18.25dB, 18.30dB, 18.40dB, 18.50dB, 18.55dB으로 결정될 수 있다. 이 경우 기준 전력 이득 값은 17.80dB로 결정될 수 있다.
상기 다수의 이득 보상 값은 상기 다수의 전력 이득 값과 기준 전력 이득 값의 각각의 차를 산출하여 결정되므로, 상기 다수의 이득 보상 값은 각각 0dB, 0.05dB, 0.10dB, 0.20dB, 0.40dB, 0.45dB, 0.50dB, 0.60dB, 0.70dB, 0.75dB으로 결정될 수 있다. 상기 다수의 출력 전력 값과 상기 다수의 전력 이득 값이 상기 다수의 출력 제어 값에 대응하여 결정되었듯이, 결과적으로 상기 다수의 이득 보상 값 또한 상기 다수의 출력 제어 값에 대응하여 결정된다.
상술한 설명을 수식으로 표현한다면 하기 <수학식 2>와 같다.
Figure 112014092671611-pat00002
상기 <수학식 2>에서, 상기 Bi는 출력 제어 값, 상기 Gi는 상기 출력 제어 값에 대응하는 이득 보상 값, 상기 a, b, c는 전력 증폭기의 비선형 상수를 의미한다.
상기 <수학식 2>와 같이, 상기 이득 보상 값(Gi)은 상기 출력 제어 값(Bi)에 대응하여 결정되며, 상기 이득 보상 값(Gi)은 상기 출력 제어 값(Bi)과 2차 함수 관계에 있게 된다. 일반적으로 이상적인 전력 증폭기의 전력 이득은 일정하게 유지되므로 이상적인 전력 증폭기는 선형성을 가지게 된다. 반면에 상기 전력 증폭기(520)는 비선형성을 가지고, 상기 전력 증폭기(520)의 전력 이득은 출력 제어 값에 대해 2차 함수의 형태로 나타난다. 따라서, 상기 프로세서가 상기 전력 증폭기(520)의 비선형적 전력 이득을 보상하기 위한 장치인 이상, 2차 함수의 형태의 상기 전력 증폭기(520)의 전력 이득을 일정한 값으로 유지되는 형태로 보상하기 위한 이득 보상 값(Gi) 또한 상기 출력 제어 값(Bi)과 2차 함수 관계에 있는 것이다.
또한, 위와 같이 결정된 상기 다수의 출력 제어 값에 대응하는 상기 다수의 이득 보상 값은 상기 트랜시버(510)에 포함된 저장부(514) 또는 상기 트랜시버(510)와 결합 된 저장부(도 5에 도시되지 않음) 또는 기지국 밖에 존재하는 별도의 저장부(도 5에 도시되지 않음)에 각각 저장될 수 있다.
상기 설명과 같이 다수의 이득 보상 값이 결정된다면, 이를 기초로 상기 트랜시버(510)는 상기 트랜시버(510)로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시키게 된다.
이 경우, 상기 트랜시버(510)가 상기 신호의 전력을 감쇠시키는 대신, 이는 상기 트랜시버(510)에 포함된 상기 이득 보상부(512)에서 이루어질 수도 있고, 기지국 내에 포함된 별도의 전자 장치(도 5에 도시되지 않음) 또는 기지국 밖에 존재하는 별도의 전자 장치(도 5에 도시되지 않음)에 의해서도 수행될 수 있다.
구체적으로 상기 트랜시버(510)는 먼저 상기 트랜시버(510)로 입력되는 신호의 전력 값이 기준 값보다 작은지 여부를 확인한다. 이 경우, 상기 기준 값과 상기 신호의 전력 값 사이의 차이 값은 다수의 출력 제어 값 가운데 임의의 한 값이 될 수 있다. 예를 들어, 이를 제 1 출력 제어 감쇠 설정 값(이하'제 1 값')으로 결정할 수 있다. 따라서 상기 신호의 전력이 상기 제 1 값만큼 감쇠되는 경우, 상기 신호의 전력이 기준 값보다 작다고 결정될 수 있다.
예를 들어, 상기 트랜시버(510)로 입력되는 신호의 전력 값은 28.2dBm이 될 수 있다. 이후, 상기 트랜시버(510)로 입력되는 신호의 전력 값은 제 1 값만큼 감쇠될 수 있는데, 예를 들어, 상기 제 1 값은 1.5가 될 수 있다. 따라서, 상기 신호의 감쇠된 전력 값은 26.7(28.2-1.5)dBm이 되고, 상기 신호의 전력이 기준 값보다 작다고 결정된다.
만약 상기 전력 증폭기(520)가 선형성을 가진다면, 상기 전력 증폭기(520)로 입력되는 신호의 전력 감쇠 값과 상기 전력 증폭기(520)에서 출력되는 신호의 전력 감쇠 값이 동일해야 하고, 상기 저장부(514)에 저장된 데이터 시트를 기초로 하면, 상기 전력 증폭기(520)로 입력되는 신호의 전력 값이 28.2dBm일 때, 상기 전력 증폭기(520)로부터 출력되는 신호의 전력 값은 46dBm이 되므로, 결과적으로, 상기 전력 증폭기(520)에서 출력되는 신호의 전력 값은 44.5(46-1.5)dBm이 된다.
그러나 실제 전력 증폭기는 상기 이상적인 전력 증폭기와는 달리 비선형적 특성을 가진다. 예를 들어, 상기 전력 증폭기(520)로 입력되는 신호의 전력 값이 28.2dBm일 때, 상기 전력 증폭기(520)로부터 출력되는 신호의 전력 값은 44.7dBm이 될 수 있다. 이 경우, 이상적인 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값은 1.5dBm이 되나, 실제 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값은 1.3dBm에 그치게 된다.
이와 같이 실제 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값은 이상적인 전력 증폭기에 비해 더 낫다. 따라서, 실제 전력 증폭기를 이상적인 전력 증폭기와 같이 동작시키기 위해서는, 이상적인 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값(예를 들어, 1.5dBm)과 실제 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값(예를 들어, 1.3dBm)의 차이 값(예를 들어, 0.2dBm)을 통해 실제 전력 증폭기의 전력 이득을 보상해줄 필요가 있다.
따라서, 상기 트랜시버(510)로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시킬 필요성이 존재한다. 이 경우, 상기 전력에 대응하는 크기는 상기 트랜시버(510)로 입력되는 신호의 전력 값에 대응하는 이득 보상 값을 의미한다.
이 경우, 전력 이득 값은 전력 증폭기 내에 이용된 소자의 특성에 따라 미리 결정될 수 있는데, 앞서 설명하였듯이, 본 발명의 실시 예에 따르면, 상기 전력 증폭기(520)는 GaN 소자를 포함할 수 있으므로, 예를 들어, 상기 다수의 출력 제어 감쇠 설정 값은 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5와 같이 결정될 수 있고, 상기 다수의 출력 제어 감쇠 설정 값에 대응하는 상기 다수의 전력 이득 값은 17.80dB, 17.85dB, 17.90dB, 18.00dB, 18.20dB, 18.25dB, 18.30dB, 18.40dB, 18.50dB, 18.55dB으로 결정될 수 있다. 이 경우 기준 전력 이득 값은 17.80dB로 결정될 수 있다. 또한 상기 다수의 이득 보상 값은 상기 다수의 전력 이득 값과 기준 전력 이득 값의 각각의 차를 산출하여 결정되므로, 상기 다수의 이득 보상 값은 각각 0dB, 0.05dB, 0.10dB, 0.20dB, 0.40dB, 0.45dB, 0.50dB, 0.60dB, 0.70dB, 0.75dB으로 결정될 수 있고, 상기 다수의 이득 보상 값은 각각 상기 저장부(514)에 저장될 수 있다.
이처럼 상기 전력 증폭기(520)의 전력 이득을 보상하기 위해, 상기 트랜시버(510)로 입력되는 신호를 상기 저장부(514)에 저장된 다수의 이득 보상 값 가운데 하나의 값을 통해 조정할 수 있고, 이를 상기 전력증폭기(520)로 입력시킬 필요가 있다. 앞서 든 예에서, 출력 제어 감쇠 설정 값은 1.5로 설정되고, 이에 대응하여 상기 트랜시버(510)로 입력되는 신호의 전력 값은 26.5dBm이 된다. 앞서 설명하였듯이, 실제 전력 증폭기의 비선형적 특성으로 인해, 전력 증폭기로부터 출력되는 신호의 전력 값은 이상적인 전력 증폭기에 비해 높게 되므로, 상기 저장부(514)에 저장되어 있는 다수의 이득 보상 값 가운데, 출력 제어 감쇠 설정 값(예를 들어, 1.5)에 대응하는 전력 이득 값(예를 들어, 0.2)만큼 입력 신호의 전력 값을 감쇠시킴으로서, 전력 증폭기(520)의 선형성을 유지할 수 있게 된다.
결과적으로, 상기 이득 보상 값을 통해, 입력 신호를 조정한 결과, 각각의 입력 신호에 대응하는 상기 전력 증폭기(520)의 전력 이득 값에 대한 보상이 이루어지게 된다. 다시 말해, 상기 출력 제어 값 중 제 1 출력 제어 값에 대응하는 제 1 이득 값에서 상기 제 1 출력 제어 값에 대응하는 제 1 이득 보상 값을 감산함으로써, 상기 전력 증폭기의 전력 이득 값이 일정하게 유지된다.
여기에서, 상기 제 1 출력 제어 값은 상기 다수의 출력 제어 값 가운데 임의의 값으로 결정될 수 있고, 상기 제 1 이득 값과 상기 제 1 이득 보상 값은 상기 결정된 다수의 전력 이득 값과 다수의 이득 보상 값에 기초하여, 각각 상기 제 1 출력 제어 값에 대응하는 값으로 결정될 수 있다.
본 발명의 실시 예에 따르면, 다수의 출력 제어 감쇠 설정 값 가운데, 제 1 출력 제어 감쇠 설정 값은 1.5로 결정될 수 있다. 이후 상기 제 1 출력 제어 감쇠 설정 값, 1.5에 대응하는 제 1 전력 이득 값은 18.00dB로 결정되고, 상기 제 1 출력 제어 감쇠 설정 값, 1.5에 대응하는 제 1 이득 보상 값은 0.20dB로 결정된다. 또한 상기 제 1 전력 이득 값에서 상기 제 1 이득 보상 값을 감산함으로써 상기 제 1 전력 이득 값은 조정되므로, 상기 조정된 제 1 전력 이득 값은 17.80(18.00-0.20)dB이 된다.
본 발명의 다른 실시 예에 따라, 상기 제 1 출력 제어 감쇠 설정 값이 1.5가 아닌 다른 값(예를 들어, 0, 2.5, 4 등)으로 결정되더라도, 결과적으로 조정된 전력 이득 값은 여전히 17.80dB로 결정된다. 따라서 출력 제어 감쇠 설정 값에 대응하는 각각의 출력 전력 값이 달라지더라도 전력 이득은 일정하게 유지되게 된다.
상술한 설명을 수식으로 표현한다면 하기 <수학식 3>과 같다.
Figure 112014092671611-pat00003
상기 <수학식 3>에서, 상기 GO는 상기 출력 제어 값에 대응하는 전력 이득 값, 상기 Gi는 상기 출력 제어 값에 대응하는 이득 보상 값, 상기 Gain은 조정된 전력 이득 값을 의미한다.
이와 같이, 상기 프로세서는 이득 보상 값을 결정하여 상기 전력 증폭기(520)의 전력 이득을 일정하게 유지되도록 하며, 이를 통해 상기 전력 증폭기(520)는 이상적인 전력 증폭기에 근접하는 성능을 가질 수 있게 된다. 다시 말해, 상기 전력 증폭기(520)가 선형성(linearity)을 유지하게 됨으로써, 시스템의 출력 상태가 상대적으로 저출력 상태에 있을 때, 시스템의 인접 채널 누설비 특성이 저하되는 문제점은 해결될 수 있다. 또한 상기 문제점을 해결함과 동시에, 전력 증폭기(520)의 소모 전력을 상대적으로 낮게 유지함으로써 결과적으로 시스템의 전력 효율 또한 우수하게 유지할 수 있게 된다.
도 6은 본 발명의 또 다른 실시 예에 따른 무선 통신 시스템에서 전자 장치의 블록 구성을 도시한다.
상기 도 6에 도시된 바와 같이, 본 발명의 실시 예에 따른 전자 장치는 트랜시버(610), 전력 증폭기(620), 프런트-엔드(630)를 포함한다. 예를 들어, 상기 트랜시버(610)는 상위로부터 받은 IQ 디지털 신호를 처리하고, 디지털-아날로그 변환 및 RF 신호 처리를 수행할 수 있고, 또한 상기 전력 증폭기(620)는 상기 트랜시버(610)로부터 입력되는 신호를 증폭할 수 있으며, 프런트-엔드(630)는 상기 전력 증폭기(620)로부터 수신되는 신호를 필터링 할 수 있다.
상기 트랜시버(610)는 FPGA(611), DAC(613), 디지털 감쇠기(615)를 포함할 수 있다. 상기 FPGA(611)는 하드웨어의 동작 및 성능을 검증하기 위한 집적 회로로서, 상기 FPGA(611)는 트랜시버(610)의 전반적인 동작을 제어할 수 있는 프로세서(도 6에 도시되지 않음) 및 메모리(도 6에 도시되지 않음) 등을 포함할 수 있다. 또한 상기 DAC(613)는 상기 FPGA(611)로부터 입력되는 디지털 신호를 아날로그 신호로 전환한다. 상기 디지털 감쇠기(615)는 필터, 믹서, 가변 저항 등을 포함할 수 있다. 상기 디지털 감쇠기(615)를 통해, 입력 신호의 파형은 유지한 채, 입력 신호의 진폭, 즉, 입력 신호의 전력 세기만을 감쇠시킬 수 있다.
본 발명의 실시 예에 따르면, 상기 전력 증폭기(620)는 다양한 종류의 트랜지스터를 포함할 수 있다. 예를 들어, 상기 전력 증폭기(620)는 LDMOS(도 6에 도시되지 않음) 트랜지스터 또는 상기 LDMOS 트랜지스터에 비해 전력효율이 우수한 GaN 트랜지스터(621)를 포함할 수도 있다. 특히 GaN 트랜지스터(621)를 포함한 전력 증폭기를 사용함으로써, 무선 통신 시스템의 전력 효율은 상당히 개선될 수 있다.
본 발명의 다른 실시 예에 따르면, 상기 FPGA(611)에 포함된 프로세서를 통해 다수의 출력 제어 값이 결정될 수 있다. 이 경우, 다수의 출력 제어 값은 다수의 출력 제어 감쇠 설정 값을 포함한다. 나아가 앞서 설명하였듯이, 상기 다수의 출력 제어 감쇠 설정 값은 다수의 감쇠 설정 순서 값 각각과 출력 제어 스텝 상수의 곱으로 표현될 수 있다. 예를 들어, 상기 다수의 감쇠 설정 순서 값은 0, 1, 2, 3, 4, 5, 6, 7, 8, 9와 같은 연속적인 정수 값으로 정의될 수 있고, 상기 출력 제어 스텝 상수는 0.5로 정의될 수 있다. 이에 따라, 상기 다수의 출력 제어 감쇠 설정 값은 각각 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5로 결정될 수 있다. 또한 위와 같이 결정된 상기 출력 제어 감쇠 설정 값은 각각 FPGA(611)에 포함된 메모리에 저장될 수 있다.
또한 상기 FPGA(611)에 포함된 프로세서를 통해, 상기 다수의 출력 제어 감쇠 설정 값에 대응하는 다수의 출력 전력 값이 결정되고, 상기 다수의 출력 제어 감쇠 설정 값 가운데 최초의 출력 제어 감쇠 설정 값은 기준 출력 제어 감쇠 설정 값으로, 상기 기준 출력 제어 감쇠 설정 값에 대응하는 출력 전력 값은 기준 출력 전력 값으로 정의될 수 있다. 이후, 나머지 출력 전력 값들은 상기 기준 출력 전력 값과 상기 다수의 출력 전력 값들에 대응하는 상기 다수의 출력 제어 감쇠 설정 값들 간의 각각의 차를 산출함으로써 결정될 수 있다. 예를 들어, 상기 다수의 출력 제어 감쇠 설정 값이 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5와 같이 결정되고, 기준 출력 전력 값이 46dBm으로 결정된다면, 나머지 출력 전력 값들은 각각 45.5dBm, 45dBm, 44.5dBm, 44dBm, 43.5dBm, 43dBm, 42.5dBm, 42dBm, 41.5dBm으로 결정될 수 있다.
다음으로, 상기 FPGA(611)에 포함된 프로세서를 통해, 상기 다수의 전력 이득 값은 상기 다수의 출력 전력 값에 대응하여 결정될 수 있다. 상기 다수의 전력 이득 값은 전력 증폭기의 특성에 따라 달라지게 되는데, 본 발명의 실시 예에 따라, GaN 트랜지스터를 포함한 전력 증폭기를 이용하는 경우, 상기 다수의 전력 이득 값은 17.80dB, 17.85dB, 17.90dB, 18.00dB, 18.20dB, 18.25dB, 18.30dB, 18.40dB, 18.50dB, 18.55dB으로 결정될 수 있다.
또한 상기 FPGA(611)에 포함된 프로세서를 통해, 상기 다수의 이득 보상 값은 상기 다수의 전력 이득 값 가운데 각각의 값과 상기 출력 제어 값 중 기준 출력 제어 값에 대응하는 기준 전력 이득 값과의 각각의 차를 산출하여 얻어질 수 있다. 본 발명의 실시 예에 따르면, 상기 다수의 이득 보상 값은 각각 0dB, 0.05dB, 0.10dB, 0.20dB, 0.40dB, 0.45dB, 0.50dB, 0.60dB, 0.70dB, 0.75dB으로 결정될 수 있다. 또한 상기 결정된 다수의 이득 보상 값은 각각 상기 FPGA(611)에 포함된 메모리에 저장될 수 있다.
결과적으로, 상기 FPGA(611)에 포함된 프로세서를 통해 결정된 다수의 출력 제어 값과 이에 각각 대응하는 다수의 이득 보상 값은 상기와 같은 과정을 거쳐 각각 상기 FPGA(611)에 포함된 메모리에 저장될 수 있다.
상술한 바와 같이, 상기 FPGA(611)에 포함된 메모리에 저장된 상기 다수의 이득 보상 값을 기초로, 전력 증폭기(620)를 위한 이득 보상(640)이 이루어질 수 있다.
구체적으로, 상기 FPGA(611)에 포함된 프로세서는 상기 트랜시버(610)로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시키게 된다. 다시 말해, 상기 프로세서는 먼저 상기 트랜시버(610)로 입력되는 신호의 전력 값이 기준 값보다 작은지 여부를 먼저 확인하는데, 이 경우, 상기 기준 값과 상기 신호의 전력 값 사이의 차이 값은 다수의 출력 제어 값 가운데 임의의 한 값이 될 수 있다. 예를 들어, 이를 제 1 출력 제어 감쇠 설정 값(이하'제 1 값')으로 결정할 수 있다. 따라서 상기 신호의 전력이 상기 제 1 값만큼 감쇠되는 경우, 상기 신호의 전력이 기준 값보다 작다고 결정될 수 있다.
예를 들어, 상기 트랜시버(610)로 입력되는 신호의 전력 값은 28.2dBm이 될 수 있다. 이후, 상기 트랜시버(610)로 입력되는 신호의 전력 값은 제 1 값만큼 감쇠될 수 있는데, 상기 제 1 값은 다수의 출력 제어 감쇠 설정 값 가운데 임의의 한 값이 될 수 있다. 예를 들어, 상기 제 1 값은 1.5가 될 수 있다. 따라서, 상기 신호의 감쇠된 전력 값은 26.7(28.2-1.5)dBm이 된다.
만약 상기 전력 증폭기(620)가 선형성을 가진다면, 상기 전력 증폭기(620)에서 출력되는 신호의 전력 값은 44.5(46-1.5)dBm이 된다. 그러나 실제 전력 증폭기는 상기 이상적인 전력 증폭기와는 달리 비선형적 특성을 가지므로, 예를 들어, 상기 전력 증폭기(620)로 입력되는 신호의 전력 값이 28.2dBm일 때, 상기 전력 증폭기(620)로부터 출력되는 신호의 전력 값은 44.7dBm이 될 수 있다. 이 경우, 이상적인 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값은 1.5dBm이 되나, 실제 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값은 1.3dBm에 그치게 된다.
따라서, 실제 전력 증폭기를 이상적인 전력 증폭기와 같이 동작시키기 위해서는, 이상적인 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값(예를 들어, 1.5dBm)과 실제 전력 증폭기로부터 출력되는 신호의 전력 감쇠 값(예를 들어, 1.3dBm)의 차이 값(예를 들어, 0.2dBm)을 통해 실제 전력 증폭기의 전력 이득을 보상해줄 필요가 있다.
따라서, 상기 트랜시버(610)로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시킬 필요성이 존재한다. 이 경우, 상기 전력에 대응하는 크기는 상기 트랜시버(610)로 입력되는 신호의 전력 값에 대응하는 이득 보상 값을 의미한다.
이처럼 상기 전력 증폭기(620)의 전력 이득을 보상하기 위해, 상기 트랜시버(610)로 입력되는 신호를 상기 FPGA(611)에 포함된 메모리에 저장된 다수의 이득 보상 값 가운데 하나의 값을 통해 조정할 수 있고, 이를 상기 전력증폭기(620)로 입력시킬 필요가 있다. 앞서 든 예에서, 출력 제어 감쇠 설정 값은 1.5로 설정되고, 이에 대응하여 상기 트랜시버(610)로 입력되는 신호의 전력 값은 26.5dBm이 된다. 앞서 설명하였듯이, 실제 전력 증폭기의 비선형적 특성으로 인해, 전력 증폭기로부터 출력되는 신호의 전력 값은 이상적인 전력 증폭기에 비해 높게 되므로, FPGA(611)에 포함된 메모리에 저장되어 있는 다수의 이득 보상 값 가운데, 출력 제어 감쇠 설정 값(예를 들어, 1.5)에 대응하는 전력 이득 값(예를 들어, 0.2)만큼 입력 신호의 전력 값을 감쇠시킴으로서, 전력 증폭기(620)의 선형성을 유지할 수 있게 된다. 이때 상기 입력 신호의 전력 값은 디지털 감쇠기(615)를 통해 감쇠될 수 있다.
도 7은 본 발명의 실시 예에 따른 전력 증폭기의 출력 전력(output power)에 대한 전력 이득(power gain) 특성을 도시한다.
도 7에 도시된 그래프는 출력 전력에 대한 GaN 전력 증폭기의 전력 이득(701), 출력 전력에 대한 GaN 전력 증폭기의 이득 보상 값(705) 및 이득 보상에 의한 GaN 전력 증폭기의 전력 이득(703)을 나타낸다. 본 발명의 실시 예에 따라, 상기 도 7의 그래프는 GaN 트랜지스터를 이용한 상기 전력 증폭기의 특성을 도시한 것이다. 다만, 이는 설명의 편의를 위한 것이고, 경우에 따라서는 다른 종류의 전력 증폭기가 사용될 수도 있다.
상기 도 7에 도시된 그래프에 따르면, 가로축은 출력 전력의 상대적인 세기, 세로축은 전력 이득을 나타낸다. 상기 도 7에 도시되었듯이, 상기 출력 전력의 상대적인 세기가 증가함에 따라 GaN 전력 증폭기의 전력 이득(701)은 2차 함수의 형태로 감쇠한다. 다시 말해, 상기 GaN 전력 증폭기는 비선형적 특성을 가진다. 앞서 설명하였듯이, 이상적인 전력 증폭기는 전력 이득 값이 일정하게 유지되는 반면, 상기 GaN 전력 증폭기의 전력 이득은 2차 함수의 형태로 감소하므로, 상기 GaN 전력 증폭기는 선형성을 잃게 된다. 그 결과 시스템의 출력 상태가 상대적으로 저출력 상태에 있는 경우, 시스템의 인접 채널 누설비 특성이 저하되는 등의 문제점이 발생하게 된다.
상기 문제점을 해결하고, 전력 증폭기의 선형성을 유지하기 위해, GaN 전력 증폭기의 이득 보상 값(705)이 이용된다. 앞서 도 5 및 도 6에서 설명되었듯이, 상기 이득 보상 값(705)은 미리 정해진 다수의 출력 제어 값과 상기 다수의 출력 제어 값에 각각 대응하는 다수의 전력 이득 값에 기초하여, 상기 다수의 전력 이득 값 가운데 각각의 값과 상기 출력 제어 값 중 제 1 출력 제어 값에 대응하는 제 1 전력 이득 값과의 각각의 차를 산출함으로써 얻어진다. 또한 앞서 <수학식 2>에서 설명하였듯이, 상기 이득 보상 값(705)은 상기 출력 제어 값 및 출력 전력 값과 2차 함수 관계에 있게 된다.
마지막으로 이득 보상에 의한 GaN 전력 증폭기의 전력 이득(703)은 비선형적 특성을 가지는 GaN 전력 증폭기의 전력 이득(701)을 GaN 전력 증폭기의 이득 보상 값(705)을 통해 보상한 결과를 보여준다. 다시 말해, 상기 이득 보상에 의한 GaN 전력 증폭기의 전력 이득(703)은 GaN 전력 증폭기의 전력 이득(701)과 GaN 전력 증폭기의 이득 보상 값(705)을 가산한 결과이다. 그 결과 이득 보상에 의한 GaN 전력 증폭기의 전력 이득(703)은 일정한 값을 유지하게 되는데, 이는 곧 상기 GaN 전력 증폭기가 선형적으로 동작하고 있다는 것을 의미한다.
이를 통해 시스템의 출력 상태가 상대적으로 저출력 상태에 있을 때, 시스템의 인접 채널 누설비 특성이 저하되는 문제점은 해결될 수 있다. 또한 상기 문제점을 해결함과 동시에, 상기 GaN 전력 증폭기의 소모 전력을 상대적으로 낮게 유지함으로써 결과적으로 시스템의 전력 효율 또한 우수하게 유지할 수 있게 된다.
도 8은 본 발명의 실시 예에 따른 전력 증폭기의 인접 채널 누설비(ACLR) 특성을 도시한다.
상기 도 8은 본 발명의 실시 예에 따라, GaN 트랜지스터를 이용한 전력 증폭기의 인접 채널 누설비 특성을 나타낸다. 특히 상기 도 8은 전력 이득 보상 값을 통해 상기 GaN 트랜지스터를 이용한 전력 증폭기의 전력 이득을 보상한 결과, 개선된 인접 채널 누설비 특성을 보여주고 있다.
상기 도 8은 본 발명의 실시 예에 따라, GaN 트랜지스터를 이용한 전력 증폭기의 인접 채널 누설비 특성을 나타낸다. 상기 도 8에서 가로축은 주파수, 세로축은 출력 전력 세기를 나타낸다. 또한, 상기 도 8에서 805 대역은 중심 채널이 되고, 803 대역은 제 1 로어, 801 대역은 제 2 로어, 807 대역은 제 1 어퍼, 809 대역은 제 2 어퍼로 정의될 수 있다. 또한 TS36.104 ACLR 규격에 따르면, 제 1 로어(803), 제 1 어퍼(807), 제 2 로어(801), 제 2 어퍼(809) 각각의 인접 채널 누설비 사양(specification)은 각각 45dBc 이상이 되어야 한다고 규정된다.
구체적으로, 중심 채널(805)의 중심 주파수는 1.843GHz가 될 수 있고, 제 1 어퍼(807)의 중심 주파수는 상기 중심 채널(805)로부터 20MHz만큼 떨어진 1.863GHz가 될 수 있으며, 제 2 어퍼(807)의 중심 주파수는 상기 제 1 어퍼(807)로부터 20MHz만큼 떨어진 1.883GHz가 될 수 있다. 대칭적으로, 제 1 로어(803)의 중심 주파수는 상기 중심 채널(805)로부터 20MHz 떨어진 1.823GHz가 될 수 있고, 제 2 로어(801)의 중심 주파수는 상기 제 1 로어(803)로부터 20MHz만큼 떨어진 1.803GHz가 될 수 있다. 또한 각 대역의 대역폭(bandwidth)은 20MHz가 될 수 있다.
본 발명의 실시 예에 따라, 상기 도 8에 도시된 바와 같이, 상기 중심 채널(805)의 반송파 전력은 32.5dBm이 될 수 있다. 또한 제 1 로어(803)의 인접 채널 누설비는 45.5dBc, 제 2 로어(801)의 인접 채널 누설비는 47.9dBc, 제 1 어퍼(807)의 인접 채널 누설비는 46.4dBc, 제 2 어퍼(809)의 인접 채널 누설비는 49.7dBc가 될 수 있다.
앞서 설명하였듯이, TS36.104 ACLR 규격에 따르면, 제 1 로어(803) 및 제 1 어퍼(807)의 인접 채널 누설비는 각각 45dBc 이상이 되어야 하는데, 본 발명의 실시 예에 따른 제 1 로어(803)의 인접 채널 누설비는 45.5dBc, 제 1 어퍼(807)의 인접 채널 누설비는 46.4dBc가 되므로, 상기 예시는 이러한 TS36.104 ACLR 규격 사양을 충족하는 적합한 시스템이라 평가할 수 있다.
또한 앞선 도 3에서 살펴 듯이, 상기 GaN 트랜지스터를 이용한 전력 증폭기의 전력 이득 보상이 이루어지기 전의 결과와 상기 도 8에서와 같이 상기 GaN 트랜지스터를 이용한 전력 증폭기의 전력 이득 보상이 이루어진 결과를 비교해 볼 때, 제 1 로어의 인접 채널 누설비는 44.6dBc(303)에서 45.5dBc(803)로, 제 2 로어의 인접 채널 누설비는 46.8dBc(301)에서 47.9dBc(801)로, 제 1 어퍼의 인접 채널 누설비는 44.9dBc(307)에서 46.4dBc(807)로, 제 2 어퍼의 인접 채널 누설비는 48.7dBc(309)에서 49.7dBc(809)로 변화하고, 그 결과 각각의 대역에 대하여 0.9(=45.5-44.6)dBc, 1.1(=47.9-46.8)dBc, 1.5(=46.4-44.9)dBc, 1.0(49.7-48.7)dBc만큼의 인접 채널 누설비 특성이 개선되는 효과가 발생한다.
도 9는 본 발명의 실시 예에 따른 무선 통신 시스템에서 전력 증폭기의 전력 이득을 보상하기 위한 절차에 관한 순서도를 도시한다.
먼저 901단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 감쇠 설정 순서 값 및 출력 제어 스텝 상수가 결정된다. 여기에서, 상기 다수의 감쇠 설정 순서 값은 상기 다수의 출력 제어 감쇠 설정 값의 순서를 나타내는 일련의 값을 말하는데, 예를 들어, 0, 1, 2, 3 ……. 과 같은 연속적인 정수 값으로 정해질 수 있다. 또한 상기 출력 제어 스텝 상수는 상기 다수의 출력 제어 감쇠 설정 값들 간의 간격을 나타내는 상수인데, 예를 들어, 상기 다수의 출력 제어 스텝 상수는 0.5, 1 등의 값으로 정의될 수 있다.
다음으로, 903단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 출력 제어 감쇠 설정 값이 결정되는데, 상기 다수의 출력 제어 감쇠 설정 값은 다수의 감쇠 설정 순서 값 각각과 출력 제어 스텝 상수의 곱으로 표현될 수 있다. 예를 들어, 상기 다수의 출력 제어 감쇠 설정 값은 각각 0(=0*0.5), 0.5(=1*0.5), 1(=2*0.5), 1.5(=3*0.5), 2(=4*0.5), 2.5(=5*0.5), 3(=6*0.5), 3.5(=7*0.5), 4(=8*0.5), 4.5(=9*0.5)로 결정될 수 있다.
또한 905단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 출력 제어 감쇠 설정 값 중 최초 값에 해당하는 기준 감쇠 설정 값 및 이에 대응하는 기준 출력 전력 값이 결정 결정된다. 이 경우, 기준 감쇠 설정 값은 다수의 출력 제어 감쇠 설정 값 중 최초 값에 해당하므로, 상기 기준 감쇠 설정 값은 앞서 예를 든 다수의 출력 제어 감쇠 설정 값 중 최초의 값인 '0'으로 결정될 수 있다. 또한 상기 기준 출력 전력 값은 기준 감쇠 설정 값에 대응하는 임의의 값으로 결정될 수 있는데, 예를 들어 상기 기준 출력 전력 값은 46dBm으로 결정될 수 있다.
다음으로, 907단계에서, 트랜시버 내에 포함된 프로세서를 통해, 기준 출력 전력 값과 다수의 출력 제어 감쇠 설정 값 사이의 각각의 차를 산출하여, 다수의 출력 제어 감쇠 설정 값에 대응하는 다수의 출력 전력 값이 결정된다. 상기 예로든 값을 토대로, 상기 다수의 출력 전력 값은 45.5(=46-0.5)dBm, 45(=46-1)dBm, 44.5(=46-1.5)dBm, 44(=46-2)dBm, 43.5(=46-2.5)dBm, 43(=46-3)dBm, 42.5(=46-3.5)dBm, 42(=46-4)dBm, 41.5(=46-4.5)dBm으로 결정될 수 있다.
또한 909단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 출력 전력 값에 대응하는 다수의 전력 이득 값이 결정될 수 있다. 상기 다수의 전력 이득 값은 전력 증폭기의 특성에 따라 결정되게 된다. 본 발명의 실시 예에 따라, GaN 트랜지스터를 포함한 전력 증폭기의 경우, 다수의 출력 전력 값에 대응하는 다수의 전력 이득 값은 17.80dB, 17.85dB, 17.90dB, 18.00dB, 18.20dB, 18.25dB, 18.30dB, 18.40dB, 18.50dB, 18.55dB으로 결정될 수 있다.
다음으로 911단계에서, 트랜시버 내에 포함된 프로세서를 통해, 기준 감쇠 설정 값에 대응하는 기준 전력 이득 값이 결정된다. 상기 예를 통해 결정된 다수의 전력 이득 값 가운데, 기준 감쇠 설정 값에 대응하는 기준 전력 이득 값은 17.80dB로 결정된다.
또한 913단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 전력 이득 값과 기준 전력 이득 값 사이의 각각의 차를 산출하여 다수의 이득 보상 값이 결정된다. 상기 예와 같이, 다수의 전력 이득 값은 17.80dB, 17.85dB, 17.90dB, 18.00dB, 18.20dB, 18.25dB, 18.30dB, 18.40dB, 18.50dB, 18.55dB으로 결정되고, 기준 전력 이득 값은 17.80dB로 결정되었으므로 이들 값 사이의 각각의 차를 구하면, 각각 0dB, 0.05dB, 0.10dB, 0.20dB, 0.40dB, 0.45dB, 0.50dB, 0.60dB, 0.70dB, 0.75dB이 되므로 이는 상기 다수의 이득 보상 값으로 결정될 수 있다.
마지막으로 915단계에서, 트랜시버 내에 포함된 프로세서를 통해 결정된 다수의 출력 제어 값에 각각 대응하는 다수의 이득 보상 값은 상기 트랜시버 내에 포함된 저장 장치 또는 상기 트랜시버 외부에 위치한 저장 장치에 각각 저장된다. 예를 들어, 앞서 결정된 다수의 전력 이득 보상 값, 0dB, 0.05dB, 0.10dB, 0.20dB, 0.40dB, 0.45dB, 0.50dB, 0.60dB, 0.70dB, 0.75dB은 저장될 수 있다.
도 10은 본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 전력 증폭기의 전력 이득을 보상하기 위한 절차에 관한 순서도를 도시한다.
먼저 1001단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 출력 제어 값과 이에 대응하는 다수의 이득 값이 결정된다. 이 경우, 상기 다수의 출력 제어 값은 다수의 출력 제어 순서 값 각각과 출력 제어 스텝 상수의 각각의 곱으로 결정될 수 있고, 예를 들어, 상기 다수의 출력 제어 값은 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5로 결정될 수 있다.
다음으로, 1003단계에서, 트랜시버 내에 포함된 프로세서를 통해, 다수의 출력 제어 값 중 기준 출력 제어 값 및 이에 대응하는 기준 이득 값이 결정된다. 이 경우, 상기 기준 출력 제어 값은 상기 다수의 이득 값 가운데 최소 이득 값에 대응하는 값으로 결정될 수 있고, 상기 기준 이득 값은 상기 다수의 이득 값 가운데 최소 이득 값으로 결정될 수 있다.
또한 1005단계에서, 트랜시버 내에 포함된 프로세서를 통해, 상기 다수의 전력 이득 값과 기준 이득 값 사이의 각각의 차를 산출하여 다수의 이득 보상 값이 결정된다.
마지막으로, 1007단계에서, 트랜시버 내에 포함된 프로세서를 통해 결정된 상기 다수의 출력 제어 값에 각각 대응하는 다수의 이득 보상 값은 상기 트랜시버 내에 포함된 저장 장치 또는 상기 트랜시버 외부에 위치한 저장 장치에 각각 저장된다.
도 11은 본 발명의 실시 예에 따른 무선 통신 시스템에서 송신 장치의 동작에 관한 순서도를 도시한다.
먼저, 1101단계에서, 상기 송신 장치 내에 포함된 트랜시버는 다수의 출력 제어 감쇠 설정 값에 각각 대응하는 저장된 다수의 이득 보상 값을 확인한다. 예를 들어, 상기 다수의 출력 제어 감쇠 설정 값은 0, 0.5, 1, 1.5, 2, 2.5, 3, 3.5, 4, 4.5로 결정될 수 있다. 또한, 이에 대응하는 상기 다수의 이득 보상 값은 GaN 트랜지스터를 포함한 전력 증폭기의 경우, 0dB, 0.05dB, 0.10dB, 0.20dB, 0.40dB, 0.45dB, 0.50dB, 0.60dB, 0.70dB, 0.75dB로 결정되어 저장될 수 있고, 1101단계에서 이를 확인하게 된다.
다음으로, 1103단계에서, 상기 송신 장치 내에 포함된 트랜시버를 통해, 상기 트랜시버로 입력되는 신호의 전력 값이 제 1 출력 제어 감쇠 설정 값만큼 감쇠되는지 여부를 확인한다. 여기에서, 제 1 출력 제어 감쇠 설정 값은 다수의 출력 제어 감쇠 설정 값 가운데 임의의 값이 될 수 있다. 예를 들어, 제 1 출력 제어 감쇠 설정 값은 1.5가 될 수 있다.
또한, 1105단계에서, 상기 송신 장치 내에 포함된 트랜시버를 통해, 상기 트랜시버로 입력되는 신호의 전력 값이 제 1 출력 제어 감쇠 설정 값만큼 감쇠되는 경우, 상기 제 1 출력 제어 감쇠 설정 값에 대응하는 제 1 이득 보상 값이 결정될 수 있다. 예를 들어, 제 1 출력 제어 감쇠 설정 값이 1.5가 되는 경우, 이에 대응하는 상기 트랜시버로 입력되는 신호의 최초 전력 값은 28.2dBm이 될 수 있다. 따라서 상기 제 1 출력 제어 감쇠 설정 값, 1.5만큼 입력 신호의 전력 값이 감쇠된 결과, 전력 증폭기로 입력되는 신호의 전력 값은 26.5dBm이 된다. 또한 앞서 예에 따라, 제 1 출력 제어 감쇠 설정 값, 1.5에 대응되는 제 1 이득 보상 값은 0.20dB로 결정된다.
다음으로, 1107단계에서, 상기 송신 장치 내에 포함된 트랜시버를 통해, 상기 신호의 감쇠된 전력 값에서 제 1 이득 보상 값만큼 감쇠하게 된다. 예를 들어, 상기 감쇠된 전력 값은 26.5dBm이 되고, 제 1 이득 보상 값은 0.20dB되므로 상기 신호의 감쇠된 전력 값에서 제 1 이득 보상 값만큼 감쇠한 결과는 26.3dBm이 된다.
마지막으로, 1109단계에서, 상기 트랜시버는 상기 감쇠된 신호를 전력 증폭기로 입력하게 된다. 그 결과 상기 전력 증폭기는 상기 감쇠된 신호를 증폭하게 되고, 이를 통해 상기 전력 증폭기는 선형성을 유지할 수 있게 된다.
도 12는 본 발명의 다른 실시 예에 따른 무선 통신 시스템에서 송신 장치의 동작에 관한 순서도를 도시한다.
먼저, 1201단계에서, 상기 송신 장치는 증폭기와 결합된 트랜시버로 입력되는 신호의 전력이 기준 값보다 작은 경우, 상기 전력에 대응하는 크기만큼 상기 신호의 전력을 감쇠시킨다. 이 경우, 상기 신호의 전력은 상기 트랜시버로의 입력 대비 상기 증폭기에서의 출력 간 상기 신호의 이득이 일정하도록 감쇠되고, 상기 전력에 대응하는 크기는 상기 트랜시버 내에 포함된 저장 장치 또는 상기 트랜시버 외부에 위치한 저장 장치에 저장된 데이터를 이용하여 결정된다. 또한, 상기 기준 값은 상기 증폭기의 이득이 최소가 되는 입력 전력이 되고, 상기 감쇠되는 크기는 상기 신호가 감쇠 없이 입력된 경우의 상기 증폭기의 이득 및 상기 기준 값의 전력을 가지는 신호가 입력된 경우의 상기 증폭기의 이득 간 차이에 비례하게 된다.
다음으로, 1203단계에서, 상기 송신 장치는 감쇠된 전력을 가지는 상기 신호를 상기 증폭기로 전송하게 된다. 이후, 상기 증폭기는 감쇠된 전력을 가지는 상기 신호를 증폭하게 된다. 이를 통해 상기 증폭기는 선형성을 유지할 수 있게 된다.
본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들은 하드웨어, 소프트웨어, 또는 하드웨어와 소프트웨어의 조합의 형태로 구현될(implemented) 수 있다.
소프트웨어로 구현하는 경우, 하나 이상의 프로그램(소프트웨어 모듈)을 저장하는 컴퓨터 판독 가능 저장 매체가 제공될 수 있다. 컴퓨터 판독 가능 저장 매체에 저장되는 하나 이상의 프로그램은, 전자 장치(device) 내의 하나 이상의 프로세서에 의해 실행 가능하도록 구성된다(configured for execution). 하나 이상의 프로그램은, 전자 장치로 하여금 본 발명의 청구항 또는 명세서에 기재된 실시 예들에 따른 방법들을 실행하게 하는 명령어(instructions)를 포함한다.
이러한 프로그램(소프트웨어 모듈, 소프트웨어)은 랜덤 액세스 메모리 (random access memory), 플래시(flash) 메모리를 포함하는 불휘발성(non-volatile) 메모리, 롬(ROM: Read Only Memory), 전기적 삭제가능 프로그램가능 롬(EEPROM: Electrically Erasable Programmable Read Only Memory), 자기 디스크 저장 장치(magnetic disc storage device), 컴팩트 디스크 롬(CD-ROM: Compact Disc-ROM), 디지털 다목적 디스크(DVDs: Digital Versatile Discs) 또는 다른 형태의 광학 저장 장치, 마그네틱 카세트(magnetic cassette)에 저장될 수 있다. 또는, 이들의 일부 또는 전부의 조합으로 구성된 메모리에 저장될 수 있다. 또한, 각각의 구성 메모리는 다수 개 포함될 수도 있다.
또한, 상기 프로그램은 인터넷(Internet), 인트라넷(Intranet), LAN(Local Area Network), WLAN(Wide LAN), 또는 SAN(Storage Area Network)과 같은 통신 네트워크, 또는 이들의 조합으로 구성된 통신 네트워크를 통하여 접근(access)할 수 있는 부착 가능한(attachable) 저장 장치(storage device)에 저장될 수 있다. 이러한 저장 장치는 외부 포트를 통하여 본 발명의 실시 예를 수행하는 장치에 접속할 수 있다. 또한, 통신 네트워크상의 별도의 저장장치가 본 발명의 실시 예를 수행하는 장치에 접속할 수도 있다.
상술한 본 발명의 구체적인 실시 예들에서, 발명에 포함되는 구성 요소는 제시된 구체적인 실시 예에 따라 단수 또는 복수로 표현되었다. 그러나, 단수 또는 복수의 표현은 설명의 편의를 위해 제시한 상황에 적합하게 선택된 것으로서, 본 발명이 단수 또는 복수의 구성 요소에 제한되는 것은 아니며, 복수로 표현된 구성 요소라하더라도 단수로 구성되거나, 단수로 표현된 구성 요소라 하더라도 복수로 구성될 수 있다.
한편 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범위에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 아니 되며 후술하는 특허청구의 범위뿐만 아니라 이 특허청구의 범위와 균등한 것들에 의해 정해져야 한다.

Claims (33)

  1. 무선 통신 시스템에서 송신 장치에 있어서,
    트랜시버(transceiver)와,
    상기 트랜시버와 결합되는 증폭기를 포함하고,
    상기 트랜시버는, 상기 트랜시버로 입력되는 신호의 전력이 기준 값보다 작은 경우, 이득 보상 값만큼 상기 트랜시버로 입력되는 신호의 전력을 감쇠시켜 상기 증폭기로 전송하고,
    상기 이득 보상 값은 복수의 이득 보상 값들 중 상기 트랜시버로 입력되는 신호에 대응하는 값으로 결정되고,
    미리 정의된 복수의 출력 제어 값들과 상기 복수의 출력 제어 값들 각각에 대응되는 값을 기초로 복수의 이득 값을 결정하고,
    상기 복수의 이득 보상 값은 상기 복수의 이득 값과 상기 출력 제어 값들 중 기준 출력 제어 값에 대응되는 기준 이득 값과의 차이에 의하여 결정되고, 상기 복수의 이득 보상 값은 상기 복수의 출력 제어 값에 각각 대응하는 장치.
  2. 청구항 1에 있어서,
    상기 트랜시버로 입력되는 신호의 전력은, 상기 트랜시버로의 입력 대비 상기 증폭기에서의 출력 간 상기 신호의 이득이 일정하도록 감쇠되는 장치.
  3. 청구항 1에 있어서,
    상기 트랜시버는, 상기 트랜시버 내에 포함된 저장 장치 또는 상기 트랜시버의 외부에 위치한 저장 장치에 저장된 데이터를 이용하여 상기 전력에 대응하는 크기를 판단하는 장치.
  4. 청구항 1에 있어서,
    상기 기준 값은, 상기 증폭기의 이득이 최소가 되는 입력 전력인 장치.
  5. 청구항 1에 있어서,
    상기 트랜시버는,
    상기 복수의 이득 보상 값을 저장부에 저장하는 장치,
  6. 삭제
  7. 청구항 1에 있어서,
    상기 복수의 이득 값은, 상기 증폭기를 구성하는 소자의 특성에 관한 데이터 시트(data sheet)에 기초하여 결정되는 장치.
  8. 청구항 1에 있어서,
    상기 증폭기는, GaN(gallium nitride) 소자를 포함하는 장치.
  9. 청구항 1에 있어서,
    상기 송신 장치는, 기지국인 장치.
  10. 삭제
  11. 청구항 1에 있어서,
    상기 복수의 출력 제어 값은,
    복수의 출력 제어 순서 값 각각과 출력 제어 스텝(step) 상수의 각각의 곱으로 결정되는 장치.
  12. 청구항 1에 있어서,
    상기 복수의 이득 값은,
    상기 장치와 결합 된 증폭기를 구성하는 소자의 특성에 관한 데이터 시트(data sheet)를 통해 결정되고,
    상기 데이터 시트는 저장부에 미리 저장되어 있는 장치.
  13. 청구항 1에 있어서,
    상기 기준 출력 제어 값에 대응하는 상기 기준 이득 값은, 상기 장치와 결합 된 증폭기의 이득이 최소가 되는 이득 값인 장치.
  14. 청구항 1에 있어서,
    상기 트랜시버는,
    상기 기준 출력 제어 값에 대응하는 기준 출력 전력 값을 결정하고, 상기 기준 출력 전력 값과 복수의 출력 제어 값 사이의 각각의 차를 산출하여, 복수의 출력 제어 값에 각각 대응하는 복수의 출력 전력 값을 결정하고,
    상기 복수의 출력 전력 값은 상기 장치와 결합된 증폭기의 출력 전력 값인 장치.
  15. 삭제
  16. 청구항 1에 있어서,
    상기 이득 보상 값은 상기 출력 제어 값과 이차함수의 관계에 있는 장치.
  17. 삭제
  18. 무선 통신 시스템에서 송신 장치의 동작 방법에 있어서,
    증폭기와 결합된 트랜시버로 입력되는 신호의 전력이 기준 값보다 작은 경우, 이득 보상 값만큼 상기 트랜시버로 입력되는 신호의 전력을 감쇠시키는 과정과,
    상기 감쇠된 전력을 가지는 트랜시버로 입력되는 신호를 상기 증폭기로 전송하는 과정을 포함하고,
    상기 이득 보상 값은 복수의 이득 보상 값 중 상기 트랜시버로 입력되는 신호에 대응하는 값으로 결정되고,
    미리 정의된 복수의 출력 제어 값들과 상기 복수의 출력 제어 값들 각각에 대응되는 값을 기초로 복수의 이득 값을 결정하고,
    상기 복수의 이득 보상 값은 상기 복수의 이득 값과 상기 출력 제어 값들 중 기준 출력 제어 값에 대응되는 기준 이득 값과의 차이에 의하여 결정되고, 상기 복수의 이득 보상 값은 상기 복수의 출력 제어 값에 각각 대응하는 방법.
  19. 청구항 18에 있어서,
    상기 트랜시버로 입력되는 신호의 전력은, 상기 트랜시버로의 입력 대비 상기 증폭기에서의 출력 간 상기 신호의 이득이 일정하도록 감쇠되는 방법.
  20. 청구항 18에 있어서,
    상기 트랜시버 내에 포함된 저장 장치 또는 상기 트랜시버의 외부에 위치한 저장 장치에 저장된 데이터를 이용하여 상기 전력에 대응하는 크기를 판단하는 과정을 더 포함하는 방법.
  21. 청구항 18에 있어서,
    상기 기준 값은, 상기 증폭기의 이득이 최소가 되는 입력 전력인 방법.
  22. 청구항 18에 있어서,
    상기 트랜시버는,
    상기 복수의 이득 보상 값을 저장부에 저장하는 방법.
  23. 삭제
  24. 청구항 18에 있어서,
    상기 복수의 이득 값은, 상기 증폭기를 구성하는 소자의 특성에 관한 데이터 시트(data sheet)에 기초하여 결정되는 방법.
  25. 청구항 18에 있어서,
    상기 증폭기는, GaN(gallium nitride) 소자를 포함하는 방법.
  26. 청구항 18에 있어서,
    상기 송신 장치는, 기지국인 방법.
  27. 삭제
  28. 청구항 18에 있어서,
    상기 복수의 출력 제어 값은,
    복수의 출력 제어 순서 값 각각과 출력 제어 스텝(step) 상수의 각각의 곱으로 결정되는 방법.
  29. 청구항 18에 있어서,
    상기 복수의 이득 값은,
    미리 정해진 증폭기를 구성하는 소자의 특성에 관한 데이터 시트(data sheet)를 통해 결정되는 방법.
  30. 청구항 18에 있어서,
    상기 기준 출력 제어 값에 대응하는 상기 기준 이득 값은, 증폭기의 이득이 최소가 되는 이득 값인 방법.
  31. 청구항 18에 있어서,
    상기 기준 출력 제어 값에 대응하는 기준 출력 전력 값을 결정하고, 상기 기준 출력 전력 값과 복수의 출력 제어 값 사이의 각각의 차를 산출하여, 복수의 출력 제어 값에 각각 대응하는 복수의 출력 전력 값을 결정하는 과정을 더 포함하고,
    상기 복수의 출력 전력 값은 증폭기의 출력 전력 값인 방법.
  32. 청구항 18에 있어서,
    미리 정해진 증폭기를 구성하는 소자의 특성에 관한 데이터 시트에 기초하여, 증폭기의 복수의 출력 전력 값에 각각 대응하는 복수의 이득 값을 결정하는 과정을 더 포함하는 방법.
  33. 청구항 18에 있어서,
    상기 이득 보상 값은 상기 출력 제어 값과 이차함수의 관계에 있는 방법.
KR1020140130205A 2014-09-29 2014-09-29 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법 KR102257344B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020140130205A KR102257344B1 (ko) 2014-09-29 2014-09-29 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법
US15/515,365 US10171056B2 (en) 2014-09-29 2015-07-31 Apparatus and method for improving nonlinearity of power amplifier in wireless communication system
EP15846800.9A EP3203639B1 (en) 2014-09-29 2015-07-31 Apparatus and method for improving nonlinearity of power amplifier in wireless communication system
PCT/KR2015/008020 WO2016052854A1 (ko) 2014-09-29 2015-07-31 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020140130205A KR102257344B1 (ko) 2014-09-29 2014-09-29 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법

Publications (2)

Publication Number Publication Date
KR20160037529A KR20160037529A (ko) 2016-04-06
KR102257344B1 true KR102257344B1 (ko) 2021-05-27

Family

ID=55630847

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020140130205A KR102257344B1 (ko) 2014-09-29 2014-09-29 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법

Country Status (4)

Country Link
US (1) US10171056B2 (ko)
EP (1) EP3203639B1 (ko)
KR (1) KR102257344B1 (ko)
WO (1) WO2016052854A1 (ko)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111294122B (zh) * 2019-07-04 2022-01-28 展讯通信（上海）有限公司 功率放大器输入功率的确定方法及装置、存储介质、终端
US11683016B2 (en) * 2020-01-09 2023-06-20 Skyworks Solutions, Inc. ISO-gain implementation for a WiFi symbol-power-tracking architecture
KR102478261B1 (ko) * 2020-12-01 2022-12-15 고려대학교 산학협력단 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법
TWI783448B (zh) * 2021-04-16 2022-11-11 瑞昱半導體股份有限公司 收發器電路與傳送功率偏差補償方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261903A1 (en) * 2008-09-03 2011-10-27 Freescale Semiconductor, Inc Wireless communication unit, integrated circuit and method of power control of a power amplifier therefor

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07143056A (ja) * 1993-09-24 1995-06-02 Hitachi Ltd 移動体通信装置
SE9702272L (sv) * 1997-06-13 1998-12-14 Ericsson Telefon Ab L M Anordning i en radioenhet
JP2000269755A (ja) * 1999-03-17 2000-09-29 Asahi Chem Ind Co Ltd 増幅装置および通信装置
US6721368B1 (en) * 2000-03-04 2004-04-13 Qualcomm Incorporated Transmitter architectures for communications systems
US7050515B2 (en) * 2001-11-15 2006-05-23 Terayon Communication Systems, Inc. Front end automatic gain control circuit using a control word generator
KR100656512B1 (ko) 2004-05-31 2006-12-11 삼성전자주식회사 기지국 시스템의 신호 처리 방법 및 장치
US7167045B1 (en) * 2004-06-07 2007-01-23 Marvell International Ltd. System and method for modifying output power of an information communication system
JP4469685B2 (ja) * 2004-08-25 2010-05-26 富士通株式会社 出力電力誤差吸収回路及び同回路を有するマルチキャリア送信機
US7148749B2 (en) * 2005-01-31 2006-12-12 Freescale Semiconductor, Inc. Closed loop power control with high dynamic range
US7688156B2 (en) * 2005-04-27 2010-03-30 Panasonic Corporation Polar modulation transmission circuit and communication device
KR20070023263A (ko) * 2005-08-24 2007-02-28 주식회사 팬택 이동통신 단말기의 전력 증폭기 입력 레벨 제어 장치
JP2009100049A (ja) * 2007-10-12 2009-05-07 Sony Ericsson Mobilecommunications Japan Inc 負帰還増幅回路及び無線通信装置
EP2086269B1 (en) * 2008-01-31 2017-03-15 Mediatek Inc. A transmit power controller
KR100993084B1 (ko) * 2008-05-26 2010-11-08 엘지이노텍 주식회사 무선통신 시스템
KR20100045630A (ko) * 2008-10-24 2010-05-04 주식회사 포스코아이씨티 전력 증폭 장치 및 방법
US8731496B2 (en) * 2009-12-18 2014-05-20 Quantance, Inc. Power amplifier power controller
US8310304B1 (en) * 2010-12-21 2012-11-13 Rockwell Collins, Inc. Power amplifier control system with gain calibration
US8489045B2 (en) * 2011-02-02 2013-07-16 Qualcomm Incorporated Method and system for adjusting transmission power
US9247496B2 (en) * 2011-05-05 2016-01-26 Rf Micro Devices, Inc. Power loop control based envelope tracking
CN103427868B (zh) * 2012-05-16 2016-04-06 京信通信系统（中国）有限公司 一种射频信号的控制方法和设备
US8787851B2 (en) * 2012-07-10 2014-07-22 Huawei Device Co., Ltd. System and method for quickly power amplifier control
US8836424B2 (en) * 2012-07-16 2014-09-16 Intel Mobile Communications GmbH Amplifier circuit, method and mobile communication device
US8779860B2 (en) 2012-08-15 2014-07-15 Avago Technologies General Ip (Singapore) Ptd. Ltd. Power amplifier
US9042848B2 (en) * 2012-12-19 2015-05-26 Mediatek Singapore Pte. Ltd. Method and apparatus for calibrating an envelope tracking system
US9680434B2 (en) * 2012-12-28 2017-06-13 Mediatek, Inc. Method and apparatus for calibrating an envelope tracking system
JP5932686B2 (ja) * 2013-03-12 2016-06-08 パナソニック株式会社 無線通信装置
TWI524665B (zh) * 2013-04-09 2016-03-01 瑞昱半導體股份有限公司 自動增益調整裝置與其方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20110261903A1 (en) * 2008-09-03 2011-10-27 Freescale Semiconductor, Inc Wireless communication unit, integrated circuit and method of power control of a power amplifier therefor

Also Published As

Publication number Publication date
EP3203639B1 (en) 2020-12-02
US20170230022A1 (en) 2017-08-10
WO2016052854A1 (ko) 2016-04-07
EP3203639A4 (en) 2018-01-31
US10171056B2 (en) 2019-01-01
KR20160037529A (ko) 2016-04-06
EP3203639A1 (en) 2017-08-09

Similar Documents

Publication Publication Date Title
US8838044B2 (en) Attenuating antenna switch and communication device
KR102257344B1 (ko) 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법
RU2297714C2 (ru) Система и способ для калибровки управления мощностью устройства радиосвязи
US8615207B2 (en) Power amplifier linearization feedback methods and systems
US20160119020A1 (en) MIMO Antenna Leakage Canceller System
US20160226450A1 (en) Three-Way Sequential Power Amplifier System for Wideband RF Signal
US20200099457A1 (en) Methods and apparatuses for power amplifier control and protection
US9363130B2 (en) Dynamic digital predistortion for a microwave radio system
US9948245B2 (en) Amplifying stage working point determination
EP1652294A1 (en) Cartesian loop transmitter and method of adjusting an output level of such transmitter
US7593699B2 (en) Distortion/efficiency adaptation in a variable-data-rate radio transmitter
US20080070512A1 (en) Offset-frequency loop-back calibration
US20130237276A1 (en) Transmission power control circuit and transmission device, transmission power control method, program
US8536949B1 (en) Variable power amplifier system
US20140010330A1 (en) Transmission device and transmission method
KR102073903B1 (ko) 무선 송신 장치에서 신호 이득을 제어하기 위한 장치 및 방법
KR101968529B1 (ko) 위성단말 송신부의 주파수 응답 평탄도를 향상시키기 위한 모뎀 전력 조절 방법
CN202353599U (zh) 一种微波收发信机抑制邻频干扰的电路
US10333481B2 (en) Amplification apparatus having single-input multi-output structure
KR101134072B1 (ko) 이동통신 기지국 및 중계기용 고출력 증폭기의 디지털 전치왜곡 또는 아날로그 전치왜곡을 통한 최적화된 출력 송출 방법 및 그 고출력 증폭기
KR101097909B1 (ko) 이동통신 기지국 및 중계기용 송신장치의 최적화된 출력 송출방법
KR20190006107A (ko) 선형성 개선을 위한 수신증폭기회로
US8787847B2 (en) Apparatus and method for calibration of transmitter in communication device
CN211352183U (zh) 一种反馈接收机电路及电子设备
KR100312216B1 (ko) 송신전력증폭장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E90F Notification of reason for final refusal
E701 Decision to grant or registration of patent right