KR102478261B1 - 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법 - Google Patents

다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법 Download PDF

Info

Publication number
KR102478261B1
KR102478261B1 KR1020200165886A KR20200165886A KR102478261B1 KR 102478261 B1 KR102478261 B1 KR 102478261B1 KR 1020200165886 A KR1020200165886 A KR 1020200165886A KR 20200165886 A KR20200165886 A KR 20200165886A KR 102478261 B1 KR102478261 B1 KR 102478261B1
Authority
KR
South Korea
Prior art keywords
voltage
sample
input terminal
digital output
output signal
Prior art date
Application number
KR1020200165886A
Other languages
English (en)
Other versions
KR20220076915A (ko
Inventor
김철우
박현수
심진철
권영욱
Original Assignee
고려대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 고려대학교 산학협력단 filed Critical 고려대학교 산학협력단
Priority to KR1020200165886A priority Critical patent/KR102478261B1/ko
Publication of KR20220076915A publication Critical patent/KR20220076915A/ko
Application granted granted Critical
Publication of KR102478261B1 publication Critical patent/KR102478261B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/34—DC amplifiers in which all stages are DC-coupled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45632—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit
    • H03F3/45744—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection in differential amplifiers with FET transistors as the active amplifying circuit by offset reduction
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2200/00—Indexing scheme relating to amplifiers
    • H03F2200/375—Circuitry to compensate the offset being present in an amplifier

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

본 출원의 실시예에 따른 고속 저전력 트랜시버는 다이-코드 신호법 기반의 미들 전압을 공통모드 전압으로 변환하는 변환부, 상기 미들 전압, 상기 공통모드 전압 및 기준전압 중 적어도 하나의 입력전압을 차동 입력단에 전달하는 보상부 및 상기 차동 입력단에 인가된 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호를 출력하는 비교부를 포함하고, 상기 보상부는 상기 디지털 출력신호에 기초하여, 입력 오프셋 전압을 보상하기 위한 제1 동작 모드와 상기 공통모드 전압을 보상하기 위한 제2 동작 모드를 순차적으로 수행한다.

Description

다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법{LOW-POWER AND HIGH SPEED TRANSCEIVER USING DI-CODE SIGNALING AND CALIBRATION METHOD THEREOF}
본 출원은 고속 저전력 트랜시버 및 그 보상 방법에 관한 것이다.
데이터 통신을 위해서 일반적으로 NRZ(PAM-2) 신호법을 사용한다. 여기서, NRZ(PAM-2) 신호법은 두 가지 데이터 변조 레벨을 가지며, 송수신기의 구조를 간단하게 할 수 있다.
그러나, NRZ(PAM-2) 신호법은 1 unit interval(UI) 동안 1bit 데이터만 전송 할 수 있기 때문에, 클락 주파수를 높이는 것으로는 한계가 있고, 고속 데이터 전송 시 채널의 영향을 많이 받아 고속 송수신기 구현에 어려운 문제를 가진다.
최근, NRZ(PAM-2) 신호법의 단점을 보완하기 위해, 세 개의 데이터 변조 레벨을 가지고, 연속된 데이터에 대해 미들 전압(0)을 출력하는 다이코드 신호법(Di-code signaling)이 이용되고 있다.
이러한 다이코드 신호법을 이용하는 종래의 트랜시버는 송수신단에 배치된 직렬 커패시터를 이용하여, 송신단의 미들 전압(0)과 수신단의 공통모드 전압 간의 불일치 문제를 해결할 수 있는 반면, 직렬 커패시터의 크기에 따라 송수신단의 대역폭이 제한되는 문제를 가진다.
본 출원의 목적은 송수신단에 연결된 직렬 커패시터를 대신하여, 입력 오프셋 전압과 공통모드 전압을 보상할 수 있는 고속 저전력 트랜시버 및 그 보상 방법을 제공하기 위한 것이다.
본 출원의 실시예에 따른 고속 저전력 트랜시버는 다이-코드 신호법 기반의 미들 전압을 공통모드 전압으로 변환하는 변환부, 상기 미들 전압, 상기 공통모드 전압 및 기준전압 중 적어도 하나의 입력전압을 차동 입력단에 전달하는 보상부 및 상기 차동 입력단에 인가된 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호를 출력하는 비교부를 포함하고, 상기 보상부는 상기 디지털 출력신호에 기초하여, 입력 오프셋 전압을 보상하기 위한 제1 동작 모드와 상기 공통모드 전압을 보상하기 위한 제2 동작 모드를 순차적으로 수행한다.
본 출원의 실시예에 따른 고속 저전력 트랜시버의 보상 방법으로서, 변환부가 다이-코드 신호법 기반의 미들 전압을 공통모드 전압으로 변환하는 단계, 보상부가 상기 미들 전압, 상기 공통모드 전압 및 기준전압 중 적어도 하나의 입력전압을 차동 입력단에 전달하는 단계, 비교부가 상기 차동 입력단에 인가된 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호를 출력하는 단계, 상기 보상부가 상기 디지털 출력신호에 기초하여, 상기 비교부의 입력 오프셋 전압을 보상하는 제1 동작 모드를 수행하는 단계 및 상기 보상부가 상기 공통모드 전압을 보상하는 제2 동작 모드를 상기 동작 모드 이후에 순차적으로 수행하는 단계를 포함한다.
본 출원의 실시예에 따르면, 직렬 커패시터를 이용하지 않고, 입력 오프셋 전압(VOS)과 공통모드 전압(VCM)을 순차적으로 보상할 수 있다.
이에 따라, PVT(Process-voltage-tempearture) 변화에 따른 영향과 미들 전압에 따라 발생하는 Static 전류 소모를 감소시키고, 직렬 커패시터로 인한 송수신단의 제한된 대역폭을 개선시킬 수 있다.
도 1은 본 출원의 실시예에 따른 수신기(10)에 대한 블록도이다.
도 2a는 본 출원의 트랜시버(1000)에 대한 블록도이며, 도 2b는 종래의 트랜시버(2000)에 대한 블록도이다.
도 3은 도 1의 변환부(100)를 구체적으로 보여주는 도이고, 도 4는 도 3의 변환부(100)에 대한 실시 예이다.
도 5는 보상부(200)를 구체적으로 설명하기 위한 도 1의 수신기(10)에 대한 회로도이고, 도 6은 동작 모드별 스위칭 상태와 차동 입력단 상태를 설명하기 위한 도이다.
도 7은 도 1의 비교부(300)를 구체적으로 보여주는 도이다.
도 8은 본 출원의 실시예에 따른 수신기(10)의 캘리브레이션 동작 프로세스이다.
도 9는 도 5의 로직 제어부(210)의 일 실시예에 따른 동작 프로세스이다.
도 10은 도 5의 로직 제어부(210)의 다른 실시예에 따른 동작 프로세스이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 출원의 실시형태를 설명한다. 그러나, 본 출원의 실시 형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 출원의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 출원의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 출원을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 출원의 실시예에 따른 수신기(10)에 대한 블록도이고, 도 2a는 본 출원의 트랜시버(1000)에 대한 블록도이며, 도 2b는 종래의 트랜시버(2000)에 대한 블록도이다.
도 1 내지 도 2b를 참조하면, 수신기(10)는 변환부(100), 보상부(200) 및 비교부(300)를 포함할 수 있다.
먼저, 변환부(100)는 다이-코드 신호법 기반의 미들 전압(VM)을 공통모드 전압(VCM)으로 변환할 수 있다. 여기서, 다이-코드 신호법은 데이터 +1, 0, -1에 해당하는 세가지 전압을 이용하고, 연속된 데이터에 대해 상기 0에 해당하는 미들 전압(VM)을 출력하는 신호법을 의미할 수 있다.
또한, 변환부(100)는 도 2a에 도시된 바와 같이, 송수신단의 대역폭을 제한시키는 직렬 커패시터 없이, 송신기(20)로부터 채널을 통해 직렬로 연결될 수 있다. 한편, 종래의 트랜시버는 도 2b에 도시된 바와 같이, 송수신단의 전압 불일치 문제를 해결하기 위하여, 수신기(11)와 채널 사이에 직렬 커패시터(13)가 배치됨으로써, 직렬 커패시터(13)의 커패시턴스 크기에 따라 송수신단의 대역폭을 제한시키는 문제를 가질 수 있다.
실시예에 따른 변환부(100)는 송신기(20)로부터 채널을 통해 인가되는 미들 전압(VM)을 증폭시키기 위한 트랜스 임피던스 증폭기(Trans-Impendence-Amplifier, TIA)로 구현될 수 있다.
다음으로, 보상부(200)는 미들 전압(VM), 공통모드 전압(VCM) 및 기준전압(VREFH, VREFL) 중 적어도 하나의 입력전압을 차동 입력단(+, -)에 전달할 수 있다.
다음으로, 비교부(300)는 차동 입력단(+, -)에 인가되는 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호(COMPH, COMPL)를 출력할 수 있다.
구체적으로, 비교부(300)는 차동 입력단(+, -) 중 제1 입력단(+)에 인가되는 제1 입력전압과 제2 입력단(-)에 인가되는 제2 입력전압을 비교하고, 비교 결과에 기초하여 디지털 출력신호(COMPH, COMPL)를 출력할 수 있다.
여기서, 제1 및 제2 입력전압은 미들 전압(VM), 공통모드 전압(VCM) 및 기준전압(VREFH, VREFL) 중 하나의 입력전압으로 서로 동일한 전압이거나 서로 다른 전압일 수 있다. 예를 들면, 제1 입력전압은 미들 전압(VM)이고, 제2 입력 전압은 공통모드 전압(VCM)으로 제1 및 제2 입력전압은 서로 다른 입력전압일 수 있다. 또한, 제1 및 제2 입력전압은 공통모드 전압(VCM)으로 서로 동일한 전압일 수도 있다.
실시예에 따른 보상부(200)는 디지털 출력신호(COMPH, COMPL)에 기초하여, 상기 비교부(200)의 입력 오프셋 전압(VOS)을 보상하는 제1 동작 모드와 공통모드 전압(VCM)을 보상하는 제2 동작 모드를 순차적으로 수행할 수 있다.
여기서, 제1 동작 모드(Comparator Offset Calibration)는 디지털 출력신호(COMPH, COMPL)가 반전될 때까지, 공통모드 전압(VCM)을 비교부(300)의 차동 입력단(+, -)에 인가시키고 비교부(200)의 입력 오프셋 전압(VOS)을 조절하는 동작을 의미할 수 있다.
예를 들면, 디지털 출력신호(COMPH, COMPL)가 1인 경우, 보상부(200)는 제1 동작 모드에서 공통모드 전압(VCM)을 비교부(300)의 차동 입력단(+, -)에 인가시키고, 비교부(200)의 입력 오프셋 전압(VOS)을 감소시킬 수 있다. 또한, 디지털 출력신호(COMPH, COMPL)가 0인 경우, 보상부(200)는 제1 동작 모드에서 공통모드 전압(VCM)을 비교부(300)의 차동 입력단(+, -)에 인가시키고, 비교부(200)의 입력 오프셋 전압(VOS)을 증가시킬 수 있다.
또한, 제2 동작 모드(TIA Common-mode Voltage Calibration)는 디지털 출력신호(COMPH, COMPL)가 반전될 때까지, 미들 전압(VM)과 공통모드 전압(VCM)을 비교부(300)의 차동 입력단(+, -)에 인가시키고 공통모드 전압(VCM)을 조절하는 동작을 의미할 수 있다.
예를 들면, 디지털 출력신호(COMPH, COMPL)가 1인 경우, 보상부(200)는 제2 동작 모드에서 미들 전압(VM)과 공통모드 전압(VCM)을 비교부(300)의 차동 입력단(+, -)에 인가시키고 공통모드 전압(VCM)을 감소시킬 수 있다. 또한, 디지털 출력신호(COMPH, COMPL)가 0인 경우, 보상부(200)는 제2 동작 모드에서 미들 전압(VM)과 공통모드 전압(VCM)을 비교부(300)의 차동 입력단(+, -)에 인가시키고 공통모드 전압(VCM)을 증가시킬 수 있다.
본 출원의 실시예에 따른 수신기(10)는 송신기(20)에 연결된 채널로부터 수신된 미들 전압(VM)을 별도의 직렬 커패시터 없이, 변환부(100)를 통해 공통모드 전압(VCM)으로 변환함으로써, 송수신단의 대역폭을 증가시키고 회로 설계 비용과 면적을 감소시킬 수 있다. 이때, 수신기(10)는 비교부(300)를 통해 출력된 디지털 출력신호에 기초하여, 보상부(200)를 통해 입력 오프셋 전압(VOS)과 공통모드 전압(VCM)을 순차적으로 보상함으로써, PVT(Process-voltage-tempearture) 변화에 따른 영향을 감소시키고, Static 전류 발생에 따른 전력 소모를 감소시킬 수 있다.
도 3은 도 1의 변환부(100)를 구체적으로 보여주는 도이고, 도 4는 도 3의 변환부(100)에 대한 실시 예이다.
도 3과 도 4를 참조하면, 변환부(100)는 출력저항(RVSS), 제1 트랜지스터부(110) 및 제2 트랜지스터부(120)를 포함할 수 있다.
먼저, 출력저항(RVSS)은 송신기(20)로부터 연결된 채널에 일측(N1IN)이 연결되어, 미들 전압(VM)을 인가받을 수 있다.
다음으로, 제1 트랜지스터부(110)는 출력저항(RVSS)의 타측(N1OUT)를 풀업 스위칭(Pull-up switching)할 수 있다. 이러한 제1 트랜지스터부(110)는 소스측이 출력저항(RVSS)의 타측(N1OUT)에 연결되고, 게이트측이 출력저항(RVSS)의 일측(N1IN)에 연결되는 PMOS 트랜지스터일 수 있다.
도 4에 도시된 바와 같이, 제1 트랜지스터부(110)는 소스측이 출력저항(RVSS)의 타측(N1OUT)에 병렬로 연결된 복수의 PMOS 트랜지스터들(110_1~110_N)을 포함할 수 있다.
다음으로, 제2 트랜지스터부(120)는 출력저항(RVSS)의 타측(N1OUT)을 풀다운 스위칭(Pull-down switching)할 수 있다. 이러한 제2 트랜지스터부(120)는 드레인측이 출력저항(RVSS)의 타측(N1OUT)에 연결되고, 게이트측이 출력저항(RVSS)의 일측(N1IN)에 연결되는 NMOS 트랜지스터일 수 있다.
도 4에 도시된 바와 같이, 제1 트랜지스터부(110)는 드레인측이 출력저항(RVSS)의 타측(N1OUT)에 병렬로 연결된 복수의 NMOS 트랜지스터들(110_1~110_N)을 포함할 수 있다.
도 5a는 보상부(200)를 구체적으로 설명하기 위한 도 1의 수신기(10)에 대한 회로도이고, 도 5b는 도 5a의 수신기(10)에 대한 블록도이며, 도 6은 동작 모드별 스위칭 상태와 차동 입력단 상태를 설명하기 위한 도이다.
도 1, 도 5a, 도 5b 및 도 6을 참조하면, 보상부(200)는 제1 내지 제6 샘플앤홀드 샘플앤홀드 스위치(S1~S6)와 로직 제어부(210)를 포함할 수 있다.
먼저, 제1 샘플앤홀드 스위치(S1)는 비교부(300)와 수신 노드(RXIN)를 스위칭 연결하고, 제2 내지 제4 샘플앤홀드 스위치(S2~S4)는 비교부(300)와 변환부(100)를 스위칭 연결하며, 제5 및 제6 샘플앤홀드 스위치(S5, S6)는 비교부(300)와 기준전압 생성기(400)를 스위칭 연결할 수 있다. 여기서, 수신 노드(RXIN)는 변환부(100)의 일측(N1IN)에 대응될 수 있다.
구체적으로, 도 5a에 도시된 바와 같이, 제1 샘플앤홀드 스위치(S1)는 일측이 수신 노드(RXIN)에 연결되고, 타측이 비교부(300)의 차동 입력단(+, -)의 제1 입력단(+)에 연결될 수 있다. 또한, 제2 샘플앤홀드 스위치(S2)는 일측이 변환부(100)의 타측(N1OUT)에 연결되고, 타측이 비교부(300)의 차동 입력단(+, -)의 제1 입력단(+)에 연결될 수 있다. 또한, 제3 및 제4 샘플앤홀드 스위치(S3, S4)는 일측이 변환부(100)의 타측(N1OUT)에 연결되고, 타측이 비교부(300)의 차동 입력단(+, -)의 제2 입력단(-)에 연결될 수 있다. 또한, 제5 및 제6 샘플앤홀드 스위치(S5, S6)는 일측이 기준전압 생성기(400)에 연결되고, 타측이 비교부(300)의 차동 입력단(+, -)의 제2 입력단(-)에 연결될 수 있다.
다음으로, 로직 제어부(210)는 디지털 출력신호(COMPH, COMPL)에 기초하여, 제1 내지 제6 샘플앤홀드 스위치(S1~S6), 변환부(100) 및 비교부(300)를 제어할 수 있다.
일 실시예에 따라, 로직 제어부(210)는 제1 동작 모드에서, 제2 내지 제4 샘플앤홀드 스위치(S2~S4)를 스위칭 온 시키고 제1, 제5 및 제6 샘플앤홀드 스위치(S1, S5 및 S6)를 스위칭 오프 시킬 수 있다. 즉, 로직 제어부(210)는 도 6에 도시된 바와 같이, 제1 동작 모드에서 제2 내지 제4 샘플앤홀드 스위치(S2~S4)를 스위칭 시킴으로써, 제1 입력단(+)에 공통모드 전압(VCM)을 인가시키고, 제2 입력단(-)에 공통모드 전압(VCM)을 인가시킬 수 있다.
이때, 로직 제어부(210)는 디지털 출력신호(COMPH, COMPL)에 기초하는 비교기 제어 신호(COMCONT)를 비교부(300)에 출력할 수 있다.
예를 들면, 디지털 출력신호(COMPH, COMPL)가 1인 경우, 비교기 제어 신호(COMCONT)는 비교부(300)의 입력 오프셋 전압(VOS)을 감소시키기 위한 제어신호일 수 있다. 또한, 디지털 출력신호(COMPH, COMPL)가 0인 경우, 비교기 제어 신호(COMCONT)는 비교부(300)의 입력 오프셋 전압(VOS)을 증가시키기 위한 제어신호일 수 있다.
다른 실시예에 따라, 제1 동작 모드에서 디지털 출력신호(COMPH, COMPL)가 반전될 때, 로직 제어부(210)는 제2, 제5 및 제6 샘플앤홀드 스위치(S2, S5 및 S6)를 스위칭 온 시키고, 제1, 제3 및 제4 샘플앤홀드 스위치(S1, S3, S4)를 스위칭 오프 시키는 변조 모드를 수행할 수 있다. 즉, 로직 제어부(210)는 도 6에 도시된 바와 같이, 변조 모드에서 제2, 제5 및 제6 샘플앤홀드 스위치(S2, S5 및 S6)를 스위칭 시킴으로써, 제1 입력단(+)에 공통모드 전압(VCM)을 인가시키고, 제2 입력단(-)에 기준전압(VREFH, VREFL)을 인가시킬 수 있다.
또 다른 실시예에 따라, 로직 제어부(210)는 제1, 제3 및 제4 샘플앤홀드 스위치(S1, S3, S4)를 스위칭 온 시키고, 제2, 제5 및 제6 샘플앤홀드 스위치(S2, S5, S6)를 스위칭 오프 시키는 제2 동작 모드를 수행할 수 있다. 즉, 로직 제어부(210)는 도 6에 도시된 바와 같이, 제2 동작 모드에서 제1, 제3 및 제4 샘플앤홀드 스위치(S1, S3, S4)를 스위칭 시킴으로써, 제1 입력단(+)에 미들 전압(VM)을 인가시키고, 제2 입력단(-)에 공통모드 전압(VCM)을 인가시킬 수 있다.
이때, 로직 제어부(210)는 제2 동작 모드에서, 디지털 출력신호(COMPH, COMPL)에 기초하는 TIA 제어 신호(TIACONT)를 변환부(100)에 출력할 수 있다.
예를 들면, 디지털 출력신호(COMPH, COMPL)가 1인 경우, TIA 제어 신호(TIACONT)는 변환부(100)의 공통모드 전압(VCM)의 레벨을 감소시키기 위한 제어신호일 수 있다. 또한, 디지털 출력신호(COMPH, COMPL)가 0인 경우, TIA 제어 신호(TIACONT)는 변환부(100)의 공통모드 전압(VCM)의 레벨을 증가시키기 위한 제어신호일 수 있다.
또 다른 실시예에 따라, 제2 동작 모드에서 디지털 출력신호(COMPH, COMPL)가 반전될 때, 로직 제어부(210)는 제2, 제5 및 제6 샘플앤홀드 스위치(S2, S5 및 S6)를 스위칭 온 시키고, 제1, 제3 및 제4 샘플앤홀드 스위치(S1, S3, S4)를 스위칭 오프 시키는 변조 모드를 재수행할 수 있다. 즉, 로직 제어부(210)는 도 6에 도시된 바와 같이, 변조 모드에서 제2, 제5 및 제6 샘플앤홀드 스위치(S2, S5 및 S6)를 스위칭 시킴으로써, 제1 입력단(+)에 공통모드 전압(VCM)을 인가시키고, 제2 입력단(-)에 기준전압(VREFH, VREFL)을 인가시킬 수 있다.
도 7은 도 1의 비교부(300)를 구체적으로 보여주는 도이다.
도 7을 참조하면, 비교부(300)는 제1 및 제2 입력부(310, 320)를 포함할 수 있다.
먼저, 제1 입력부(310)는 차동 입력단(+, -)의 제1 입력단(+)이 게이트측에 연결된 제1 트랜지스터(311), 제1 트랜지스터(311)의 드레인 측에 병렬로 연결된 복수의 Cap 제어 샘플앤홀드 스위치들(312_1~312_N) 및 복수의 Cap 제어 샘플앤홀드 스위치들(312_1~312_N)에 연결된 복수의 MOS 커패시터들(313_1~313_N)을 포함할 수 있다.
다음으로, 제2 입력부(320)는 차동 입력단(+, -)의 제2 입력단(-)이 게이트측에 연결된 제2 트랜지스터(321), 제2 트랜지스터(321)의 드레인 측에 병렬로 연결된 복수의 Cap 제어 샘플앤홀드 스위치들(322_1~322_N) 및 복수의 Cap 제어 샘플앤홀드 스위치들(322_1~322_N)에 연결된 복수의 MOS 커패시터들(323_1~323_N)을 포함할 수 있다.
도 8은 본 출원의 실시예에 따른 수신기(10)의 캘리브레이션 동작 프로세스이다.
도 1 내지 도 8을 참조하면, 먼저, S110 단계에서, 변환부(100)는 다이-코드 신호법 기반의 미들 전압(VM)을 공통모드 전압(VCM)으로 변환할 수 있다.
그런 다음, S120 단계에서, 보상부(200)는 미들 전압(VM), 공통모드 전압(VCM) 및 기준전압(VREFH, VREFL) 중 적어도 하나의 입력전압을 차동 입력단(+, -)에 전달할 수 있다.
그런 다음, S130 단계에서, 비교부(300)는 차동 입력단(+, -)에 인가되는 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호(COMPH, COMPL)를 출력할 수 있다.
이때, S140 단계에서, 보상부(200)는 디지털 출력신호(COMPH, COMPL)에 기초하여, 비교부(200)의 입력 오프셋 전압(VOS)을 보상하는 제1 동작 모드를 수행할 수 있다.
이후, S150 단계에서, 보상부(200)는 상기 제1 동작 모드 이후에, 디지털 출력신호(COMPH, COMPL)에 기초하여 공통모드 전압(VCM)을 보상하는 제2 동작 모드를 순차적으로 수행할 수 있다.
도 9는 도 5의 로직 제어부(210)의 일 실시예에 따른 동작 프로세스이다.
도 5, 도 8 및 도 9를 참조하면, S210 단계에서, 로직 제어부(210)는 제1 입력단(+)과 변환부(100) 사이에 위치한 제2 샘플앤홀드 스위치(S2)와 제2 입력단(-)과 변환부(100) 사이에 위치한 제3 및 제4 샘플앤홀드 스위치(S3, S4)를 스위칭 온 시킬 수 있다.
여기서, 제2 내지 제4 샘플앤홀드 스위치(S1, S3, S4)를 스위칭 온 시키는 동작은 제1 입력단(+)에 공통모드 전압(VCM)을 인가시키고, 제2 입력단(-)에 기준전압(VREFH, VREFL)을 인가시키는 동작에 대응될 수 있다.
이때, 210 단계에서, 로직 제어부(210)는 제2 입력단(-)과 기준전압 생성기(400) 사이에 위치한 제5 및 제6 샘플앤홀드 스위치(S5, S6)와 제1 입력단(+)과 수신 노드(RXIN) 사이에 위치한 제1 샘플앤홀드 스위치(S1)를 스위칭 오프 시킬 수 있다.
그런 다음, S220 단계에서, 로직 제어부(210)는 디지털 출력신호(COMPH, COMPL)에 기초하는 비교기 제어 신호(COMCONT)를 비교부(300)에 출력하여, 입력 오프셋 전압(VOS)을 조절할 수 있다.
이후, S230 단계에서, 디지털 출력신호(COMPH, COMPL)가 반전될 때, 로직 제어부(210)는 제1 입력단(+)과 변환부(100) 사이에 위치한 제2 샘플앤홀드 스위치(S2)와 제2 입력단(-)과 기준전압 생성기(400) 사이에 위치한 제5 및 제6 샘플앤홀드 스위치(S5, S6)를 스위칭 온 시킬 수 있다. 즉, 디지털 출력신호(COMPH, COMPL)가 반전될 때, 로직 제어부(210)는 제1 동작 모드를 완료하고, 변조 모드를 수행할 수 있다.
도 10은 도 5의 로직 제어부(210)의 다른 실시예에 따른 동작 프로세스이다.
도 5, 도 8 및 도 11을 참조하면, S310 단계에서, 로직 제어부(210)는 제1 입력단(+)과 수신 노드(RXIN) 사이에 위치한 제1 샘플앤홀드 스위치(S1)와 제2 입력단(-)과 변환부(100) 사이에 위치한 제3 및 제4 샘플앤홀드 스위치(S3, S4)를 스위칭 온 시킬 수 있다.
여기서, 제1, 제3 및 제4 샘플앤홀드 스위치(S1, S3, S4)를 스위칭 온 시키는 동작은 제1 입력단(+)에 공통모드 전압(VCM)을 인가시키고, 제2 입력단(-)에 공통모드 전압(VCM)을 인가시키는 동작에 대응될 수 있다.
이때, 310 단계에서, 로직 제어부(210)는 제2 입력단(-)과 기준전압 생성기(400) 사이에 위치한 제5 및 제6 샘플앤홀드 스위치(S5, S6)와 제1 입력단(+)과 변환부(100) 사이에 위치한 제2 샘플앤홀드 스위치(S2)를 스위칭 오프 시킬 수 있다.
그런 다음, S320 단계에서, 로직 제어부(210)는 디지털 출력신호(COMPH, COMPL)에 기초하는 TIA 제어 신호(TIACONT)를 변환부(100)에 출력하여, 공통모드 전압(VCM)을 조절할 수 있다.
이후, S330 단계에서, 디지털 출력신호(COMPH, COMPL)가 반전될 때, 로직 제어부(210)는 제1 입력단(+)과 변환부(100) 사이에 위치한 제2 샘플앤홀드 스위치(S2)와 제2 입력단(-)과 기준전압 생성기(400) 사이에 위치한 제5 및 제6 샘플앤홀드 스위치(S5, S6)를 스위칭 온 시킬 수 있다. 즉, 디지털 출력신호(COMPH, COMPL)가 반전될 때, 로직 제어부(210)는 제2 동작 모드를 완료하고, 변조 모드를 재수행할 수 있다.
본 출원은 도면에 도시된 일 실시 예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 본 기술 분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시 예가 가능하다는 점을 이해할 것이다. 따라서, 본 출원의 진정한 기술적 보호 범위는 첨부된 등록청구범위의 기술적 사상에 의해 정해져야 할 것이다.
10: 수신기
20: 송신기
100: 변환부
200: 보상부
300: 비교부

Claims (18)

  1. 다이-코드 신호법 기반의 미들 전압을 공통모드 전압으로 변환하는 변환부;
    상기 미들 전압, 상기 공통모드 전압 및 기준전압 중 적어도 하나의 입력전압을 차동 입력단에 전달하는 보상부; 및
    상기 차동 입력단에 인가된 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호를 출력하는 비교부를 포함하고,
    상기 보상부는,
    상기 디지털 출력신호에 기초하여, 입력 오프셋 전압을 보상하기 위한 제1 동작 모드와 상기 공통모드 전압을 보상하기 위한 제2 동작 모드를 순차적으로 수행하는, 고속 저전력 트랜시버.
  2. 제1항에 있어서,
    상기 제1 동작 모드는 상기 디지털 출력신호가 반전될 때까지, 상기 공통모드 전압을 상기 차동 입력단에 인가시키고 상기 비교부의 입력 오프셋 전압을 조절하는 동작을 의미하는, 고속 저전력 트랜시버.
  3. 제2항에 있어서,
    상기 제2 동작 모드는 상기 디지털 출력신호가 반전될 때까지, 상기 미들 전압과 상기 공통모드 전압을 상기 차동 입력단에 인가시키고 상기 공통모드 전압을 조절하는 동작을 의미하는, 고속 저전력 트랜시버.
  4. 제2항에 있어서,
    상기 보상부는 상기 제1 동작 모드에서, 상기 디지털 출력신호가 1인 경우 상기 입력 오프셋 전압을 감소시키고,
    상기 디지털 출력신호가 0인 경우, 상기 입력 오프셋 전압을 증가시키는, 고속 저전력 트랜시버.
  5. 제3항에 있어서,
    상기 보상부는 상기 제2 동작 모드에서, 상기 디지털 출력신호가 1인 경우 상기 공통모드 전압을 감소시키고,
    상기 디지털 출력신호가 0인 경우, 상기 공통모드 전압을 증가시키는, 고속 저전력 트랜시버.
  6. 제1항에 있어서,
    상기 변환부는 상기 미들 전압을 증폭시키기 위한 트랜스 임피던스 증폭기(Trans-Impendence-Amplifier, TIA)로 구현된, 고속 저전력 트랜시버.
  7. 제1항에 있어서,
    상기 변환부는, 송신기로부터 연결된 채널에 일측이 연결된 출력저항;
    상기 출력저항의 타측을 풀업 스위칭하는 제1 트랜지스터부; 및
    상기 출력저항의 타측을 풀다운 스위칭하는 제2 트랜지스터부를 포함하는, 고속 저전력 트랜시버.
  8. 제1항에 있어서,
    상기 보상부는 비교부와 수신 노드를 스위칭 연결하는 제1 샘플앤홀드 스위치;
    상기 비교부와 상기 변환부를 스위칭 연결하는 제2 내지 제4 샘플앤홀드 스위치; 및
    상기 비교부와 기준전압 생성기를 스위칭 연결하는 제5 및 제6 샘플앤홀드 스위치; 및
    상기 디지털 출력신호에 기초하여, 상기 제1 내지 제6 샘플앤홀드 스위치, 상기 변환부 및 상기 비교부를 제어하는 로직 제어부를 포함하는, 트랜시버.
  9. 제1항에 있어서,
    상기 보상부는 비교부와 수신 노드를 스위칭 연결하는 제1 샘플앤홀드 스위치;
    상기 비교부와 상기 변환부를 스위칭 연결하는 제2 내지 제4 샘플앤홀드 스위치; 및
    상기 비교부와 기준전압 생성기를 스위칭 연결하는 제5 및 제6 샘플앤홀드 스위치; 및
    상기 디지털 출력신호에 기초하여, 상기 제1 내지 제6 샘플앤홀드 스위치와 상기 변환부를 제어하는 로직 제어부를 포함하는, 트랜시버.
  10. 제9항에 있어서,
    상기 로직 제어부는 상기 제1 동작 모드에서, 상기 제2 내지 제4 샘플앤홀드 스위치를 스위칭 온 시키고 상기 제1, 제5 및 제6 샘플앤홀드 스위치를 스위칭 오프 시키는, 트랜시버.
  11. 제9항에 있어서,
    상기 로직 제어부는 상기 제2 동작 모드에서, 상기 제1, 제3 및 제4 샘플앤홀드 스위치를 스위칭 온 시키고, 상기 제2, 제5 및 제6 샘플앤홀드 스위치를 스위칭 오프 시키는, 트랜시버.
  12. 제9항에 있어서,
    상기 로직 제어부는 상기 제1 및 제2 동작 모드에서, 상기 디지털 출력신호가 반전될 때, 상기 제2, 제5 및 제6 샘플앤홀드 스위치를 스위칭 온 시키고, 상기 제1, 제3 및 제4 샘플앤홀드 스위치를 스위칭 오프 시키는, 트랜시버.
  13. 제9항에 있어서,
    상기 로직 제어부는 상기 제1 동작 모드에서, 상기 디지털 출력신호에 기초하는 비교기 제어 신호를 상기 비교부로 출력하고,
    상기 제2 동작 모드에서, 상기 디지털 출력신호에 기초하는 TIA 제어 신호를 상기 변환부로 출력하는, 트랜시버.
  14. 고속 저전력 트랜시버의 보상 방법으로서,
    변환부가 다이-코드 신호법 기반의 미들 전압을 공통모드 전압으로 변환하는 단계;
    보상부가 상기 미들 전압, 상기 공통모드 전압 및 기준전압 중 적어도 하나의 입력전압을 차동 입력단에 전달하는 단계;
    비교부가 상기 차동 입력단에 인가된 상기 적어도 하나의 입력전압에 기초하여, 디지털 출력신호를 출력하는 단계;
    상기 보상부가 상기 디지털 출력신호에 기초하여, 상기 비교부의 입력 오프셋 전압을 보상하는 제1 동작 모드를 수행하는 단계; 및
    상기 보상부가 상기 공통모드 전압을 보상하는 제2 동작 모드를 상기 동작 모드 이후에 순차적으로 수행하는 단계를 포함하는, 고속 저전력 트랜시버의 보상 방법.
  15. 제14항에 있어서,
    상기 제1 동작 모드를 수행하는 단계는 로직 제어부가 상기 차동 입력단의 제1 입력단과 상기 변환부 사이에 위치한 제2 샘플앤홀드 스위치와 상기 차동 입력단의 제2 입력단과 상기 변환부 사이에 위치한 제3 및 제4 샘플앤홀드 스위치를 스위칭 온 시키는 단계;
    로직 제어부가 상기 디지털 출력신호에 기초하는 비교기 제어 신호를 상기 비교부에 출력하여, 상기 입력 오프셋 전압을 조절하는 단계; 및
    상기 디지털 출력신호가 반전될 때, 로직 제어부가 상기 제1 입력단과 상기 변환부 사이에 위치한 제2 샘플앤홀드 스위치와 상기 제2 입력단과 기준전압 생성기 사이에 위치한 제5 및 제6 샘플앤홀드 스위치를 스위칭 온 시키는 단계를 포함하는, 고속 저전력 트랜시버의 보상 방법.
  16. 제15항에 있어서,
    상기 제2 내지 제4 샘플앤홀드 스위치를 스위칭 온 시키는 단계는 상기 제1 입력단에 상기 공통모드 전압을 인가시키고, 상기 제2 입력단에 상기 공통모드 전압을 인가시키는 동작에 대응되는, 고속 저전력 트랜시버의 보상 방법.
  17. 제14항에 있어서,
    상기 제2 동작 모드를 수행하는 단계는, 로직 제어부가 상기 차동 입력단의 제1 입력단과 수신 노드 사이에 위치한 제1 샘플앤홀드 스위치와 상기 차동 입력단의 제2 입력단과 상기 변환부 사이에 위치한 제3 및 제4 샘플앤홀드 스위치를 스위칭 온 시키는 단계;
    상기 로직 제어부가 상기 디지털 출력신호에 기초하는 TIA 제어 신호를 상기 변환부에 출력하여, 상기 공통모드 전압을 조절하는 단계;
    상기 디지털 출력신호가 반전될 때, 상기 로직 제어부가 상기 제1 입력단과 상기 변환부 사이에 위치한 제2 샘플앤홀드 스위치와 상기 제2 입력단(-)과 기준전압 생성기 사이에 위치한 제5 및 제6 샘플앤홀드 스위치를 스위칭 온 시키는 단계를 포함하는, 고속 저전력 트랜시버의 보상 방법.
  18. 제17항에 있어서,
    상기 제1, 제3 및 제4 샘플앤홀드 스위치를 스위칭 온 시키는 단계는 상기 제1 입력단에 상기 미들 전압을 인가시키고, 상기 제2 입력단에 상기 공통모드 전압을 인가시키는 동작에 대응되는, 고속 저전력 트랜시버의 보상 방법.


KR1020200165886A 2020-12-01 2020-12-01 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법 KR102478261B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020200165886A KR102478261B1 (ko) 2020-12-01 2020-12-01 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020200165886A KR102478261B1 (ko) 2020-12-01 2020-12-01 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법

Publications (2)

Publication Number Publication Date
KR20220076915A KR20220076915A (ko) 2022-06-08
KR102478261B1 true KR102478261B1 (ko) 2022-12-15

Family

ID=81981844

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020200165886A KR102478261B1 (ko) 2020-12-01 2020-12-01 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법

Country Status (1)

Country Link
KR (1) KR102478261B1 (ko)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160112081A1 (en) 2014-10-21 2016-04-21 Maxlinear, Inc. Phase noise suppression
US20160112087A1 (en) 2013-11-22 2016-04-21 Airoha Technology Corp. Method for compensating a power amplification unit of a wireless rf module
US20190013796A1 (en) 2013-12-31 2019-01-10 Ethertronics, Inc. Tunable Filter for RF Circuits

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102257344B1 (ko) * 2014-09-29 2021-05-27 삼성전자주식회사 무선 통신 시스템에서 전력 증폭기의 비선형적 특성을 개선하기 위한 장치 및 방법

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20160112087A1 (en) 2013-11-22 2016-04-21 Airoha Technology Corp. Method for compensating a power amplification unit of a wireless rf module
US20190013796A1 (en) 2013-12-31 2019-01-10 Ethertronics, Inc. Tunable Filter for RF Circuits
US20160112081A1 (en) 2014-10-21 2016-04-21 Maxlinear, Inc. Phase noise suppression
US20190158135A1 (en) 2014-10-21 2019-05-23 Maxlinear, Inc. Phase noise suppression

Also Published As

Publication number Publication date
KR20220076915A (ko) 2022-06-08

Similar Documents

Publication Publication Date Title
US7795919B2 (en) Transmitter driver circuit in high-speed serial communications system
KR101965788B1 (ko) 단일 종단형 구성가능한 다중 모드 드라이버
EP0935345A2 (en) Differential switching circuitry
US9250696B2 (en) Apparatus for reference voltage generating circuit
US20140104088A1 (en) Differential switch drive circuit and current steering digital-to-analog converter
EP1326342B1 (en) Level shift circuit for transmitting signal from leading edge to trailing edge of input signal
US20120049897A1 (en) Output buffer circuit and semiconductor device
US20110019760A1 (en) Methods and Systems for Reducing Supply and Termination Noise
EP1417759B1 (en) Differential line receiver
US20090091358A1 (en) Compensated output buffer for improving slew control rate
US9001902B2 (en) Transmission system
US20060125670A1 (en) Current cell and digital-to-analog converter using the same
KR102478261B1 (ko) 다이코드 신호법을 이용하는 고속 저전력용 트랜시버 및 그 보상 방법
US8334710B2 (en) Level conversion circuit
JP5400894B2 (ja) Ｃｍｌ信号の論理ファミリ間の変換を行うシステムおよび方法
US20080136465A1 (en) Semiconductor integrated circuit
US7486103B2 (en) Switching system capable of reducing noise of output signal
US6310569B1 (en) Skewless differential switching scheme for current-mode digital-to-analog converters
US8648628B2 (en) Differential output buffer
JP2016072719A (ja) 送信回路および半導体集積回路
US8514119B2 (en) High-speed voltage-level converter using capacitor
CN110896338B (zh) 时钟传输模块与网络传输方法
US9000964B2 (en) Circuit and method for signal conversion
KR20100133610A (ko) 전압 레벨 시프터
US10897252B1 (en) Methods and apparatus for an auxiliary channel

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant