JP2006060227A - 集積炭素ナノチューブセンサ - Google Patents

集積炭素ナノチューブセンサ Download PDF

Info

Publication number
JP2006060227A
JP2006060227A JP2005238138A JP2005238138A JP2006060227A JP 2006060227 A JP2006060227 A JP 2006060227A JP 2005238138 A JP2005238138 A JP 2005238138A JP 2005238138 A JP2005238138 A JP 2005238138A JP 2006060227 A JP2006060227 A JP 2006060227A
Authority
JP
Japan
Prior art keywords
integrated circuit
cnt fet
cnt
strain
gate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2005238138A
Other languages
English (en)
Other versions
JP4806231B2 (ja
Inventor
C Heiky Mark
マーク・シー・ヘイキー
Mark E Masters
マーク・イー・マスターズ
Leah M P Pastel
リー・エム・ピー・パステル
David P Vallett
デビッド・ピー・バレット
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
International Business Machines Corp
Original Assignee
International Business Machines Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by International Business Machines Corp filed Critical International Business Machines Corp
Publication of JP2006060227A publication Critical patent/JP2006060227A/ja
Application granted granted Critical
Publication of JP4806231B2 publication Critical patent/JP4806231B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2884—Testing of integrated circuits [IC] using dedicated test connectors, test elements or test circuits on the IC under test
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having a potential-jump barrier or a surface barrier
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K19/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00
    • H10K19/20—Integrated devices, or assemblies of multiple devices, comprising at least one organic element specially adapted for rectifying, amplifying, oscillating or switching, covered by group H10K10/00 comprising components having an active region that includes an inorganic semiconductor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K85/00—Organic materials used in the body or electrodes of devices covered by this subclass
    • H10K85/20—Carbon compounds, e.g. carbon nanotubes or fullerenes
    • H10K85/221—Carbon nanotubes
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/755—Nanosheet or quantum barrier/well, i.e. layer structure having one dimension or thickness of 100 nm or less
    • Y10S977/761—Superlattice with well or barrier thickness adapted for increasing the reflection, transmission, or filtering of carriers having energies above the bulk-form conduction or valence band energy level of the well or barrier, i.e. well or barrier with n-integer-λ-carrier-/4 thickness
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S977/00—Nanotechnology
    • Y10S977/70—Nanostructure
    • Y10S977/762—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less
    • Y10S977/765—Nanowire or quantum wire, i.e. axially elongated structure having two dimensions of 100 nm or less with specified cross-sectional profile, e.g. belt-shaped

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Nanotechnology (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Mathematical Physics (AREA)
  • General Engineering & Computer Science (AREA)
  • Materials Engineering (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Thin Film Transistor (AREA)
  • Carbon And Carbon Compounds (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)

Abstract

【課題】 動作中の集積回路の動作を監視するための新規な構造及び方法を提供する。
【解決手段】 第１トランジスタと、第１トランジスタに近接し、第１トランジスタより小さい寸法の埋め込み炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）とを備える集積回路についての方法及び構造である。ＣＮＴ ＦＥＴは、第１トランジスタからの、温度、電圧、電流、電界及び磁界信号のいずれかを含む信号を感知するのに用いられる。さらに、ＣＮＴ ＦＥＴは、集積回路における、機械的応力及び歪み並びに熱的応力及び歪みのいずれかを含む応力及び歪みを計測するのに用いられる。さらに、ＣＮＴ ＦＥＴは、集積回路内の欠陥回路を検出するのに用いられる。
【選択図】 図１

Description

本発明の実施形態は、一般に、集積回路技術に関し、より詳細には、集積回路チップの動作パラメータを評価するためのデバイス及び技術に関する。
集積回路産業においては、制御、試験及び／又は診断目的のための集積回路の動作を監視することが必須である。従来、信号は、電気的読み出し（例えば、診断回路、ラッチ、走査チェーン及び関連構造）を用いて内部的に、又は物理的センサ（例えば、電荷結合デバイス（ＣＣＤ）検出器、熱イメージャ、及び磁界センサ）を用いて遠隔的に、のいずれかで生成される。残念なことに、電気的読み出し回路は、通常は、貴重なチップ領域を占領し、チップ上の重要な回路に性能低下又は負荷をもたらし、問題の出所を明確にピンポイントで突き止めることができない。
さらに、チップの前面からの物理的センサを用いる遠隔感知は、典型的には、金属配線及び表面相互接続部又は入力／出力（Ｉ／Ｏ）デバイスによって遮断される。背面からは、信号は、シリコン基板によって極度に弱められ、前面からと同様に金属配線によって遮断される傾向がある。さらに、遠隔センサはまた、通常、空間分解能に関して乏しく、最も良好な場合でも、およそ１ミクロンのオーダーとなることが示され、それは最小集積回路フィーチャより既に１０倍大きい。
米国特許公開２００３／０２１８２２４Ａ１ 米国特許公開２００１／００２３９８６Ａ１
したがって、増強された分解能品質をさらに与え、ウェハレベルで又はパッケージされた部品上で動作可能であり、大きなチップ領域を占領せず、回路及び／又はデバイス性能に悪影響を及ぼさない、動作中の集積回路の動作を監視するための新規な構造及び方法への必要性が残っている。
上記のことを考慮して、本発明の実施形態は、監視されるべきデバイスと、該監視されるべきデバイスの近傍の炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）とを備える集積回路を提供する。ＣＮＴ ＦＥＴは、第１トランジスタからの、温度、電圧、電流、電界及び磁界信号のいずれかを含む信号を感知するのに用いられる。さらに、ＣＮＴ ＦＥＴは、集積回路における、機械的応力及び歪み並びに熱的応力及び歪みのいずれかを含む応力及び歪みを計測するのに用いられる。さらに、ＣＮＴ ＦＥＴは、集積回路内の欠陥回路を検出するのに用いられる。本発明の実施形態によれば、監視されるべきデバイスは、金属酸化物半導体構成に構成されたトランジスタを含む。さらに、本発明の実施形態によれば、監視されるべきデバイスは、ゲート、ソース領域、ドレイン領域、並びにソース領域及びドレイン領域の各々からゲートを分離するゲート絶縁体層を含む。さらに、ＣＮＴ ＦＥＴは、ＣＮＴ ＦＥＴゲート、ＣＮＴ ＦＥＴソース領域、ＣＮＴ ＦＥＴドレイン領域、並びにＣＮＴ ＦＥＴソース領域とＣＮＴ ＦＥＴドレイン領域を分離する炭素ナノチューブを含む。代替的な実施形態によれば、監視されるべきデバイスのゲート及びＣＮＴ ＦＥＴゲートは、共用構造を備える。別の実施形態によれば、監視されるべきデバイスのソース領域及びＣＮＴ ＦＥＴソース領域は、共用構造を備える。また、監視されるべきデバイスは、電界効果トランジスタ、ダイオード、配線、ビア、抵抗、インダクタ、及びキャパシタのいずれかを含む。
本発明の別の態様は、主トランジスタと、主トランジスタから離間された、主トランジスタからの温度、電圧、電流、電界及び磁界信号のいずれかを含む信号を感知する埋め込みＣＮＴ ＦＥＴとを備える集積回路を提供する。さらに、ＣＮＴ ＦＥＴは、集積回路における、機械的応力及び歪み、並びに熱的応力及び歪みのいずれかを含む応力及び歪みを計測するのに用いられる。さらに、ＣＮＴ ＦＥＴは、集積回路内の欠陥回路を検出するのに用いられる。本発明の実施形態によれば、主トランジスタは、金属酸化物半導体構成を含む。本発明の一実施形態においては、主トランジスタは、ゲート、ソース領域、ドレイン領域、並びにソース領域及びドレイン領域の各々からゲートを分離するゲート絶縁体層を含む。さらに、ＣＮＴ ＦＥＴは、ＣＮＴ ＦＥＴゲート、ＣＮＴ ＦＥＴソース領域、ＣＮＴ ＦＥＴドレイン領域、並びにＣＮＴ ＦＥＴソース領域とＣＮＴ ＦＥＴドレイン領域を分離する炭素ナノチューブを含む。代替的な実施形態によれば、主トランジスタのゲート及びＣＮＴ ＦＥＴゲートは、共用構造を備える。別の実施形態によれば、主トランジスタのソース領域及びＣＮＴ ＦＥＴソース領域は、共用構造を備える。また、主トランジスタは、電界効果トランジスタ、ダイオード、配線、ビア、抵抗、インダクタ、及びキャパシタのいずれかを含む。
本発明の別の態様は、集積回路の動作パラメータを評価する方法であって、集積回路に主トランジスタを形成するステップと、集積回路にＣＮＴ ＦＥＴを埋め込むステップと、主トランジスタを動作させるステップと、温度、電圧、電流、電界及び磁界信号のいずれかを含む主トランジスタの信号をＣＮＴ ＦＥＴを用いて検出するステップとを含む方法を提供する。この方法はさらに、集積回路における、機械的応力及び歪み並びに熱的応力及び歪みのいずれかを含む応力及び歪みを、ＣＮＴ ＦＥＴを用いて計測することを含む。さらに、この方法は、ＣＮＴ ＦＥＴを用いて集積回路内の欠陥回路を検出することを含む。さらに、形成するステップは、主トランジスタを、電界効果トランジスタ、ダイオード、配線、ビア、抵抗、インダクタ、及びキャパシタ構成のいずれかに構成することを含む。
本発明の実施形態によれば、ＣＮＴ ＦＥＴは、増強された分解能品質を有し、ウェハレベルで又はパッケージされた部品上で動作可能とすることができ、大きなチップ領域を占領しないようにするのに十分なだけ小さく構成され、回路及び／又はデバイス性能に悪影響を及ぼさないように構成される。本発明の実施形態は、マイクロプロセッサ、特定用途向け集積回路、ＳＲＡＭ構成、メモリセルアレイ、マクロ、コア、及び回路素子の特定の欠陥又は特定の特徴付けを検出するための公知の物理的設計を有するディジタル又はアナログ回路素子に組み入れることができる。例えば、本発明の実施形態は、電力使用分析、熱特性、ＩＤＤ（電源電流）、クリティカル・パス分析、並びに他のオンチップ試験及びデバイス性能に影響するパラメータの診断のために用いることができる。
本発明の実施形態における、これらの及び他の態様は、以下の詳細な説明と添付の図面とを併せて考察するときに、良く認識され、理解されることになるであろう。しかしながら、本発明の好ましい実施形態及びその多くの詳細を示す以下の詳細な説明は、単なる説明のために与えられるのであって、限定するためではないことを理解されたい。本発明の精神から逸脱することなく、本発明の実施形態の範囲内で多くの変更及び修正を行うことができ、本発明の実施形態は、そうした修正の全てを含む。
本発明の実施形態は、図面に関連する以下の詳細な説明から良く理解されることになるであろう。
本発明の実施形態及びその種々の特徴及び利点となる詳細は、添付の図面に示され、以下の説明に詳述された、限定する意味ではない実施形態に関連して、より十分に説明される。図面に示された特徴は、必ずしも一定の縮尺で描かれたものではないことに注意されたい。周知のコンポーネント及び処理技術の詳細は、本発明の実施形態を必要以上に不明瞭にしないようにするために省略されている。ここで用いられた例は、単に、本発明の実施形態を実施する方法の理解を容易にすることと、さらに当業者が本発明の実施形態を実施できるようにすることを意図されている。したがって、これらの例は、本発明の実施形態の範囲を制限すると解釈されるべきではない。
前述のように、動作中の集積回路の動作を監視するための新規な構造及び方法への必要性が残っている。本発明の実施形態は、相補型金属酸化物半導体（ＣＭＯＳ）集積回路に診断センサとして埋め込むことができる炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）を提供することによって、この必要性を満たすものである。ここで図面を、より詳細には図１から図８を参照すると、本発明の好ましい実施形態が示されている。図１から図７まで、及びそれらの説明は、個々のＣＭＯＳ又はＣＮＴデバイスを示している。しかしながら、理解を容易にするために、図１から図７の各々においては、ただ１つのトランジスタが示されている。さらに、当業者は、図１から図７に示されたデバイスをより完全な集積回路構成に拡張する手法を容易に理解するであろう。
図１は、ＣＮＴ ＦＥＴがＣＭＯＳデバイスにセンサとして集積されている本発明の第１の実施形態を示す。集積回路５ａの部分は、シリコンウェハ１０に埋め込まれたソース２４及びドレイン２２拡散領域を有するシリコンウェハ１０を含む。次に、ソース２４及びドレイン２２領域の間の部分を含むシリコンウェハ１０上に、ゲート絶縁体層２５、例えば酸窒化物が成長させられる。その後、ゲート絶縁体層２５上にゲート３０が構成される。次に、コンタクト及びビア／金属相互接続部構造４５が、ゲート３０に接続される。さらに、コンタクト及びビア／金属相互接続部構造４６が、ドレイン２２に接続される。第１の層間誘電体層３５が、ゲート３０上に、かつゲート絶縁体層２５及び隆起したソース２４及びドレイン２２領域の側部に隣接して形成される。さらに、ゲート３０の周りにスペーサ１５が形成される。
次に、特許文献１及び特許文献２に記載されるような従来技術のいずれかを用いてＣＮＴ ＦＥＴセンサデバイスが形成され、このＣＮＴ ＦＥＴセンサデバイスは、ソース５４及びドレイン５２領域を備え、それらの間にナノチューブ５５が配置され、ＣＮＴ ＦＥＴのソース５４／ドレイン５２／ナノチューブ５５部分の近傍にゲート５０が位置する。したがって、対応する垂直ＣＮＴ ＦＥＴゲート５０は、成長したＣＮＴチャネルに近接して配置される。ゲート５０は、既存の金属フィル形状からなるものとすることができる。ＣＮＴ ＦＥＴは、そのチャネル電流の変化が局所的な温度、電圧、電流、電界及び磁界勾配にのみ起因するように、固定バイアスに保たれる。
第１の層間誘電体層３５の上に第２の層間誘電体層４０が形成され、ＣＮＴ ＦＥＴソース５４、ドレイン５２、ゲート５０及びナノチューブ５５を囲む。図面は、ＣＮＴ ＦＥＴのほぼ垂直なソース５４／ドレイン５２／ゲート５０／ナノチューブ５５部分を示すが、水平構成を含むいかなる構成も組み入れられることを、当業者は容易に認識するであろう。
図２はさらに、ＣＭＯＳ ＦＥＴデバイス７５がゲート３０、ソース２４及びドレイン２２を備える集積回路５ａを示す。同様に、ＣＮＴ ＦＥＴデバイス７０は、ゲート５０、ソース５４、ドレイン５２、並びにソース５４及びドレイン５２の間のナノチューブ５５を備える。図１及び図２に示されるように、ＣＮＴ ＦＥＴデバイス７０は、それらの間に電気的接続部をもたないＣＭＯＳデバイス７５への寄生デバイスとして構成される。図３は、図２のＣＮＴ ＦＥＴデバイス７０をより物理的に詳細に示す。
図４及び図５は、第１の実施形態と同様に具体化された本発明の第２の実施形態を示すもので、したがって、図１〜図２及び図４〜図５における同じ参照番号は、それらの概略図における同じコンポーネントに対応する。第１の実施形態と第２の実施形態との違いは、第２の実施形態の集積回路５ｂが、ＣＭＯＳデバイス７５とＣＮＴ ＦＥＴデバイス７０のための共用ゲート６０を含むことである。
図６及び図７は、第１及び第２の実施形態と同様に具体化された本発明の第３の実施形態を示し、したがって、図１及び図２、図４及び図５、並びに図６及び図７における同じ参照番号は、それらの概略図における同じコンポーネントに対応する。第３の実施形態によって与えられる違いは、第３の実施形態の集積回路５ｃが、ＣＭＯＳデバイス７５とＣＮＴ ＦＥＴデバイス７０のための共用ゲート６０及び共用ソース６５を含むことである。したがって、こうしたＣＮＴ ＦＥＴデバイス７０は、既存のＣＭＯＳ信号パス又はゲートスタックに近接して配置して、同じゲート電界ソースを共用することができ、それにより「フォロア・デバイス（ｆｏｌｌｏｗｅｒ ｄｅｖｉｃｅ）」として働き、既存のＣＭＯＳデバイス７５を動作させる信号をフォロアＣＮＴ ＦＥＴデバイス７０によって監視することができる。さらに、ＣＮＴ ＦＥＴ７０デバイス７０は、そのソース６５をＣＭＯＳデバイスソース６５と共用し、そのゲート６０をＣＭＯＳデバイスゲート６０と共用するので、既存のＣＭＯＳ信号及びゲート電圧は、ＣＮＴ ＦＥＴ７０によって監視される。したがって、ＣＭＯＳデバイスゲート６０における電圧は、ＣＭＯＳデバイス７５とＣＮＴ ＦＥＴデバイス７０との両方における電界に同時に影響し、それによりＣＮＴ ＦＥＴデバイス７０における電界は、ＣＮＴ ＦＥＴデバイス７０のドレイン５２上に現れる信号に正比例する。
本発明のこの実施形態によれば、ＣＮＴ ＦＥＴデバイス７０は、ＣＭＯＳデバイス７５についての温度、電圧、電流、電界及び磁界センサとして働き、ＣＭＯＳデバイス７５における局所的なそれぞれの変化度（ｇｒａｄｉｅｎｔ）が、ＣＮＴ ＦＥＴデバイス７０によって感知される。同様に、ＣＮＴ ＦＥＴデバイス７０は、ＣＭＯＳデバイス７５のための応力及び歪みセンサとして働き、ＣＭＯＳデバイス７５に存在する応力及び歪みが、ＣＮＴ ＦＥＴデバイス７０によって感知される。さらに、２つの層間誘電体層３５、４０が示されているが、より少ない又はより多い数の層間誘電体及び対応する金属配線層を、層間誘電体及び対応する金属配線層のいずれかに形成されたＣＮＴ ＦＥＴデバイスと共にどのようにして用いるかを、当業者は容易に理解するであろう。
集積回路５ａ、５ｂ、５ｃ上の重要なフィーチャより数倍小さいＣＮＴ ＦＥＴデバイス７０を集積回路５ａ、５ｂ、５ｃに埋め込むことによって、温度、電圧、電流、電界及び磁界信号といった鍵となる動作パラメータの局所的な計測が、最小限のチップ面積要求で、及び電気回路の劣化又はローディングなしで、可能とされる。ＣＮＴ ＦＥＴデバイス７０が、その比較的小さいサイズ、高い感度、及びシリコンＣＭＯＳ集積回路フィルム及びプロセスとの材料適合性のために、センサとして用いられることが好ましい。前述のように、ＣＮＴ ＦＥＴセンサ７０は、集積回路の動作中に、電界、温度、磁界及び関連する関心ある特性の局所的変化を検出するために、公知の方法を用いてＣＭＯＳプロセスに埋め込むことができ、集積回路チップ５ａ、５ｂ、５ｃの正常に機能する回路及び領域と欠陥回路及び領域との両方に関する情報を与えるのを容易にする。さらに、ＣＮＴ ＦＥＴセンサ７０は、既存の公知の方法及び回路を用いて、オンチップ及び／又はオフチップ回路に配線され、インターフェースされる。
本発明のこの実施形態によれば、ＣＮＴ ＦＥＴデバイス７０は、炭素ナノチューブ５５の導電特性が、電界の存在によって制御され、さらに温度、磁界、応力及び歪みに依存する、電界変調デバイスである。したがって、ＣＮＴ ＦＥＴ７０は、監視されるデバイス７５の十分近くに位置し、ＣＮＴ ＦＥＴ７０を通過する信号は、隣接するデバイス又はトランジスタ７５によってもたらされる大きな電界、磁界、並びに、温度、応力、歪みの変化によって影響されることになる。さらに、代替的な実施形態においては、ＣＮＴ ＦＥＴ７０は、監視されるデバイス７５から十分に遠ざけて配置され、ＣＮＴ ＦＥＴ７０は、監視されるデバイス７５の動作に影響を及ぼさない。監視されるデバイス７５に対するＣＮＴ ＦＥＴ７０の正確な位置決めは、設計に応じて変更されることになり、そしてまた、監視されるデバイス７５のより近くにＣＮＴ ＦＥＴ７０が配置されると、監視されるデバイスによってもたらされる電界、応力等がＣＮＴ ＦＥＴ７０を通過する信号に影響を及ぼす可能性が高まるという点で、隣接するデバイス７５がどれくらい近くで監視される必要があるかに応じて変更されることになる。電界、温度、磁界、応力及び歪みは、近傍のＣＭＯＳデバイス７５の正常な動作によって影響されるだけでなく、近くの回路内の種々の欠陥によっても影響される。したがって、ＣＮＴ ＦＥＴ７０をしかるべき計測・増幅回路に接続することにより、こうした条件の発生を示す信号が与えられる。
図８（図１から図７までに示された実施形態及びコンポーネントに係る）は、集積回路５ａ、５ｂ、５ｃの動作パラメータを評価する方法であって、主トランジスタ７５を集積回路５ａ、５ｂ、５ｃに形成すること（１０２）と、ＣＮＴ ＦＥＴ７０を集積回路５ａ、５ｂ、５ｃに埋め込むこと（１０４）と、主トランジスタ７５を動作させること（１０６）と、温度、電圧、電流、電界及び磁界信号のいずれかを含む主トランジスタ７５の信号をＣＮＴ ＦＥＴ７０を用いて検出すること（１０７）とを含む方法を示す。この方法はさらに、集積回路５ａ、５ｂ、５ｃにおける、機械的応力及び歪み並びに熱的応力及び歪みのいずれかを含む応力及び歪みを、ＣＮＴ ＦＥＴ７０を用いて計測すること（１０９）を含む。さらに、この方法は、ＣＮＴ ＦＥＴ７０を用いて集積回路５ａ、５ｂ、５ｃ内の欠陥回路を検出すること（１１１）を含む。さらに、形成するステップ（１０２）は、主トランジスタ７５を、電界効果トランジスタ、ダイオード、配線、ビア、抵抗、インダクタ、及びキャパシタ構成のいずれかに構成することを含む。
ＣＮＴ ＦＥＴ７０は、電力管理システムの一部のセンサとして用いることができる。特に、ＣＮＴ ＦＥＴ７０は、集積回路チップ５ａ、５ｂ、５ｃにおける領域がその領域への付加的な電力パス／接続部を要求するときを判断するのに用いることができる。さらに、ＣＮＴ ＦＥＴ７０は、集積回路チップ５ａ、５ｂ、５ｃにおける領域がその領域への電力パス／接続部の減少を要求するかどうかを判断するのに用いることができる。さらに、ＣＮＴ ＦＥＴ７０は、集積回路チップ５ａ、５ｂ、５ｃ内の電力分布における電流／電圧を計測し、待機／スリープ回路をリフレッシュする必要性が生じたときを判断するのに用いることができる。
応力／歪みがデバイス性能に影響を及ぼす限り、並びにデバイス機能に影響を及ぼす変位をもたらす限り、主ＦＥＴ７５と組み合わされたＣＮＴ ＦＥＴ７０は、デバイス劣化及び／又は故障をもたらすことになる上昇した応力／歪みレベルに曝された集積回路５ａ、５ｂ、５ｃ内の領域の検出を与える。
一般に、本発明は、第１（又は主）トランジスタ７５と、該第１（又は主）トランジスタ７５に近接し（又は別の方法として離間され）、第１（又は主）トランジスタ７５より小さい寸法の埋め込み炭素ナノチューブ電界効果トランジスタ７０とを備える集積回路５ａ、５ｂ、５ｃを提供する。ＣＮＴ ＦＥＴ７０は、第１（又は主）トランジスタ７５からの、温度、電圧、電流、電界及び磁界信号のいずれかを含む信号を感知するようになっている。さらに、ＣＮＴ ＦＥＴ７０は、集積回路５ａ、５ｂ、５ｃにおける、機械的応力及び歪み並びに熱的応力及び歪みのいずれかを含む応力及び歪みを計測するようになっている。
さらに、ＣＮＴ ＦＥＴ７０は、集積回路５ａ、５ｂ、５ｃ内の欠陥回路を検出するようになっている。一実施形態によれば、第１（又は主）トランジスタ７５は、金属酸化物半導体構成を含む。さらに、第１（又は主）トランジスタ７５は、ゲート３０、ソース領域２４、ドレイン領域２２、並びにソース領域２４及びドレイン領域２２の各々からゲート３０を分離するゲート酸化物層２５を含む。さらに、ＣＮＴ ＦＥＴ７０は、ＣＮＴ ＦＥＴゲート５０、ＣＮＴ ＦＥＴソース領域５４、ＣＮＴ ＦＥＴドレイン領域５２、並びにＣＮＴ ＦＥＴソース領域５４とＣＮＴ ＦＥＴドレイン領域５２を分離する炭素ナノチューブ５５を含む。一実施形態によれば、第１（又は主）トランジスタ３０のゲート及びＣＮＴ ＦＥＴゲート５０は、共用（同じ）構造６０を備える。別の実施形態によれば、第１（又は主）トランジスタ２４のソース領域及びＣＮＴ ＦＥＴソース領域５４は、共用（同じ）構造６５を備える。
本発明の実施形態は、マイクロプロセッサ、特定用途向け集積回路、ＳＲＡＭ構成、メモリセルアレイ、マクロ、コア、及び回路素子の特定の欠陥又は特定の特徴付けを検出するための公知の物理的設計を有するディジタル又はアナログ回路素子に埋め込むことができる。例えば、本発明の実施形態は、電力使用分析、熱特性、ＩＤＤ、クリティカル・パス分析、並びに他のオンチップ試験及びデバイス性能に影響するパラメータの診断のために用いることができる。
本発明の実施形態によれば、ＣＮＴ ＦＥＴ７０は、該ＣＮＴ ＦＥＴ７０自体の寸法が、それが組み込まれるＣＭＯＳデバイス７５より実質的に小さいことから、増強された分解能品質を有し、ＣＮＴ ＦＥＴ７０サイズのオーダーの空間的分解能をもってＣＮＴ ＦＥＴ７０の特定の位置に問題を局限化させることができる。さらに、ＣＮＴ ＦＥＴ７０は、それが組み込まれるウェハレベルで又はパッケージされた部品上で動作可能とすることができ、元のＣＭＯＳ集積回路５ａ、５ｂ、５ｃに存在する回路を使用する。さらに、ＣＮＴ ＦＥＴ７０は、ＣＭＯＳデバイス７５のトランジスタ及び相互接続導体に比べて炭素ナノチューブ技術によって得られるＦＥＴの直径が実質的に小さいために、大きなチップ面積を占領しないようにするのに十分なだけ小さく構成される。さらに、ＣＮＴ ＦＥＴ７０は、監視されているデバイス及び回路に、温度、電界、磁界、応力又は歪みによって受動的にのみ結合されるので、ＣＮＴ ＦＥＴ７０は、回路及び／又はデバイス性能に悪影響を及ぼさないように構成される。
特定の実施形態についての上記の詳細な説明は、本発明の一般的性質を十分に明らかにするものであり、他者は、現在の知識を適用することによって、一般的概念から逸脱することなく、こうした特定の実施形態を容易に修正し、及び／又は、種々の用途に適応させることができ、したがって、こうした適応及び修正は、開示された実施形態の均等物の意味及び範囲内に包含されることが意図されている。例えば、図面及び説明は、電界効果トランジスタにおける第１（又は主）トランジスタを示すが、本発明の実施形態は、この限りではないが、ダイオード、配線、ビア、抵抗、インデューサ、及びキャパシタ構成を含む他のトランジスタ及び回路構成に等しく適用可能である。ここで用いられる表現又は用語は、説明を目的とするものであって、限定することを目的とするものではない。したがって、本発明の実施形態は、好ましい実施形態に関連して説明されたが、当業者であれば、特許請求の範囲の請求項の精神及び範囲内の修正を加えた本発明の実施形態を実施できることを認識するであろう。
本発明の第１の実施形態に係る集積炭素ナノチューブセンサデバイスを有する集積回路の一部の断面図である。 図１のデバイスの回路図である。 本発明の実施形態と併せて用いられる炭素ナノチューブトランジスタデバイスの回路図である。 本発明の第２の実施形態に係る集積炭素ナノチューブセンサデバイスの断面図である。 図４のデバイスの回路図である。 本発明の第３の実施形態に係る集積炭素ナノチューブセンサデバイスの断面図である。 図６のデバイスの回路図である。 本発明の実施形態の好ましい方法を示す流れ図である。
符号の説明
５ａ：集積回路
１０：ウェハ
１５：スペーサ
２２：ドレイン
２４：ソース
２５：ゲート絶縁体層
３０：ゲート
３５：第１の層間誘電体層
４０：第２の層間誘電体層
４５：コンタクト及びビア／金属相互接続部構造
４６：コンタクト及びビア／金属相互接続部構造
５０：ＣＮＴ ＦＥＴゲート
５２：ＣＮＴ ＦＥＴドレイン
５４：ＣＮＴ ＦＥＴソース
５５：ナノチューブ

Claims (18)

  1. 監視されるべきデバイスと、
    前記監視されるべきデバイスの近傍の炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）と、
    を備える集積回路。
  2. 前記ＣＮＴ ＦＥＴが、前記監視されるべきデバイスからの、温度、電圧、電流、電界及び磁界信号のいずれかを含む信号を感知する、請求項１に記載の集積回路。
  3. 前記ＣＮＴ ＦＥＴが、前記集積回路における、機械的応力及び歪み、並びに熱的応力及び歪みのいずれかを含む応力及び歪みを計測する、請求項１に記載の集積回路。
  4. 前記ＣＮＴ ＦＥＴが、前記集積回路内の欠陥回路を検出する、請求項１に記載の集積回路。
  5. 前記監視されるべきデバイスが、金属酸化物半導体構成に構成されたトランジスタを含む、請求項１に記載の集積回路。
  6. 前記監視されるべきデバイスが、
    ゲートと、
    ソース領域と、
    ドレイン領域と、
    前記ソース領域及び前記ドレイン領域の各々から前記ゲートを分離するゲート絶縁体層と、
    を含む、請求項１に記載の集積回路。
  7. 前記ＣＮＴ ＦＥＴが、
    ＣＮＴ ＦＥＴゲートと、
    ＣＮＴ ＦＥＴソース領域と、
    ＣＮＴ ＦＥＴドレイン領域と、
    前記ＣＮＴ ＦＥＴソース領域と前記ＣＮＴ ＦＥＴドレイン領域とを分離する炭素ナノチューブを含む、請求項６に記載の集積回路。
  8. 前記監視されるべきデバイスのゲート及び前記ＣＮＴ ＦＥＴゲートが、共用構造を備える、請求項７に記載の集積回路。
  9. 前記監視されるべきデバイスのソース領域及び前記ＣＮＴ ＦＥＴソース領域が、共用構造を備える、請求項７に記載の集積回路。
  10. 前記監視されるべきデバイスが、電界効果トランジスタ、ダイオード、配線、ビア、抵抗、インダクタ、及びキャパシタのいずれかを含む、請求項１に記載の集積回路。
  11. 主トランジスタと、
    前記主トランジスタから離間された埋め込み炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）であって、前記主トランジスタからの信号を感知するＣＮＴ ＦＥＴと、
    を備える集積回路。
  12. 前記信号が、温度、電圧、電流、電界及び磁界信号のいずれかを含む、請求項１１に記載の集積回路。
  13. 前記ＣＮＴ ＦＥＴが、前記集積回路における、機械的応力及び歪み、並びに熱的応力及び歪みのいずれかを含む応力及び歪みを計測する、請求項１１に記載の集積回路。
  14. 前記ＣＮＴ ＦＥＴが、前記集積回路内の欠陥回路を検出する、請求項１１に記載の集積回路。
  15. 集積回路の動作パラメータを評価する方法であって、
    前記集積回路内に主トランジスタを形成するステップと、
    前記集積回路内に炭素ナノチューブ電界効果トランジスタ（ＣＮＴ ＦＥＴ）を埋め込むステップと、
    前記主トランジスタを動作させるステップと、
    前記ＣＮＴ ＦＥＴを用いて前記主トランジスタからの信号を検出するステップと、
    を含む方法。
  16. 前記検出するステップにおいて、前記信号は、温度、電圧、電流、電界及び磁界信号のいずれかを含む、請求項１５に記載の方法。
  17. 前記集積回路における、機械的応力及び歪み並びに熱的応力及び歪みのいずれかを含む応力及び歪みを、前記ＣＮＴ ＦＥＴを用いて計測することをさらに含む、請求項１５に記載の方法。
  18. 前記ＣＮＴ ＦＥＴを用いて前記集積回路内の欠陥回路を検出することをさらに含む、請求項１５に記載の方法。
JP2005238138A 2004-08-20 2005-08-19 集積炭素ナノチューブセンサ Expired - Fee Related JP4806231B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/711083 2004-08-20
US10/711,083 US7247877B2 (en) 2004-08-20 2004-08-20 Integrated carbon nanotube sensors

Publications (2)

Publication Number Publication Date
JP2006060227A true JP2006060227A (ja) 2006-03-02
JP4806231B2 JP4806231B2 (ja) 2011-11-02

Family

ID=35908806

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005238138A Expired - Fee Related JP4806231B2 (ja) 2004-08-20 2005-08-19 集積炭素ナノチューブセンサ

Country Status (4)

Country Link
US (2) US7247877B2 (ja)
JP (1) JP4806231B2 (ja)
CN (1) CN100505257C (ja)
TW (1) TWI351772B (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118176A1 (ja) * 2010-03-24 2011-09-29 ミツミ電機株式会社 カーボンナノチューブ電界効果トランジスタを含む集積回路、およびその製造方法

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100657908B1 (ko) * 2004-11-03 2006-12-14 삼성전자주식회사 분자흡착층을 구비한 메모리 소자
US7838943B2 (en) * 2005-07-25 2010-11-23 International Business Machines Corporation Shared gate for conventional planar device and horizontal CNT
US7655548B2 (en) * 2005-11-23 2010-02-02 Lsi Corporation Programmable power management using a nanotube structure
US20080002755A1 (en) * 2006-06-29 2008-01-03 Raravikar Nachiket R Integrated microelectronic package temperature sensor
US20080284463A1 (en) * 2007-05-17 2008-11-20 Texas Instruments Incorporated programmable circuit having a carbon nanotube
US7871851B2 (en) * 2007-05-25 2011-01-18 RF Nano Method for integrating nanotube devices with CMOS for RF/analog SoC applications
KR100930997B1 (ko) * 2008-01-22 2009-12-10 한국화학연구원 탄소나노튜브 트랜지스터 제조 방법 및 그에 의한탄소나노튜브 트랜지스터
US8716029B1 (en) 2010-09-21 2014-05-06 The United States Of America As Represented By The Secretary Of The United States Carbon nanotube sensors employing synthetic multifunctional peptides for surface functionalization
US8748871B2 (en) 2011-01-19 2014-06-10 International Business Machines Corporation Graphene devices and semiconductor field effect transistors in 3D hybrid integrated circuits
US8409957B2 (en) 2011-01-19 2013-04-02 International Business Machines Corporation Graphene devices and silicon field effect transistors in 3D hybrid integrated circuits
US8368053B2 (en) 2011-03-03 2013-02-05 International Business Machines Corporation Multilayer-interconnection first integration scheme for graphene and carbon nanotube transistor based integration
US8592888B2 (en) * 2011-08-09 2013-11-26 Nokia Corporation Field effect transistor for sensing deformation
CN104576324A (zh) * 2013-12-21 2015-04-29 上海大学 碳基电子的制作及互连方法
US10006910B2 (en) 2014-12-18 2018-06-26 Agilome, Inc. Chemically-sensitive field effect transistors, systems, and methods for manufacturing and using the same
US10020300B2 (en) 2014-12-18 2018-07-10 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9859394B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
US9857328B2 (en) 2014-12-18 2018-01-02 Agilome, Inc. Chemically-sensitive field effect transistors, systems and methods for manufacturing and using the same
WO2016100049A1 (en) 2014-12-18 2016-06-23 Edico Genome Corporation Chemically-sensitive field effect transistor
US9618474B2 (en) 2014-12-18 2017-04-11 Edico Genome, Inc. Graphene FET devices, systems, and methods of using the same for sequencing nucleic acids
CN104501982A (zh) * 2014-12-19 2015-04-08 桂林电子科技大学 一种改性碳纳米管温度传感器
EP3459115A4 (en) 2016-05-16 2020-04-08 Agilome, Inc. GRAPHEN-FET DEVICES, SYSTEMS AND METHODS FOR USE THEREOF FOR SEQUENCING NUCLEIC ACIDS

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142679A (ja) * 2001-11-02 2003-05-16 Fujitsu Ltd 光電子集積回路装置
WO2004044586A1 (en) * 2002-11-08 2004-05-27 Nanomix, Inc. Nanotube-based electronic detection of biological molecules
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
JP2005070038A (ja) * 2003-08-12 2005-03-17 Matsushita Electric Works Ltd センサおよびこの製造方法

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5383194A (en) * 1992-11-06 1995-01-17 University Of Texas System Board Of Regents Integrated logic circuit including impedance fault detection
US6043662A (en) * 1996-09-18 2000-03-28 Alers; Glenn Baldwin Detecting defects in integrated circuits
US6043689A (en) * 1998-03-17 2000-03-28 International Business Machines Corporation Driver circuit for providing reduced AC defects
US6630772B1 (en) 1998-09-21 2003-10-07 Agere Systems Inc. Device comprising carbon nanotube field emitter structure and process for forming device
US6437329B1 (en) * 1999-10-27 2002-08-20 Advanced Micro Devices, Inc. Use of carbon nanotubes as chemical sensors by incorporation of fluorescent molecules within the tube
US7335603B2 (en) 2000-02-07 2008-02-26 Vladimir Mancevski System and method for fabricating logic devices comprising carbon nanotube transistors
DE10035365B4 (de) * 2000-07-20 2005-02-10 Infineon Technologies Ag Verfahren zum Schließen auf die Existenz von Licht einer mit einem Farbstoff gebundenen Nanoröhre
JP2004511762A (ja) 2000-10-10 2004-04-15 バイオフォース　ナノサイエンシズ　インコーポレイテッド ナノスケールセンサー
JP3875107B2 (ja) * 2002-01-10 2007-01-31 株式会社エヌ・ティ・ティ・ドコモ パケット交換システム、パケット交換方法、ルーティング装置、パケットデータ及びその生成方法
US7112816B2 (en) 2002-04-12 2006-09-26 University Of South Flordia Carbon nanotube sensor and method of producing the same
US7186380B2 (en) * 2002-07-01 2007-03-06 Hewlett-Packard Development Company, L.P. Transistor and sensors made from molecular materials with electric dipoles
JP3969228B2 (ja) * 2002-07-19 2007-09-05 松下電工株式会社 機械的変形量検出センサ及びそれを用いた加速度センサ、圧力センサ
US20040188780A1 (en) * 2003-03-25 2004-09-30 Kurtz Anthony D. Nanotube semiconductor structures with varying electrical properties
TWI222742B (en) * 2003-05-05 2004-10-21 Ind Tech Res Inst Fabrication and structure of carbon nanotube-gate transistor
US20040238907A1 (en) * 2003-06-02 2004-12-02 Pinkerton Joseph F. Nanoelectromechanical transistors and switch systems
WO2005001899A2 (en) * 2003-06-09 2005-01-06 Nantero, Inc. Non-volatile electromechanical field effect devices and circuits using same and methods of forming same
US7105851B2 (en) * 2003-09-24 2006-09-12 Intel Corporation Nanotubes for integrated circuits
WO2005065326A2 (en) * 2003-12-31 2005-07-21 Pettit John W Optically controlled electrical switching device based on wide bandgap semiconductors

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2003142679A (ja) * 2001-11-02 2003-05-16 Fujitsu Ltd 光電子集積回路装置
WO2004044586A1 (en) * 2002-11-08 2004-05-27 Nanomix, Inc. Nanotube-based electronic detection of biological molecules
JP2006505806A (ja) * 2002-11-08 2006-02-16 ナノミックス・インコーポレーテッド ナノチューブをベースとする生体分子の電子検知
JP2004165297A (ja) * 2002-11-11 2004-06-10 Fujitsu Ltd 半導体装置
JP2005070038A (ja) * 2003-08-12 2005-03-17 Matsushita Electric Works Ltd センサおよびこの製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011118176A1 (ja) * 2010-03-24 2011-09-29 ミツミ電機株式会社 カーボンナノチューブ電界効果トランジスタを含む集積回路、およびその製造方法

Also Published As

Publication number Publication date
TWI351772B (en) 2011-11-01
JP4806231B2 (ja) 2011-11-02
TW200629582A (en) 2006-08-16
US7247877B2 (en) 2007-07-24
CN100505257C (zh) 2009-06-24
US20060038167A1 (en) 2006-02-23
CN1738044A (zh) 2006-02-22
US20070197010A1 (en) 2007-08-23
US7484423B2 (en) 2009-02-03

Similar Documents

Publication Publication Date Title
JP4806231B2 (ja) 集積炭素ナノチューブセンサ
US8409867B2 (en) Ultra low-power CMOS based bio-sensor circuit
US8754412B2 (en) Intra die variation monitor using through-silicon via
JP2008151530A (ja) 磁界検出用半導体集積回路
JP2020095029A (ja) 電流センサ
US20100315114A1 (en) Semiconductor device with test structure and semiconductor device test method
US8528414B2 (en) Apparatus for measuring a mechanical quantity
US8513970B2 (en) Semiconductor device and method of testing the same
CN112119290A (zh) 热电堆自测试和/或自校准
JP4535367B2 (ja) 集積回路装置
US6989682B1 (en) Test key on a wafer
EP1162469B1 (en) Current monitoring and latchup detection circuit and method
KR20040055384A (ko) 자기저항 센서 및 이를 이용한 센싱 셀 어레이
WO2021161645A1 (ja) 試験装置
EP2982981B1 (en) Semiconductor biosensor and control method thereof
US10612944B2 (en) Electric shield between magneto-resistive sensor elements
TWI833911B (zh) 半導體元件以及量測半導體元件溫度的方法
TWI757030B (zh) 測試裝置
JP4034242B2 (ja) オープン検査回路を備えた半導体装置及び該検査回路を用いたオープン検査方法
Brahma et al. Seebeck effect detection on biased device without OBIRCH distortion using FET readout
JPH0883830A (ja) 絶縁分離型半導体装置の検査方法および絶縁分離型半導体装置
Lin et al. A case study of high temperature pass analysis using thermal laser stimulation technique
JP2009111290A (ja) 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法
KR20150096501A (ko) 복수의 열전기쌍들 및 캐리어 엘리먼트를 가진 미세구조를 갖는 적외선 센서
JP2005109325A (ja) 半導体集積回路の評価素子群および評価方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20080527

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090206

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110722

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110802

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110812

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140819

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees