WO2021161645A1 - 試験装置 - Google Patents

試験装置 Download PDF

Info

Publication number
WO2021161645A1
WO2021161645A1 PCT/JP2020/046822 JP2020046822W WO2021161645A1 WO 2021161645 A1 WO2021161645 A1 WO 2021161645A1 JP 2020046822 W JP2020046822 W JP 2020046822W WO 2021161645 A1 WO2021161645 A1 WO 2021161645A1
Authority
WO
WIPO (PCT)
Prior art keywords
test
wafer
magnetic field
diagnostic
tested
Prior art date
Application number
PCT/JP2020/046822
Other languages
English (en)
French (fr)
Inventor
直良 渡辺
茂行 佐藤
良一 内海
Original Assignee
株式会社アドバンテスト
株式会社東栄科学産業
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社アドバンテスト, 株式会社東栄科学産業 filed Critical 株式会社アドバンテスト
Priority to KR1020217033909A priority Critical patent/KR102607920B1/ko
Priority to CN202080031306.7A priority patent/CN113748496A/zh
Publication of WO2021161645A1 publication Critical patent/WO2021161645A1/ja
Priority to US17/512,042 priority patent/US11828798B2/en

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G01R33/072—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/14—Measuring as part of the manufacturing process for electrical parameters, e.g. resistance, deep-levels, CV, diffusions by electrical means
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/07—Hall effect devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/02—Measuring direction or magnitude of magnetic fields or magnetic flux
    • G01R33/06—Measuring direction or magnitude of magnetic fields or magnetic flux using galvano-magnetic devices
    • G01R33/09—Magnetoresistive devices
    • G01R33/091—Constructional adaptation of the sensor to specific applications
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10B—ELECTRONIC MEMORY DEVICES
    • H10B61/00—Magnetic memory devices, e.g. magnetoresistive RAM [MRAM] devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/01—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/0023—Electronic aspects, e.g. circuits for stimulation, evaluation, control; Treating the measured signals; calibration
    • G01R33/0035—Calibration of single magnetic sensors, e.g. integrated calibration
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R33/00—Arrangements or instruments for measuring magnetic variables
    • G01R33/007—Environmental aspects, e.g. temperature variations, radiation, stray fields
    • G01R33/0076—Protection, e.g. with housings against stray fields

Definitions

  • This disclosure relates to semiconductor test equipment.
  • Magnetoresistive Random Access Memory has been developed as a next-generation memory. Magnetoresistive memory is non-volatile, unlike memory that uses charge such as SRAM (Static RAM) and DRAM (Dynamic RAM), because it records information using the magnetization state of magnetic tunnel junction (MTJ). Has sex.
  • the MRAM needs to change the state of magnetization of the MTJ by applying a magnetic field to the MTJ when writing data. In other words, if the state of magnetization of MTJ changes due to an external magnetic field, the data will be destroyed. Therefore, the specifications of the MRAM will be determined in the future including the magnetic characteristics such as the externally applied magnetic field in addition to the electrical characteristics, and the MRAM needs to be tested for the magnetic characteristics before the assembly process.
  • JP-A-2007-024518 Japanese Unexamined Patent Publication No. 2008-139305 Japanese Unexamined Patent Publication No. 2004-151506 Japanese Unexamined Patent Publication No. 2012-198102
  • the present disclosure has been made in such circumstances, and one of the exemplary purposes of that aspect is to provide a test apparatus capable of applying a magnetic field to a device on a wafer.
  • the test device is a test device for testing a wafer to be tested on which a device to be tested including a magnetic resistance memory or a magnetic sensor is formed, and is a test head, a stage on which the wafer to be tested is placed in a test process, and a test.
  • a test probe card configured to enable probe contact with the wafer to be tested in the process, a connection unit provided between the test probe card and the test head, and a connection unit provided in the connection unit, and the wafer to be tested in the test process.
  • a magnetic field application device for applying a magnetic field to the wafer is provided.
  • a magnetic field can be applied to the device on the wafer.
  • FIG. It is a figure which shows the wafer under test. It is a block diagram of the test apparatus which concerns on Embodiment 1.
  • FIG. It is sectional drawing of the magnetic field application device. It is sectional drawing of the magnetic field application device which concerns on modification 1.
  • FIG. It is a figure which shows the test apparatus which concerns on Embodiment 2.
  • FIG. It is a figure which shows the wafer for diagnosis. It is a figure which shows the structure of the test apparatus in a diagnostic process. It is a figure which shows the test apparatus which concerns on modification 1.
  • FIG. It is a figure which shows the test apparatus which concerns on modification 2.
  • 11 (a) to 11 (c) are circuit diagrams of the magnetic detection unit and the test head according to the modified example 4.
  • the test apparatus tests a wafer under test on which a device under test including a magnetoresistive memory or a magnetic sensor is formed.
  • the test device is a test device for testing a wafer to be tested on which a device to be tested including a magnetic resistance memory or a magnetic sensor is formed, and is a test head, a stage on which the wafer to be tested is placed in a test process, and a test.
  • a test probe card configured to enable probe contact with the test wafer in the process, a connection unit provided between the test probe card and the test head, and a connection unit provided in the connection unit, and the test wafer is provided in the test process.
  • a magnetic field application device for applying a magnetic field to the wafer is provided.
  • the magnetic field application device can be separated from the stage to be temperature controlled by the wafer.
  • control signal for the magnetic field applying device may be transmitted using the existing interface between the test head and the connecting unit.
  • the magnetic field application device is provided on the lower side or the side of the stage, it is necessary to newly add wiring and an interface for transmitting a control signal to the magnetic field application device.
  • the system can be simplified by using the existing interface.
  • the magnetic field application device may include a core, a coil wound around the core, and a drive circuit for driving the coil.
  • the connection unit may further include an interface circuit that receives a control signal from the test head to the drive circuit.
  • the magnetic field application device may include a core and a coil wound around the core.
  • the drive circuit for driving the coil may be provided outside the connection unit.
  • a plurality of magnetic detection units are formed in the test device, and in the diagnostic process of the test device, the test apparatus is placed on a stage instead of the wafer to be tested, and each magnetic detection unit generates a magnetic field application device.
  • a diagnostic wafer capable of measuring a magnetic field and a diagnostic probe card used in place of the test probe card in the diagnostic step and configured to enable probe contact with the diagnostic wafer may be further provided.
  • the magnetic detection unit formed on the diagnostic wafer exists at the same height as the device under test formed on the wafer under test. Therefore, the magnetic detection unit on the diagnostic wafer can accurately measure the external magnetic field that will be applied to the device under test formed on the wafer under test.
  • the output of the magnetic detector unit is input to the test head via the diagnostic probe card, and can be processed by effectively utilizing the hardware of the test head or the tester main body.
  • FIG. 1 is a diagram showing a wafer 10 to be tested.
  • a plurality of devices under test 12 are formed on the wafer 10 under test, and a chip of the device under test 12 can be obtained by dicing.
  • the device under test 12 is an MRAM, and has an MTJ constituting a cell of the MRAM, a peripheral circuit thereof, and a plurality of pins (electrodes) for contacts.
  • the broken line 14 indicates a range (referred to as the same measurement area) that is simultaneously measured by the test apparatus 100E described later. Normally, the test apparatus 100E simultaneously displays a plurality of (for example, 256, 128, etc.) devices 12 to be tested. taking measurement.
  • FIG. 2 is a block diagram of the test device 100E according to the first embodiment.
  • the test device 100E is a wafer inspection device for testing the wafer 10 to be tested in FIG. 1.
  • the test device 100E includes a tester main body 110, a test head 120, a stage 130, a magnetic field application device 140, a wafer connection HiFix 150, and a test probe card 160.
  • the tester main body 110 includes an arithmetic processing unit that executes a test program, and controls the test device 100E in an integrated manner.
  • the test head 120 has built-in hardware such as a device power supply 122 that supplies electric power to the device under test 12, a voltage / current measuring device (DVM) 124, and a pattern generator 126. These hardware are controlled by the tester body 110. Some of these hardware may be provided in the tester body 110.
  • the interface circuit (transceiver) 128 is configured to be capable of transmitting and receiving data to and from the interface circuit 152 provided in the wafer connection HiFix 150.
  • the type of the interface circuit 128 is not particularly limited, and for example, a protocol such as Ethernet (registered trademark) or USB (Universal Serial Bus) may be adopted.
  • the stage 130 is also called a chuck, and the wafer 10 to be tested is placed on the stage 130 in the test process.
  • the stage 130 is movable in the X, Y, and Z directions, and may be rotatable in the ⁇ direction around the Z axis.
  • the magnetic field application device 140 applies an external magnetic field BEX to the wafer 10 to be tested in the test step.
  • the magnetic field application device 140 in the same measurement area 14 of the wafer under test 10, in other words, for a plurality of devices under test 12 included in the measurement region 14, substantially uniform external magnetic field B EX Is configured to apply.
  • construction of the magnetic field applying device 140 is particularly limited, it may constitute a magnitude and waveform of the external magnetic field B EX with electrically controllable electromagnet.
  • the direction of the external magnetic field B EX generated by the magnetic field applying device 140 is determined according to the type of MRAM, and in the present embodiment, the external magnetic field B EX is oriented in the direction perpendicular to the wafer 10 to be tested.
  • the test probe card 160 is also called a performance board, and is configured to enable probe contact with the wafer 10 to be tested in the test process. Specifically, a plurality of probe needles 162 capable of contacting a plurality of pins of the wafer 10 to be tested are provided on the bottom surface of the test probe card 160.
  • a connection unit (interface) called a wafer connection HiFix 150 or HiFIX (High Fidelity Tester Access Fixture) is provided between the test head 120 and the test probe card 160, and the test head 120 and the test are tested via the wafer connection HiFix 150.
  • the signal between the probe cards 160 is transmitted.
  • the main part of the magnetic field applying device 140 is provided on the wafer-connected HiFix 150.
  • the control signal for the magnetic field application device 140 can be transmitted by communication between the interface circuit 128 of the test head 120 and the interface circuit 152 of the wafer-connected HiFix 150.
  • test device 100E The above is the basic configuration of the test device 100E.
  • a typical test process for a plurality of devices under test 12 included in the measurement area 14 while applying an external magnetic field B EX by the magnetic field applying device 140, writing and reading data to MRAM is a device under test 12 Is performed, and it is inspected whether or not the device under test 12 operates normally.
  • FIG. 3 is a cross-sectional view of the magnetic field applying device 140.
  • the magnetic field application device 140 includes a core 142 and a coil 144 wound around the core 142. According to this configuration, an external magnetic field BEX perpendicular to the wafer 10 to be tested can be applied.
  • the magnetic field application device 140 is built in the wafer connection HiFix 150 as described above. In FIG. 3, the test probe card 160 is omitted.
  • the magnetic field application device 140 is built in the wafer-connected HiFix 150.
  • the temperature characteristics of the wafer 10 under test are inspected and the temperature of the stage 130 is dynamically controlled.
  • the electromagnet constituting the magnetic field application device 140 changes the magnetic field strength depending on the amount of current applied and becomes a heating element itself, the magnetic field application device 140 is arranged close to the temperature-controllable stage 130. This may adversely affect the temperature control of the stage 130.
  • the magnetic field application device 140 can be separated from the heat source stage 130 by the test probe card 160 and the test wafer 10 (or the diagnostic wafer 170 and the diagnostic probe card 180). , Can be less affected by heat.
  • the magnetic field application device 140 is also possible to arrange the magnetic field application device 140 on the lower side or the side of the stage 130, but in that case, it is necessary to separately provide a control line for controlling the magnetic field application device 140 from the test head 120. ..
  • the magnetic field applying device 140 is built in the wafer-connected HiFix 150, the magnetic field is utilized by utilizing the existing interface circuits 128 and 152 between the test head 120 and the wafer-connected HiFix 150. Since the control signal to the application device 140 can be transmitted, the system can be simplified. Further, since the magnetic field application device 140 can be handled in the same line as the hardware built in the test head 120, control commands for the magnetic field application device 140 can be described in a test program executed by the tester main body 110. It becomes.
  • FIG. 4 is a cross-sectional view of the magnetic field application device 140D according to the first modification. In FIG. 4, the test probe card 160 is omitted.
  • FIG. 5 is a diagram showing a test device 100 according to the second embodiment.
  • the test device 100 can measure the external magnetic field BEX generated by the magnetic field application device 140 in the diagnostic step.
  • the test device 100 is used together with the diagnostic wafer 170 and the diagnostic probe card 180.
  • FIG. 6 is a diagram showing a diagnostic wafer 170.
  • the diagnostic wafer 170 is placed on the stage 130 in place of the wafer 10 to be tested in the diagnostic process of the test apparatus 100.
  • the diagnostic wafer 170 is formed with a plurality of magnetic detection units 172 capable of measuring the magnetic field BEX generated by the magnetic field application device 140.
  • the measurement area 14 is shown by a broken line. Simultaneous measurement area 14 can be said to range should ensure the application of uniform external magnetic field B EX.
  • the material of the diagnostic wafer 170 is not particularly limited, but may be a semiconductor substrate such as silicon, SiC, or GaN, or a substrate other than the semiconductor.
  • the plurality of magnetic detection units 172 are arranged over the measurement region 14 or a wider range thereof, and can acquire the intensity distribution of the external magnetic field BEX. Although nine magnetic detector units 172 are shown here, the number of magnetic detector units 172 is not limited, and if high spatial resolution is required, increase the number, otherwise decrease the number. Can be done.
  • the diagnostic probe card 180 is used as a set with the diagnostic wafer 170, and is mounted on the wafer connection HiFix 150 in place of the test probe card 160 in the diagnostic process.
  • the diagnostic probe card 180 is provided so as to face the diagnostic wafer 170 and is configured to be probe-contactable with respect to the diagnostic wafer 170.
  • a plurality of probe needles 182 capable of contacting a plurality of pins of the diagnostic wafer 170 are provided.
  • FIG. 7 is a diagram showing the configuration of the test apparatus 100 in the diagnostic process.
  • a plurality of magnetic detection units 172 are formed on the diagnostic wafer 170.
  • the magnetic detection unit 172 includes a magnetic sensor 174 and an amplifier 176 that differentially amplifies the Hall signals H + and H ⁇ which are outputs of the magnetic sensor 174, and has a three-terminal structure (VDD, GND, OUT).
  • a power supply voltage generated by the device power supply 122 is supplied to the power supply pin VDD of the magnetic detection unit 172 via the wafer connection HiFix 150 and the diagnostic probe card 180.
  • the ground voltage of the device power supply 122 is supplied to the ground pin VDD of the magnetic detection unit 172 via the wafer connection HiFix 150 and the diagnostic probe card 180.
  • the detection signal is generated in response to an external magnetic field B EX magnetic sensor 174 is received.
  • the output pin OUT is connected to the DVM 124 via the wafer connection HiFix 150 and the diagnostic probe card 180, and the detection signal is captured as a digital signal.
  • the wafer connection HiFix 150 is provided with a magnetic field application device 140.
  • the magnetic field application device 140 is shown in a reduced size due to space limitations, it actually has an area that covers a plurality of magnetic detection units 172.
  • the magnetic field application device 140 includes one or more cores 142, a coil 144 wound around each core 142, and a drive circuit 146.
  • the drive circuit 146 receives a control signal supplied from the test head 120, controls the current flowing through the coil 144 according to the control signal, and generates an external magnetic field BEX.
  • all of the plurality of N magnetic detection units 172 formed on the diagnostic wafer 170 are contacted all at once, and all N magnetic detection units 172 are used to outside the N points.
  • the magnetic field BEX may be measured all at once.
  • the external magnetic field BEX at the N point may not be measured all at once, but may be measured in several steps.
  • test device 100 The above is the configuration of the test device 100. Subsequently, the advantages of the test apparatus 100 will be described.
  • the magnetic detection unit 172 formed on the diagnostic wafer 170 exists at the same height as the device under test 12 formed on the wafer under test 10. Therefore, the magnetic detection unit 172 on the diagnostic wafer 170 can accurately measure the external magnetic field BEX that will be applied to the device under test 12 formed on the wafer under test 10.
  • the magnetic detection unit 172 can be manufactured by integrating it on the diagnostic wafer 170 by a semiconductor process, it can be arranged at a higher density than the conventional commercially available magnetic probe. Therefore, the external magnetic field BEX generated by the magnetic field application device 140 can be measured at multiple points by the N magnetic detection units 172, and the intensity distribution thereof can be obtained.
  • the electric signal obtained from the magnetic detection unit 172 is processed by using the hardware built in the test head 120, that is, the hardware provided as standard in the test apparatus 100. Further, the tester main body 110 can directly process the obtained data regarding the magnetic distribution.
  • FIG. 8 is a diagram showing a test device 100A according to the first modification.
  • the GND pins of the plurality of magnetic detection units 172 are commonly connected and grounded.
  • the impedance can be lowered and the resistance to noise can be improved.
  • FIG. 9 is a diagram showing a test device 100B according to the second modification.
  • the magnetic detection unit 172 includes a magnetic sensor 174, a power supply pin VDD, a ground pin GND, and a pair of output pins OUTP and OUTN.
  • the positive and negative electrical signals H + and H- generated by the magnetic sensor 174 are supplied to the diagnostic probe card 180 via the output pins OUTP and OUTN.
  • the magnetic sensor 174 is a Hall element.
  • the diagnostic probe card 180 includes an amplifier 184 that differentially amplifies the electric signals H + and H ⁇ . The output of the amplifier 184 is supplied to and captured by the DVM 124 via the wafer-connected HiFix 150.
  • the above-mentioned modification 1 has an advantage that the number of probe needles 182 can be reduced as compared with the modification 2.
  • the discrete component can be used as the amplifier 184, one having more stable performance and / or higher performance than the amplifier 176 integrated on the diagnostic wafer 170 can be used.
  • FIG. 10 is a diagram showing a test device 100C according to the third modification.
  • the configuration of the magnetic detection unit 172 is the same as that of the second modification.
  • the positive and negative electrical signals H + and H- generated by the magnetic sensor 174 are supplied to and captured by the DVM 124 via the output pins OUTP and OUTN, the diagnostic probe card 180, and the wafer connection HiFix 150.
  • Modification 3 is effective on a platform in which the signal levels of the Hall signals H + and H ⁇ are sufficiently high and the S / N ratio is high.
  • the magnetic detection unit 172 may include an MR (magnetic resistance) sensor whose resistance changes according to a magnetic field instead of the Hall element as the magnetic sensor 174.
  • 11 (a) to 11 (c) are circuit diagrams of the magnetic detection unit 172 and the test head 120 according to the fourth modification.
  • the magnetic detection units 172E and 172F of FIGS. 11A and 11B include an MR element 178.
  • the test head 120E of FIG. 11A detects a change in the resistance value of the MR element 178 by applying a current / measuring voltage.
  • the test head 120F of FIG. 11B detects a change in the resistance value of the MR element 178 by voltage application / current measurement.
  • the 11C includes a resistor 179 in addition to the MR element 178.
  • the test head 120G applies a constant voltage between the FORCE pin and the GND pin, and measures the voltage generated in the SENSE pin.
  • a resistor 179 may be provided on the diagnostic probe card 180.
  • the magnetic field application device 140 is configured to be able to apply a uniform magnetic field over the entire surface of the wafer 10 to be tested.
  • FIG. 12 is a diagram showing a test device 100F according to the modified example 6.
  • a temperature control mechanism may be incorporated in the stage 130.
  • Devices for automotive applications may be required to operate in the temperature range of ⁇ 50 ° C. to 170 ° C., in which case the temperature of stage 130 is also cooled to ⁇ 50 ° C. to ⁇ 70 ° C. If the temperature of the wafer-connected HiFix 150 drops as a result of cooling the stage 130, dew condensation may occur. Therefore, dry air can be supplied to the wafer-connected HiFix 150 from the dry air supply source 154.
  • the magnetic field application device 140 is a heating element, it is not preferable that the heat generation affects the test probe card 160 and the stage 130. If the cooling capacity is insufficient with air cooling using only dry air, the thermal effect on the test probe card 160 and stage 130 can be reduced by providing a cooling chiller 190 for cooling the wafer-connected HiFix 150. ..
  • FIG. 13 is a diagram showing a configuration example of the magnetic field application device 140F.
  • the magnetic field application device 140F is provided with a cooling mechanism 156 that is in close contact with the core 142 and is thermally coupled. Refrigerant flows into the inside of the cooling mechanism 156 via the refrigerant pipe 192, and the refrigerant that has taken heat inside the cooling mechanism 156 is discharged from the cooling mechanism 156 through the refrigerant pipe 192.
  • the magnetic field application device 140F includes a magnetic shield mechanism 158 that shields the leakage magnetic field.
  • control signal for the magnetic field application device 140 is transmitted by the communication between the interface circuit 128 of the test head 120 and the interface circuit 152 of the wafer-connected HiFix 150, but this is not the case, and the control signal is transmitted by a different route. You may try to do it.
  • a controller of the magnetic field applying device 140 may be added, and a control signal may be given to the controller from the tester main body 110 so that this controller controls the generated magnetic field of the magnetic field applying device 140.
  • the core 142 and the coil 144 which are the main parts, may be built in the wafer-connected HiFix 150, and the drive circuit 146, which is a peripheral circuit, may be provided outside the wafer-connected HiFix 150.
  • the drive circuit 146 may be controlled from the tester main body 110.
  • This disclosure relates to semiconductor test equipment.
  • Test equipment 110 Tester body 120 Test head 122 Device power supply 124 DVM 126 Pattern Generator 128 Interface Circuit 130 Stage 140 Magnetic Field Applyer 142 Core 144 Coil 146 Drive Circuit 150 Wafer Connection HiFix 152 Interface circuit 154 Dry air source 156 Cooling mechanism 158 Magnetic shield mechanism 160 Test probe card 162 Probe needle 170 Diagnostic wafer 172 Magnetic detector unit 174 Magnetic sensor 176 Amplifier 178 MR element 179 Resistance 180 Diagnostic probe card 182 Probe needle 184 190 Cooling chiller 10 Wafer under test 12 Device under test 14 Measurement area

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • General Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Environmental & Geological Engineering (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Hall/Mr Elements (AREA)
  • Measuring Magnetic Variables (AREA)
  • Glass Compositions (AREA)
  • Transition And Organic Metals Composition Catalysts For Addition Polymerization (AREA)
  • Undergarments, Swaddling Clothes, Handkerchiefs Or Underwear Materials (AREA)

Abstract

試験装置１００は、磁気抵抗メモリもしくは磁気センサを含む被試験デバイス１２が形成された被試験ウェハ１０を試験する。ステージ１３０には、試験工程において被試験ウェハ１０が載置される。試験用プローブカード１６０は、試験工程において、被試験ウェハ１０に対してプローブコンタクト可能に構成される。ウェハ接続ＨｉＦｉｘ１５０は、試験用プローブカード１６０とテストヘッド１２０の間に設けられる。磁場印加装置１４０は、ウェハ接続ＨｉＦｉｘ１５０に設けられ、試験工程において被試験ウェハ１０に磁場ＢＥＸを印加する。

Description

試験装置
　本開示は、半導体試験装置に関する。
　次世代のメモリとして、磁気抵抗メモリ（ＭＲＡＭ：Magnetoresistive Random Access Memory）が開発されている。磁気抵抗メモリは、磁気トンネル接合（ＭＴＪ：Magnetic Tunnel Junction）の磁化状態を利用して情報を記録するため、ＳＲＡＭ（Static RAM）やＤＲＡＭ（Dynamic RAM）などの電荷を利用したメモリと異なり、不揮発性を有する。
　ＭＲＡＭは、データの書き込みに際して、ＭＴＪに磁場を印加することにより、ＭＴＪの磁化の状態を変化させる必要がある。言い換えると、外部の磁場によってＭＴＪの磁化の状態が変化すると、データが破壊される。そのため、ＭＲＡＭは、電気的特性に加えて、外部印加磁場などの磁気的特性も含めて今後、仕様が定められ、ＭＲＡＭは、組み立て工程前に磁気的特性を試験する必要がある。
特開２００７－０２４５１８号公報 特開２００８－１３９３０５号公報 特開２００４－１５１０５６号公報 特開２０１２－１９８１０２号公報
　本開示は係る状況においてなされたものであり、そのある態様の例示的な目的のひとつは、ウェハ上のデバイスに磁場を印加可能な試験装置の提供にある。
　本開示のある態様は、磁気抵抗メモリまたは磁気センサを含む被試験デバイスが形成された被試験ウェハを試験する試験装置に関する。試験装置は、磁気抵抗メモリもしくは磁気センサを含む被試験デバイスが形成された被試験ウェハを試験する試験装置であって、テストヘッドと、試験工程において被試験ウェハが載置されるステージと、試験工程において、被試験ウェハに対してプローブコンタクト可能に構成される試験用プローブカードと、試験用プローブカードとテストヘッドの間に設けられる接続ユニットと、接続ユニットに設けられ、試験工程において被試験ウェハに磁場を印加する磁場印加装置と、を備える。
　なお、以上の構成要素を任意に組み合わせたもの、あるいは本開示の表現を、方法、装置などの間で変換したものもまた、本開示の態様として有効である。
　本開示のある態様によれば、ウェハ上のデバイスに磁場を印加できる。
被試験ウェハを示す図である。 実施の形態１に係る試験装置のブロック図である。 磁場印加装置の断面図である。 変形例１に係る磁場印加装置の断面図である。 実施の形態２に係る試験装置を示す図である。 診断用ウェハを示す図である。 診断工程における試験装置の構成を示す図である。 変形例１に係る試験装置を示す図である。 変形例２に係る試験装置を示す図である。 変形例３に係る試験装置を示す図である。 図１１（ａ）～（ｃ）は、変形例４に係る磁気検出ユニットおよびテストヘッドの回路図である。 変形例６に係る試験装置を示す図である。 磁場印加装置の構成例を示す図である。
（実施形態の概要）
　本開示のいくつかの例示的な実施形態の概要を説明する。この概要は、後述する詳細な説明の前置きとして、実施形態の基本的な理解を目的として、１つまたは複数の実施形態のいくつかの概念を簡略化して説明するものであり、発明あるいは開示の広さを限定するものではない。またこの概要は、考えられるすべての実施形態の包括的な概要ではなく、実施形態の欠くべからざる構成要素を限定するものではない。便宜上、「一実施形態」は、本明細書に開示するひとつの実施形態（実施例や変形例）または複数の実施形態（実施例や変形例）を指すものとして用いる場合がある。
　一実施形態に係る試験装置は、磁気抵抗メモリまたは磁気センサを含む被試験デバイスが形成された被試験ウェハを試験する。試験装置は、磁気抵抗メモリもしくは磁気センサを含む被試験デバイスが形成された被試験ウェハを試験する試験装置であって、テストヘッドと、試験工程において被試験ウェハが載置されるステージと、試験工程において、被試験ウェハに対してプローブコンタクト可能に構成される試験用プローブカードと、試験用プローブカードとテストヘッドの間に設けられる接続ユニットと、接続ユニットに設けられ、試験工程において被試験ウェハに磁場を印加する磁場印加装置と、を備える。
　電磁石は与える電流量に依って磁場強度が変化するため、それ自体が発熱体となるため、周囲の温度に影響を及ぼす。本態様によれば、磁場印加装置を、ウェハによって、温度制御すべきステージと分離することができる。
　一実施形態において、磁場印加装置に対する制御信号は、テストヘッドと接続ユニットの間の既存のインタフェースを利用して伝送されてもよい。磁場印加装置を、ステージの下側や側方に設ける場合、磁場印加装置に対する制御信号を伝送するための配線やインタフェースを、新たに追加する必要がある。これに対して既存のインタフェースを利用することで、システムを簡素化できる。
　一実施形態において、磁場印加装置は、コアと、コアに巻装されるコイルと、コイルを駆動する駆動回路と、を備えてもよい。接続ユニットは、テストヘッドから駆動回路に対する制御信号を受信するインタフェース回路をさらに備えてもよい。
　一実施形態において、磁場印加装置は、コアと、コアに巻装されるコイルと、を備えてもよい。コイルを駆動する駆動回路は、接続ユニットの外部に設けられてもよい。
　一実施形態において、試験装置は、複数の磁気検出ユニットが形成されており、試験装置の診断工程において、被試験ウェハに替えてステージに載置され、各磁気検出ユニットにより磁場印加装置が発生する磁場を測定可能な診断用ウェハと、診断工程において試験用プローブカードに替えて使用され、診断用ウェハに対してプローブコンタクト可能に構成される診断用プローブカードと、をさらに備えてもよい。
　診断用ウェハに形成した磁気検出ユニットは、被試験ウェハに形成される被試験デバイスと同じ高さに存在することとなる。したがって、診断用ウェハ上の磁気検出ユニットによって、被試験ウェハに形成される被試験デバイスに印加されるであろう外部磁場を正確に測定することが可能となる。磁気検出ユニットの出力は、診断用プローブカードを介してテストヘッドに入力され、テストヘッドあるいはテスタ本体のハードウェアを有効利用して処理することができる。
（実施形態）
　以下、本開示を好適な実施の形態をもとに図面を参照しながら説明する。各図面に示される同一または同等の構成要素、部材、処理には、同一の符号を付するものとし、適宜重複した説明は省略する。また、実施の形態は、開示を限定するものではなく例示であって、実施の形態に記述されるすべての特徴やその組み合わせは、必ずしも開示の本質的なものであるとは限らない。
（実施の形態１）
　図１は、被試験ウェハ１０を示す図である。被試験ウェハ１０には、複数の被試験デバイス１２が形成されており、ダイシングすることにより、被試験デバイス１２のチップが得られる。本実施の形態において被試験デバイス１２はＭＲＡＭであり、ＭＲＡＭのセルを構成するＭＴＪや、その周辺回路、コンタクト用の複数のピン（電極）を有する。破線１４は、後述の試験装置１００Ｅによって同時測定される範囲（同測領域という）を示しており、通常、試験装置１００Ｅは、複数の（たとえば２５６個、１２８個など）被試験デバイス１２を同時に測定する。
　図２は、実施の形態１に係る試験装置１００Ｅのブロック図である。試験装置１００Ｅは、図１の被試験ウェハ１０を試験するウェハ検査装置である。試験装置１００Ｅは、テスタ本体１１０、テストヘッド１２０、ステージ１３０、磁場印加装置１４０、ウェハ接続ＨｉＦｉｘ１５０、試験用プローブカード１６０を備える。
　テスタ本体１１０は、テストプログラムを実行する演算処理装置を備え、試験装置１００Ｅを統合的に制御する。
　テストヘッド１２０には、被試験デバイス１２に電力を供給するデバイス電源１２２や、電圧電流測定器（ＤＶＭ）１２４、パターン発生器１２６、などのハードウェアが内蔵される。これらのハードウェアは、テスタ本体１１０によって制御される。これらのハードウェアの一部は、テスタ本体１１０に設けられてもよい。インタフェース回路（トランシーバ）１２８は、ウェハ接続ＨｉＦｉｘ１５０に設けられるインタフェース回路１５２との間で、データを送受信可能に構成される。インタフェース回路１２８の種類は特に限定されないが、たとえばイーサネット（登録商標）やＵＳＢ（Universal Serial Bus）などのプロトコルを採用してもよい。
　ステージ１３０はチャックとも称され、試験工程においてその上に、被試験ウェハ１０が載置される。ステージ１３０は、Ｘ，Ｙ、Ｚ方向に移動可能であり、さらにＺ軸周りのθ方向に回動可能であってもよい。
　磁場印加装置１４０は、試験工程において被試験ウェハ１０に外部磁場ＢＥＸを印加する。具体的には磁場印加装置１４０は、被試験ウェハ１０の同測領域１４に、言い換えると、同測領域１４に含まれる複数の被試験デバイス１２に対して、実質的に均一な外部磁場ＢＥＸを印加するように構成されている。磁場印加装置１４０の構成は特に限定されないが、外部磁場ＢＥＸの大きさや波形を電気的に制御可能な電磁石で構成するとよい。
　ＭＲＡＭには、垂直磁場を印加するタイプと、水平磁場を印加するタイプが存在する。磁場印加装置１４０が発生する外部磁場ＢＥＸの向きは、ＭＲＡＭの種類に応じて定められ、本実施の形態では、外部磁場ＢＥＸは被試験ウェハ１０に対して垂直方向を向くものとする。
　試験用プローブカード１６０は、パフォーマンスボードとも称され、試験工程において、被試験ウェハ１０に対してプローブコンタクト可能に構成される。具体的には試験用プローブカード１６０の底面には、被試験ウェハ１０の複数のピンと接触可能な複数のプローブ針１６２が設けられる。
　テストヘッド１２０と試験用プローブカード１６０の間には、ウェハ接続ＨｉＦｉｘ１５０あるいはＨｉＦＩＸ（High Fidelity Tester Access Fixture）と呼ばれる接続ユニット（インタフェース）が設けられ、ウェハ接続ＨｉＦｉｘ１５０を経由して、テストヘッド１２０と試験用プローブカード１６０の間の信号が伝送される。本実施の形態において、磁場印加装置１４０の主要部は、ウェハ接続ＨｉＦｉｘ１５０に設けられている。磁場印加装置１４０に対する制御信号は、テストヘッド１２０のインタフェース回路１２８と、ウェハ接続ＨｉＦｉｘ１５０のインタフェース回路１５２の間の通信によって伝送することができる。
　以上が試験装置１００Ｅの基本構成である。通常の試験工程では、同測領域１４に含まれる複数の被試験デバイス１２に対して、磁場印加装置１４０によって外部磁場ＢＥＸを印加しながら、被試験デバイス１２であるＭＲＡＭに対するデータの書き込みや読み出しを行い、被試験デバイス１２が正常に動作するか否かが検査される。ステージ１３０によって被試験ウェハ１０の位置を移動させ、同じ処理を繰り返すことにより、被試験ウェハ１０の全チップが検査される。
　図３は、磁場印加装置１４０の断面図である。磁場印加装置１４０は、コア１４２と、コア１４２に巻装されるコイル１４４を備える。この構成によれば、被試験ウェハ１０に対して垂直な外部磁場ＢＥＸを印加できる。磁場印加装置１４０は上述のようにウェハ接続ＨｉＦｉｘ１５０に内蔵されている。図３では、試験用プローブカード１６０は省略している。
　続いて、試験装置１００Ｅの利点を説明する。
　さらに、本実施の形態では、磁場印加装置１４０をウェハ接続ＨｉＦｉｘ１５０に内蔵することとした。多くの試験装置において、被試験ウェハ１０の温度特性が検査され、ステージ１３０の温度は動的に制御される。磁場印加装置１４０を構成する電磁石は、与える電流量に依って磁場強度が変化するとともに、それ自体が発熱体となるため、磁場印加装置１４０を、温度制御可能なステージ１３０と近接して配置させると、ステージ１３０の温度制御に悪影響を及ぼすおそれがある。本実施の形態によれば、磁場印加装置１４０を、試験用プローブカード１６０および被試験ウェハ１０（あるいは診断用ウェハ１７０および診断用プローブカード１８０）によって、熱源であるステージ１３０と分離することができ、熱の影響を受けにくくできる。
　また、磁場印加装置１４０をステージ１３０の下側あるいは側方に配置することも可能であるが、その場合、テストヘッド１２０から磁場印加装置１４０を制御するための制御ラインを、別途設ける必要がある。これに対して本実施の形態によれば、磁場印加装置１４０をウェハ接続ＨｉＦｉｘ１５０に内蔵しているため、テストヘッド１２０とウェハ接続ＨｉＦｉｘ１５０の間の既存のインタフェース回路１２８，１５２を利用して、磁場印加装置１４０に対する制御信号を伝送できるため、システムを簡素化できる。さらに磁場印加装置１４０を、テストヘッド１２０に内蔵されるハードウェアと同列に扱うことが可能となるため、磁場印加装置１４０に対する制御命令を、テスタ本体１１０が実行するテストプログラムに記述することが可能となる。
　これまでの説明では、被試験ウェハ１０に対して垂直方向の外部磁場ＢＥＸを発生したがその限りでなく、磁場印加装置１４０は、被試験ウェハ１０の面内方向の外部磁場ＢＥＸを印加するよう構成されてもよい。図４は、変形例１に係る磁場印加装置１４０Ｄの断面図である。図４では、試験用プローブカード１６０は省略している。
（実施の形態２）
　図５は、実施の形態２に係る試験装置１００を示す図である。試験装置１００は、診断工程において、磁場印加装置１４０が発生する外部磁場ＢＥＸを測定可能となっている。磁場印加装置１４０の診断、校正のために、試験装置１００は、診断用ウェハ１７０および診断用プローブカード１８０とともに使用される。
　図６は、診断用ウェハ１７０を示す図である。診断用ウェハ１７０は、試験装置１００の診断工程において、被試験ウェハ１０に替えてステージ１３０に載置される。診断用ウェハ１７０には、磁場印加装置１４０が発生する磁場ＢＥＸを測定可能な複数の磁気検出ユニット１７２が形成されている。図６には、同測領域１４が破線で示される。同測領域１４は、均一な外部磁場ＢＥＸの印加を保証すべき範囲といえる。診断用ウェハ１７０の材料は特に限定されないが、シリコンやＳｉＣ、ＧａＮなどの半導体基板であってもよいし、半導体以外の基板であってもよい。
　複数の磁気検出ユニット１７２は、同測領域１４あるいはそれより広い範囲にわたって配置され、外部磁場ＢＥＸの強度分布を取得可能となっている。ここでは９個の磁気検出ユニット１７２が示されるが、磁気検出ユニット１７２の個数は限定されず、高い空間分解能が必要であれば、その個数を多くし、そうで無い場合はその個数を減らすことができる。
　図５に戻る。診断用プローブカード１８０は診断用ウェハ１７０とセットで使用され、診断工程において試験用プローブカード１６０に替えてウェハ接続ＨｉＦｉｘ１５０に装着される。診断用プローブカード１８０は、診断用ウェハ１７０と対向して設けられ、診断用ウェハ１７０に対してプローブコンタクト可能に構成される。具体的には診断用プローブカード１８０の底面には、診断用ウェハ１７０の複数のピンと接触可能な複数のプローブ針１８２が設けられる。
　図７は、診断工程における試験装置１００の構成を示す図である。診断用ウェハ１７０には、複数の磁気検出ユニット１７２が形成されている。磁気検出ユニット１７２は、磁気センサ１７４と、磁気センサ１７４の出力であるホール信号Ｈ＋，Ｈ－を差動増幅するアンプ１７６を含み、三端子構造（ＶＤＤ，ＧＮＤ，ＯＵＴ）を有する。磁気検出ユニット１７２の電源ピンＶＤＤには、ウェハ接続ＨｉＦｉｘ１５０および診断用プローブカード１８０を介して、デバイス電源１２２が発生する電源電圧が供給される。また磁気検出ユニット１７２の接地ピンＶＤＤには、ウェハ接続ＨｉＦｉｘ１５０および診断用プローブカード１８０を介して、デバイス電源１２２の接地電圧が供給される。また磁気検出ユニット１７２の出力ピンＯＵＴには、磁気センサ１７４が受けた外部磁場ＢＥＸに応じた検出信号が発生する。出力ピンＯＵＴは、ウェハ接続ＨｉＦｉｘ１５０および診断用プローブカード１８０を介して、ＤＶＭ１２４と接続されており、検出信号がデジタル信号として取り込まれる。
　ウェハ接続ＨｉＦｉｘ１５０には、磁場印加装置１４０が設けられる。なお、スペースの関係で磁場印加装置１４０を縮小して示すが、実際には、複数の磁気検出ユニット１７２をカバーする面積を有する。磁場印加装置１４０は、ひとつまたは複数のコア１４２と、各コア１４２に巻装されるコイル１４４と、駆動回路１４６を備える。駆動回路１４６は、テストヘッド１２０から供給される制御信号を受け、制御信号に応じて、コイル１４４に流れる電流を制御し、外部磁場ＢＥＸを発生させる。
　診断工程においては、診断用ウェハ１７０に形成される複数Ｎ個の磁気検出ユニット１７２の全部に対して、一斉にコンタクトを取り、Ｎ個すべての磁気検出ユニット１７２を利用して、Ｎ点の外部磁場ＢＥＸを一斉に測定するようにしてもよい。あるいはＮ点の外部磁場ＢＥＸを一斉に測定するのではなく、何回かに分けて測定してもよい。
　以上が試験装置１００の構成である。続いて、試験装置１００の利点を説明する。
　診断用ウェハ１７０に形成した磁気検出ユニット１７２は、被試験ウェハ１０に形成される被試験デバイス１２と同じ高さに存在することとなる。したがって、診断用ウェハ１７０上の磁気検出ユニット１７２によって、被試験ウェハ１０に形成される被試験デバイス１２に印加されるであろう外部磁場ＢＥＸを正確に測定することが可能となる。
　磁気検出ユニット１７２は診断用ウェハ１７０に半導体プロセスで集積化して作製することができるため、従来の市販の磁気プローブよりも高密度に配置することができる。したがって、Ｎ個の磁気検出ユニット１７２によって、磁場印加装置１４０が発生する外部磁場ＢＥＸを多点で測定でき、その強度分布を得ることができる。
　従来の市販磁気プローブを用いる手法では、磁気プローブに専用の計測器を用いる必要があり、計測器の出力をテスタ本体１１０に取り込みたい場合、ユーザは、複雑な試験システムを構築する必要がある。これに対して、本実施の形態では、磁気検出ユニット１７２から得られる電気信号を、テストヘッド１２０に内蔵されるハードウェア、すなわち試験装置１００が標準的に備えるハードウェアを利用して処理することができ、さらに、得られた磁気分布に関するデータをテスタ本体１１０が直接的に処理することが可能である。
　続いて実施の形態２に関連する変形例を説明する。
（変形例１）
　図８は、変形例１に係る試験装置１００Ａを示す図である。この変形例１では、診断用プローブカード１８０において、複数の磁気検出ユニット１７２のＧＮＤピンは共通に接続され、接地されている。診断用プローブカード１８０においてＧＮＤピン同士をショートすることにより、インピーダンスを下げることができ、ノイズに対する耐性を高めることができる。
（変形例２）
　図９は、変形例２に係る試験装置１００Ｂを示す図である。磁気検出ユニット１７２は、磁気センサ１７４と、電源ピンＶＤＤ、接地ピンＧＮＤ、一対の出力ピンＯＵＴＰ，ＯＵＴＮを有する。磁気センサ１７４が発生する正極と負極の電気信号Ｈ＋，Ｈ－は、出力ピンＯＵＴＰ，ＯＵＴＮを経由して、診断用プローブカード１８０に供給される。この例では、磁気センサ１７４はホール素子である。診断用プローブカード１８０は、電気信号Ｈ＋，Ｈ－を差動増幅するアンプ１８４を備える。アンプ１８４の出力は、ウェハ接続ＨｉＦｉｘ１５０を経由してＤＶＭ１２４に供給され、取り込まれる。
　上述の変形例１は、変形例２に比べてプローブ針１８２の本数を減らすことができるという利点がある。一方、変形例２は、アンプ１８４としてディスクリート部品を利用できるため、診断用ウェハ１７０に集積化されるアンプ１７６よりも性能が安定した、および／または高性能なものを用いることができる。
（変形例３）
　図１０は、変形例３に係る試験装置１００Ｃを示す図である。磁気検出ユニット１７２の構成は変形例２と同様である。変形例３では、磁気センサ１７４が発生する正極と負極の電気信号Ｈ＋，Ｈ－は、出力ピンＯＵＴＰ，ＯＵＴＮ、診断用プローブカード１８０、ウェハ接続ＨｉＦｉｘ１５０を介して、ＤＶＭ１２４に供給され、取り込まれる。変形例３は、ホール信号Ｈ＋，Ｈ－の信号レベルが十分に大きく、Ｓ／Ｎ比が高いプラットフォームにおいて有効である。
（変形例４）
　磁気検出ユニット１７２は、磁気センサ１７４としてホール素子に替えて、磁場に応じて抵抗が変化するＭＲ（磁気抵抗）センサを備えてもよい。図１１（ａ）～（ｃ）は、変形例４に係る磁気検出ユニット１７２およびテストヘッド１２０の回路図である。図１１（ａ）、（ｂ）の磁気検出ユニット１７２Ｅ、１７２ＦはＭＲ素子１７８を含む。図１１（ａ）のテストヘッド１２０Ｅは、電流印加／電圧測定によって、ＭＲ素子１７８の抵抗値の変化を検出する。図１１（ｂ）のテストヘッド１２０Ｆは、電圧印加／電流測定によって、ＭＲ素子１７８の抵抗値の変化を検出する。図１１（ｃ）の磁気検出ユニット１７２Ｇは、ＭＲ素子１７８に加えて、抵抗１７９を含む。テストヘッド１２０Ｇは、ＦＯＲＣＥピンとＧＮＤピンの間に定電圧を印加し、ＳＥＮＳＥピンに発生する電圧を測定する。抵抗１７９を、診断用プローブカード１８０に設けてもよい。
（変形例５）
　実施の形態では、被試験ウェハ１０を分割して検査する場合を説明したが、ウェハ一括方式（Full Wafer Contact）にも本開示は適用可能である。この場合、磁場印加装置１４０は、被試験ウェハ１０の全面にわたり、均一な磁場を印加可能に構成される。
（変形例６）
　図１２は、変形例６に係る試験装置１００Ｆを示す図である。ステージ１３０には温度制御機構が組み込まれている場合がある。車載向け用途のデバイスは－５０℃～１７０℃の温度範囲で動作することが要求される場合があり、その場合、ステージ１３０の温度も、－５０℃～－７０℃まで冷却される。ステージ１３０の冷却の結果、ウェハ接続ＨｉＦｉｘ１５０の温度が低下すると、結露が発生するおそれがある。そこでウェハ接続ＨｉＦｉｘ１５０には、ドライエア供給源１５４からドライエアが供給可能となっている。
　磁場印加装置１４０は発熱体であるため、その発熱が、試験用プローブカード１６０やステージ１３０に影響を及ぼすことは好ましくない。ドライエアのみによる空冷では、冷却能力が不足する様な場合には、ウェハ接続ＨｉＦｉｘ１５０を冷却するための冷却チラー１９０を設けることで、試験用プローブカード１６０やステージ１３０への熱的な影響を低減できる。
　図１３は、磁場印加装置１４０Ｆの構成例を示す図である。磁場印加装置１４０Ｆには、コア１４２と密に接触して熱的に結合された冷却機構１５６が設けられる。冷却機構１５６の内部には、冷媒パイプ１９２を経由して冷媒が流入し、冷却機構１５６の内部で熱を奪った冷媒が、冷却機構１５６から冷媒パイプ１９２を介して排出される。
　またウェハ接続ＨｉＦｉｘ１５０を冷却することで、作業者が接触してやけどを負うなどの被災を防止できる。
　また、磁場印加装置１４０からは、被試験ウェハ１０に印加すべき外部磁場ＢＥＸとは別に、望ましくない漏洩磁場が発生する。この漏洩磁場は、被試験ウェハ１０や試験装置１００自体、あるいは周囲の機器や人体に悪影響を及ぼすおそれがある。そこで、図１３に示すように、磁場印加装置１４０Ｆは、漏洩磁場を遮蔽する磁気シールド機構１５８を備える。
（変形例７）
　実施の形態では、磁場印加装置１４０に対する制御信号を、テストヘッド１２０のインタフェース回路１２８とウェハ接続ＨｉＦｉｘ１５０のインタフェース回路１５２の通信で伝送することとしたがその限りでなく、それとは別の経路で伝送するようにしてもよい。
　磁場印加装置１４０のコントローラを追加し、テスタ本体１１０から、コントローラに制御信号を与え、このコントローラが磁場印加装置１４０の発生磁場を制御するようにしてもよい。
　また、磁場印加装置１４０のうち、主要部であるコア１４２およびコイル１４４がウェハ接続ＨｉＦｉｘ１５０に内蔵されていればよく、周辺回路である駆動回路１４６は、ウェハ接続ＨｉＦｉｘ１５０の外部に設けてもよい。この場合、テスタ本体１１０から駆動回路１４６を制御するようにしてもよい。
　実施の形態にもとづき本開示を説明したが、実施の形態は、本開示の原理、応用を示しているにすぎず、実施の形態には、請求の範囲に規定された本開示の思想を逸脱しない範囲において、多くの変形例や配置の変更が認められる。
　本開示は、半導体試験装置に関する。
　１００　試験装置
　１１０　テスタ本体
　１２０　テストヘッド
　１２２　デバイス電源
　１２４　ＤＶＭ
　１２６　パターン発生器
　１２８　インタフェース回路
　１３０　ステージ
　１４０　磁場印加装置
　１４２　コア
　１４４　コイル
　１４６　駆動回路
　１５０　ウェハ接続ＨｉＦｉｘ
　１５２　インタフェース回路
　１５４　ドライエア供給源
　１５６　冷却機構
　１５８　磁気シールド機構
　１６０　試験用プローブカード
　１６２　プローブ針
　１７０　診断用ウェハ
　１７２　磁気検出ユニット
　１７４　磁気センサ
　１７６　アンプ
　１７８　ＭＲ素子
　１７９　抵抗
　１８０　診断用プローブカード
　１８２　プローブ針
　１８４　アンプ
　１９０　冷却チラー
　１０　被試験ウェハ
　１２　被試験デバイス
　１４　同測領域

Claims (4)

  1. 　磁気抵抗メモリもしくは磁気センサを含む被試験デバイスが形成された被試験ウェハを試験する試験装置であって、
    　テストヘッドと、
    　試験工程において前記被試験ウェハが載置されるステージと、
    　前記試験工程において、前記被試験ウェハに対してプローブコンタクト可能に構成される試験用プローブカードと、
    　前記試験用プローブカードと前記テストヘッドの間に設けられる接続ユニットと、
    　前記接続ユニットに設けられ、前記試験工程において前記被試験ウェハに磁場を印加する磁場印加装置と、
    　を備えることを特徴とする試験装置。
  2. 　前記磁場印加装置は、
    　コアと、
    　前記コアに巻装されるコイルと、
    　前記コイルを駆動する駆動回路と、
    　を備え、
    　前記接続ユニットは、前記テストヘッドから前記駆動回路に対する制御信号を受信するインタフェース回路をさらに備えることを特徴とする請求項１に記載の試験装置。
  3. 　前記磁場印加装置は、
    　コアと、
    　前記コアに巻装されるコイルと、を備え、
    　前記コイルを駆動する駆動回路は、前記接続ユニットの外部に設けられることを特徴とする請求項１に記載の試験装置。
  4. 　複数の磁気検出ユニットが形成されており、前記試験装置の診断工程において、前記被試験ウェハに替えて前記ステージに載置され、各磁気検出ユニットにより前記磁場印加装置が発生する磁場を測定可能な診断用ウェハと、
    　前記診断工程において前記試験用プローブカードに替えて使用され、前記診断用ウェハに対してプローブコンタクト可能に構成される診断用プローブカードと、
    　をさらに備えることを特徴とする請求項１から３のいずれかに記載の試験装置。
PCT/JP2020/046822 2020-02-10 2020-12-15 試験装置 WO2021161645A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020217033909A KR102607920B1 (ko) 2020-02-10 2020-12-15 시험 장치
CN202080031306.7A CN113748496A (zh) 2020-02-10 2020-12-15 试验装置
US17/512,042 US11828798B2 (en) 2020-02-10 2021-10-27 Test apparatus

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2020020832A JP7389434B2 (ja) 2020-02-10 2020-02-10 試験装置
JP2020-020832 2020-02-10

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US17/512,042 Continuation US11828798B2 (en) 2020-02-10 2021-10-27 Test apparatus

Publications (1)

Publication Number Publication Date
WO2021161645A1 true WO2021161645A1 (ja) 2021-08-19

Family

ID=77291533

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2020/046822 WO2021161645A1 (ja) 2020-02-10 2020-12-15 試験装置

Country Status (6)

Country Link
US (1) US11828798B2 (ja)
JP (1) JP7389434B2 (ja)
KR (1) KR102607920B1 (ja)
CN (1) CN113748496A (ja)
TW (1) TWI775263B (ja)
WO (1) WO2021161645A1 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI803044B (zh) * 2021-11-05 2023-05-21 南亞科技股份有限公司 積體電路測試裝置及其測試方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334077A (ja) * 1991-05-10 1992-11-20 Aichi Tokei Denki Co Ltd 磁気抵抗素子の磁気特性測定方法及び磁気特性測定装置
JP2004151056A (ja) * 2002-11-01 2004-05-27 Hitachi Metals Ltd 弱磁界発生装置および磁界センサの検査方法
JP2007024518A (ja) * 2005-07-12 2007-02-01 Yamaha Corp 磁気センサモジュールの検査方法
JP2007147568A (ja) * 2005-11-30 2007-06-14 Fujitsu Ltd プローブカード
JP2012198102A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気センサ測定装置

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006024845A (ja) * 2004-07-09 2006-01-26 Yamaha Corp プローブカード及び磁気センサの検査方法
DE102006057385B4 (de) 2006-12-04 2012-11-29 Micronas Gmbh Verfahren zur Überprüfung der Messgenauigkeit mindestens eines Magnetfeld-Sensors
US9035671B2 (en) * 2011-07-06 2015-05-19 Everspin Technologies, Inc. Probe card and method for testing magnetic sensors
US9678169B2 (en) 2014-07-09 2017-06-13 Voltafield Technology Corp. Testing assembly for testing magnetic sensor and method for testing magnetic sensor
KR20190051240A (ko) * 2017-11-06 2019-05-15 삼성전자주식회사 테스트 장치
US10761154B2 (en) * 2018-01-19 2020-09-01 Taiwan Semiconductor Manufacturing Company, Ltd. Ferromagnetic resonance (FMR) electrical testing apparatus for spintronic devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH04334077A (ja) * 1991-05-10 1992-11-20 Aichi Tokei Denki Co Ltd 磁気抵抗素子の磁気特性測定方法及び磁気特性測定装置
JP2004151056A (ja) * 2002-11-01 2004-05-27 Hitachi Metals Ltd 弱磁界発生装置および磁界センサの検査方法
JP2007024518A (ja) * 2005-07-12 2007-02-01 Yamaha Corp 磁気センサモジュールの検査方法
JP2007147568A (ja) * 2005-11-30 2007-06-14 Fujitsu Ltd プローブカード
JP2012198102A (ja) * 2011-03-22 2012-10-18 Toshiba Corp 磁気センサ測定装置

Also Published As

Publication number Publication date
TWI775263B (zh) 2022-08-21
KR20210142157A (ko) 2021-11-24
US11828798B2 (en) 2023-11-28
JP2021128955A (ja) 2021-09-02
CN113748496A (zh) 2021-12-03
KR102607920B1 (ko) 2023-11-29
JP7389434B2 (ja) 2023-11-30
US20220050138A1 (en) 2022-02-17
TW202134668A (zh) 2021-09-16

Similar Documents

Publication Publication Date Title
JP5737536B2 (ja) プローバ
JP4672462B2 (ja) 誘電膜の漏洩電流特性を検査する装置およびその方法
JP2006060227A (ja) 集積炭素ナノチューブセンサ
JP2007040926A (ja) プローバ
US20230273258A1 (en) Array of Through-Silicon Via Contact Points on a Semiconductor Die
WO2021161645A1 (ja) 試験装置
TW201925771A (zh) 測試系統、測試介面板、半導體裝置及其製造方法
TWI736201B (zh) 晶片測試電路及其測試方法
WO2021161644A1 (ja) 試験装置
US20060170433A1 (en) Semiconductor test circuit
US11761983B2 (en) Probe card integrated with a hall sensor
TWI735915B (zh) 與面向受測裝置側之光源整合的晶圓探針卡及製造方法
JP3865185B2 (ja) 半導体装置とその試験装置及び試験方法
TWI449933B (zh) 晶片之測試系統
JP4137082B2 (ja) 半導体装置の試験装置
US6771089B1 (en) Test fixture having an adjustable capacitance and method for testing a semiconductor component
JP2006003135A (ja) 半導体集積回路の不良診断方法
US20150121159A1 (en) Semiconductor integrated circuit
KR101451321B1 (ko) 자계를 이용한 챔버 장치
US20110128032A1 (en) Wafer for testing, test system, and semiconductor wafer
TW202300933A (zh) 積體電路裝置之檢測系統、訊號源及電源供應裝置
KR20080027592A (ko) 반도체 불량 분석 장치 및 이를 이용한 반도체 불량 분석방법
KR101575959B1 (ko) 프로브 테스터 및 프로브 테스트 방법
JP2002334966A (ja) マルチチップモジュールおよびその検査方法
JP2010223791A (ja) 半導体装置及びその検査方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 20919327

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 20217033909

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 20919327

Country of ref document: EP

Kind code of ref document: A1