KR20190051240A - 테스트 장치 - Google Patents

테스트 장치 Download PDF

Info

Publication number
KR20190051240A
KR20190051240A KR1020170146661A KR20170146661A KR20190051240A KR 20190051240 A KR20190051240 A KR 20190051240A KR 1020170146661 A KR1020170146661 A KR 1020170146661A KR 20170146661 A KR20170146661 A KR 20170146661A KR 20190051240 A KR20190051240 A KR 20190051240A
Authority
KR
South Korea
Prior art keywords
test
magnetic field
field generating
test head
head body
Prior art date
Application number
KR1020170146661A
Other languages
English (en)
Inventor
어경훈
김민구
복인봉
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020170146661A priority Critical patent/KR20190051240A/ko
Priority to US15/995,918 priority patent/US20190137543A1/en
Publication of KR20190051240A publication Critical patent/KR20190051240A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/07—Non contact-making probes
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0491—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets for testing integrated circuits on wafers, e.g. wafer-level test cartridge
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/06—Measuring leads; Measuring probes
    • G01R1/067—Measuring probes
    • G01R1/073—Multiple probes
    • G01R1/07307—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card
    • G01R1/07342—Multiple probes with individual probe elements, e.g. needles, cantilever beams or bump contacts, fixed in relation to each other, e.g. bed of nails fixture or probe card the body of the probe being at an angle other than perpendicular to test object, e.g. probe card
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2868—Complete testing stations; systems; procedures; software aspects
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/2872—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation
    • G01R31/2881—Environmental, reliability or burn-in testing related to electrical or environmental aspects, e.g. temperature, humidity, vibration, nuclear radiation related to environmental aspects other than temperature, e.g. humidity or vibrations
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2886—Features relating to contacting the IC under test, e.g. probe heads; chucks
    • G01R31/2889—Interfaces, e.g. between probe and tester
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/302—Contactless testing
    • G01R31/315—Contactless testing by inductive methods
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/56—External testing equipment for static stores, e.g. automatic test equipment [ATE]; Interfaces therefor
    • G11C29/56016—Apparatus features
    • H01L43/08—
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N50/00—Galvanomagnetic devices
    • H10N50/10—Magnetoresistive devices
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/16—Magnets
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C2029/5002—Characteristic

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Engineering & Computer Science (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Hall/Mr Elements (AREA)

Abstract

본 발명의 일 실시예에 따른 테스트 장치는 테스트 헤드 바디, 상기 테스트 헤드 바디에 장착되는 테스트 보드, 상기 테스트 보드의 하부에 결합되는 스프링 핀 블록 및 상기 테스트 헤드 바디, 상기 테스트 보드 및 상기 스프링 핀 블록을 관통하는 자기장 발생부를 포함한다.

Description

테스트 장치{TEST APPARATUS}
본 발명은 테스트 장치에 관한 것이다. 구체적으로, 본 발명은 반도체 소자를 테스트하는 장치에 관한 것이다.
반도체 제품은 그 부피가 점점 작아지면서도 고 용량의 데이터 처리를 요하고 있다. 따라서 반도체 제품에 사용되는 메모리 소자의 동작 속도를 높이고 집적도를 높일 필요가 있다. 이러한 요구를 만족시키기 위하여 자성체의 극성 변화에 따른 저항 변화를 이용하여 메모리 기능을 구현하는 MRAM(Magnetic RAM)이 제시되고 있다.
MRAM이 포함된 반도체 제품을 생산하기 위한 제조 공정은 웨이퍼 상에 반도체 소자들을 형성하는 팹(FAB, Fabrication) 공정과, 웨이퍼 상에 형성된 각각의 반도체 소자들의 전기적 특성을 검사하는 EDS(Electric Die Sorting) 공정, 그리고 EDS 공정에 의해 양품으로 판별된 반도체 소자들을 개개로 분리시킨 다음, 반도체 소자들이 외부의 기계적, 물리적, 화학적인 충격으로부터 보호되도록 패키징(Packaging)하는 어셈블리(Assembly) 공정을 포함한다.
이들 공정 중에서 EDS 공정은 웨이퍼 상에 형성된 반도체 소자들의 결함 여부를 판별하기 위해 테스트 장치에 의해 반도체 소자들의 다양한 전기적인 특성을 검사하는 공정으로서, 불량이 발생된 반도체 소자를 리페어(repair)하고 리페어가 불가능한 반도체 소자들을 제거한다.
그러나, 일반적으로 테스트 장치에 자기장 인가 장치가 구비되어 있지 않아 외부 자기장 하에서 MRAM의 동작 특성을 테스트하는 방법이 문제된다.
본 발명의 기술적 사상이 이루고자 하는 기술적 과제 중 하나는, 자기장을 인가한 상태에서 반도체 소자의 전기적인 특성을 측정할 수 있는 테스트 장치를 제공하는데 있다.
본 발명의 일 실시예에 따른 테스트 장치는 테스트 헤드 바디, 상기 테스트 헤드 바디에 장착되는 테스트 보드, 상기 테스트 보드의 하부에 결합되는 스프링 핀 블록 및 상기 테스트 헤드 바디, 상기 테스트 보드 및 상기 스프링 핀 블록을 관통하는 자기장 발생부를 포함한다.
본 발명의 일 실시예에 따른 테스트 장치는 테스트 헤드, 상기 테스트 헤드를 수직으로 관통하는 자기장 발생부, 및 상기 자기장 발생부의 상부에 부착되는 수직 구동부를 포함하고, 상기 자기장 발생부는 상기 테스트 헤드를 관통하는 기둥부, 및 상기 기둥부의 하부에 장착된 전자석를 포함한다.
본 발명의 일 실시예에 따른 테스트 장치는 반도체 소자를 테스트하기 위한 전기 신호를 입출력하는 테스트 제어부, 상기 테스트 제어부에 전기적으로 연결되는 테스트 헤드, 상기 테스트 헤드를 관통하고, 상기 테스트 제어부에 전기적으로 연결되고, 상기 반도체 소자에 자기장을 인가하는 자기장 발생부, 및 상기 테스트 헤드의 아래에 구비되고, 홀 및 상기 홀에 인접하게 배치된 탐침들을 가지는 프로브 카드를 포함하고, 상기 자기장 발생부는 상기 홀의 직경보다 작은 직경을 가지는 돌출부를 가질 수 있다.
본 발명의 테스트 장치는 자기장이 인가된 상태에서 반도체 소자의 전기적인 특성을 테스트할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1 내지 도 3은 본 발명의 일 실시예에 따른 테스트 장치를 나타내는 도면들이다.
도 4는 본 발명의 일 실시예에 따른 테스트 장치에 의해 테스트될 수 있는 반도체 소자를 나타내는 회로도이다.
도 5는 도 4의 비휘발성 메모리 셀을 나타내는 사시도이다.
도 6a 및 도 6b는 자기 저항 소자의 자화 방향 및 읽기 동작을 설명하는 도면들이다.
도 7은 본 발명의 일 실시예에 따른 테스트 장치에 의해 측정될 수 있는 반도체 소자의 특성을 나타내는 도면이다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 다음과 같이 설명한다.
도 1 내지 도 3을 참조하면, 본 발명의 일 실시 예에 따른 테스트 장치(10)는 테스트 제어부(11), 테스트 헤드(12), 자기장 발생부(15) 및 측정부(17)를 포함한다.
측정부(17)는 반도체 소자의 전기적 특성을 검사하는 공간을 제공한다. 측정부(17)의 상단에는 상기 반도체 소자와의 전기적인 연결을 위한 탐침들(probe needle, P2)을 가지는 프로브 카드(19)가 위치한다. 프로브 카드(19)는 테스트 제어부(11)에서 발생된 전기 신호가 상기 반도체 소자에 전달되도록 중간 매개체로서의 역할을 한다. 이때, 상기 반도체 소자는 웨이퍼(W) 상에 형성되어 있다.
측정부(17)의 내부에는 웨이퍼(W)를 지지하는 척(18)이 장착된다. 척(18)은 테스트 동작 시에는 상기 반도체 소자를 테스트 수행 위치로 이송할 수 있다. 웨이퍼(W)에는 다수의 반도체 소자들이 형성되어 있으며, 상기 반도체 소자들을 테스트 수행 위치로 이송하기 위해 위해, 척(18)은 상하로 이동되거나 좌우로 이동될 수 있다.
테스트 헤드(12)는 테스트 제어부(11)와 전기적으로 연결되고, 테스트 시에는 측정부(17)의 상단에 위치한 프로브 카드(19)에 결합된다. 이때, 테스트 제어부(11)로부터 전달되는 전기 신호는 테스트 헤드(12)를 경유하여 프로브 카드(19)로 전달된다.
테스트 헤드(12)는 테스트 헤드 바디(12a), 테스트 헤드 바디(12a)에 장착되는 테스트 보드(12b), 및 테스트 보드(12b)의 하부에 결합되는 스프링 핀 블록(12c)를 포함할 수 있다. 스프링 핀 블록(12c)의 밑면에는 프로브 카드(19)에 전기적으로 연결되는 다수의 스프링 핀들(P1)이 마련될 수 있다.
테스터 제어부(11)에서 발생되어 테스트 헤드(12)로 전달된 전기 신호는 테스트 헤드(12)의 테스트 보드(12b), 스프링 핀 블록(12c)의 스프링 핀(P1)을 순차적으로 경유하여 프로브 카드(19)로 전달된다. 프로브 카드(19)로 전달된 전기 신호는 웨이퍼(W)에 형성된 반도체 소자에 인가된다.
상기 반도체 소자에서 출력된 테스트 결과는 탐침들(P2)을 통해 프로브 카드(19)로 전달된다. 프로브 카드(19)는 상기 테스트 결과를 테스트 헤드(12)로 전송한다. 테스트 제어부(11)는 테스트 헤드(12)로부터 상기 테스트 결과를 전달받아 저장하거나 디스플레이할 수 있다. 테스트 제어부(2100)는 상기 반도체 소자의 검사를 위한 전기 신호를 출력하고, 테스트 결과를 입력 받아 상기 반도체 소자의 정상 동작 여부를 판단한다.
자기장 발생부(15)는 테스트 헤드(12)를 관통하고, 테스트 제어부(11)에 전기적으로 연결되고, 테스트 시에 상기 반도체 소자에 자기장을 인가할 수 있다.
테스트 제어부(11)은 자기장 발생부(15)의 온/오프를 제어하거나, 자기장 발생부(15)에서 인가하는 자기장의 세기 등을 조절할 수 있다.
자기장 발생부(15)는 테스트 헤드 바디(12a), 테스트 보드(12b) 및 스프링 핀 블록(12c)을 관통할 수 있다. 자기장 발생부(15)는 테스트 헤드 바디(12a), 테스트 보드(12b) 및 스프링 핀 블록(12c)을 관통하는 기둥부(27) 및 기둥부(27)의 하부에 장착된 전자석(21)을 포함한다. 전자석(21)은 코어 및 상기 코어를 감는 솔레노이드 코일을 포함할 수 있다. 전자석(21)은 하면에 돌출부(21P)를 가진다. 보다 상세히, 상기 코어가 돌출부(21P)를 포함한다.
테스트 헤드(12)의 아래에 구비되는 프로브 카드(19)는 중앙부에 위치한 홀(H) 및 상기 홀(H)에 인접하게 배치된 탐침들(P2)을 가지는 데, 돌출부(21P)는 홀(H)의 직경보다 작은 직경을 가질 수 있다. 돌출부(21P)는 경사진 측벽을 가질 수 있다. 테스트 시에 자기장 인가를 위해 돌출부(21P)는 홀(H) 내로 삽입될 수 있다.
본 발명의 일 실시예에 따른 테스트 장치는 자기장 발생부(15)의 상부에 부착되는 수직 구동부(16)를 더 포함할 수 있다.
기둥부(27)은 전자석(21)이 장착되는 하부(25)와 하부(25)보다 작은 직경을 가지는 상부(26)을 포함할 수 있다. 기둥부(27)의 상부(26)에는 나사선이 형성될 수 있다. 수직 구동부(16)는 기둥부(27)를 회전시킬 수 있다. 기둥부(27)이 회전함으로써, 자기장 발생부(15)는 수직 방향으로 또는 상하로 이동할 수 있다. 예를 들어, 기둥부(27)이 한바퀴 회전할 때마다 돌출부(21P)의 높이가 2mm씩 상승하거나 하강할 수 있다. 즉, 수직 구동부(16)은 자기장 발생부(15)의 돌출부(21P)와 웨이퍼(W) 사이의 간격을 조절하여, 반도체 소자에 인가되는 자기장의 세기를 조절할 수 있다.
자기장 발생부(15)는 테스트 헤드(12)의 상면에 고정되고, 기둥부(27)의 상부(26)가 결합되는 지지 상판(29)을 더 포함할 수 있다. 지지 상판(29)은 기둥부(27)의 상부(26)가 결합되는 홀을 가지고, 상기 홀의 내벽은 나사선을 가질 수 있다.
자기장 발생부(15)는 전자석(21)의 외측을 감싸는 냉각부(23)를 더 포함할 수 있다. 냉각부(23)는 냉각수 또는 냉각 가스가 흐르는 금속 관일 수 있다. 냉각부(23)의 입력단과 출력단은 자기장 발생부(15)의 기둥부(27)의 내부를 통해 외부에 연결될 수 있다.
도 4는 본 발명의 일 실시예에 따른 테스트 장치에 의해 테스트될 수 있는 반도체 소자를 나타내는 회로도이다.
도 4를 참조하면, 반도체 소자(200)는 셀 어레이(221), 로우 디코더(222), 컬럼 디코더(223), 쓰기 드라이버(224) 및 센스 앰프(225)를 포함할 수 있다.
셀 어레이(221)는 복수의 워드 라인(WL1~WLn, 단 n은 1 이상의 자연수), 복수의 비트 라인(BL1~BLm, 단 m은 1이상의 자연수) 및 워드 라인들(WL1~WLn)과 비트 라인들(BL1~BLm)이 교차하는 영역에 배치되는 다수의 메모리 셀(100)을 포함한다. 메모리 셀(100)이 STT-MRAM(Spin transfer torque magnetic resistive random access memory)셀로 구현되는 경우, 셀 트랜지스터 및 자성 물질을 가지는 자기 저항 소자를 포함할 수 있다.
자기 저항 소자들은 상 변화 물질을 이용하는 PRAM(Phase Change Random Access Memory), 전이금속산화물(Complex Metal Oxide) 등의 가변 저항 물질을 이용한 RRAM(Resistive Random Access Memory) 등의 저항성 소자로 대체될 수도 있다. 저항성 소자들을 구성하는 물질들은 전류 또는 전압의 크기나 방향에 따라서 그 저항값이 가변되며, 전류 또는 전압이 차단되어도 그 저항값을 그대로 유지하는 특성이 있다.
로우 디코더(222) 및 컬럼 디코더(223)는 각각 복수의 스위치들을 포함한다. 로우 디코더(222)는 로우 어드레스에 응답하여 스위칭되어 워드 라인(WL)을 선택하며, 컬럼 디코더(223)는 컬럼 선택 신호(CSL1~CSLm)를 생성하여, 어느 하나의 비트 라인을 선택할 수 있다. 복수의 비트 라인(BL1~BLm)은 쓰기 드라이버(224)와 연결된다. 쓰기 드라이버(224)는 외부의 커맨드에 응답하여 쓰기 동작을 하기 위한 전류를 메모리 셀(100)에 인가할 수 있다.
데이터 읽기 시에는 메모리 셀(100)의 저항에 따라 비트 라인에 인가되는 전압이 달라진다. 비트 라인에 인가된 전압이 센스 앰프(225)로 전달되면, 센스 앰프(225)에서는 기준 전압(Vref)과 비트 라인 전압의 차를 센싱하여 데이터 신호를 출력할 수 있다.
도 5는 도 4의 비휘발성 메모리 셀을 나타내는 사시도이다.
도 5를 참조하면, 메모리 셀(100)은 자기 저항 소자(110) 및 셀 트랜지스터(CT)를 포함할 수 있다. 셀 트랜지스터(CT)의 게이트는 워드 라인(WL1)에 연결되고, 셀 트랜지스터(CT)의 일 전극은 자기 저항 소자(110)를 통해 비트 라인(BL1)에 연결된다. 또한, 셀 트랜지스터(CT)의 다른 전극은 소스 라인(SL)에 연결된다.
자기 저항 소자(110)는 고정 층(Pinned layer, 113)과 자유 층(free layer, 111) 및 이들 사이에 터널 층(112)을 포함할 수 있다. 고정 층(113)의 자화 방향은 고정되어 있으며, 자유 층(111)의 자화 방향은 조건에 따라 고정 층(113)의 자화 방향과 같거나 역방향이 될 수 있다. 고정 층(113)의 자화 방향을 고정시켜 주기 위하여, 예컨대, 반강자성층(anti-ferromagnetic layer, 미도시)이 더 구비될 수 있다.
상기 STT-MRAM의 쓰기 동작을 하기 위해서는, 워드 라인(WL1)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL1)과 소스 라인(SL) 사이에 쓰기 전류(WC1, WC2)를 인가한다.
상기 STT-MRAM의 읽기 동작을 하기 위해서는, 워드 라인(WL1)에 로직 하이의 전압을 주어 셀 트랜지스터(CT)를 턴 온 시키고, 비트 라인(BL1)으로부터 소스 라인(SL) 방향으로 읽기 전류를 인가하여, 측정되는 저항값에 따라 자기 저항 소자(110)에 저장된 데이터를 판별할 수 있다.
도 6a 및 도 6b는 자기 저항 소자의 자화 방향 및 읽기 동작을 설명하는 도면들이다.
도 6a 및 도 6b를 참조하면, 자기 저항 소자의 저항값은 자유 층(111)의 자화 방향에 따라 달라진다. 자기 저항 소자에 리드 전류(I(A))를 인가하면 자기 저항 소자의 저항값에 따른 데이터 전압이 출력된다. 리드 전류(I(A))의 세기는 쓰기 전류(WC)의 세기보다 매우 작기 때문에, 리드 전류(I(A))에 의해 자유 층(11)의 자화 방향이 변화되지 않는다.
도 6a를 참조하면, 자기 저항 소자에서 자유 층(111)의 자화 방향과 고정 층(113)의 자화 방향이 평행(parallel)하게 그리고 같은 방향이 되게 배치될 수 있다. 리드 전류(I(A))가 인가되면 자기 저항 소자는 상대적으로 낮은 저항값을 갖는다. 이때 데이터는 '0'이라고 정의할 수 있다.
도 6b를 참조하면, 자기 저항 소자는 자유 층(111)의 자화 방향이 고정 층(113)의 자화 방향과 반 평행(antiparallel) 즉, 반대 방향으로 배치될 수 있다. 이때, 자기 저항 소자는 상대적으로 높은 저항값을 갖는다. 이 경우 리드 전류(I(A))의 인가에 의하여 데이터 '1'을 읽을 수 있다.
도 6a 및 도 6b에서는 자기 저항 소자(110)의 자유 층(111)과 고정 층(113)을 수평 방향의 자화 방향을 가지는 것으로 도시하였으나, 다른 실시 예로서 자유 층(111)과 고정 층(113)은 수직 방향의 자화 방향을 가질 수 있다.
도 7은 본 발명의 일 실시예에 따른 테스트 장치에 의해 측정될 수 있는 반도체 소자의 특성을 나타내는 도면이다.
본 발명의 일 실시예에 따른 테스트 장치는 자기장 발생부(15)를 구비하고 있으므로, STT-MRAM의 저항(R)-외부 자계(H) 히스테리시스 특성을 측정할 수 있다. 도 7에는 평행 상태에서 반평행 상태로, 그리고 반평행 상태에서 평행 상태로 스위칭하는 이상적인 R-H 히스테리시스 곡선을 예시적으로 도시하였다.
이상적인 R-H 히스테리시스 곡선의 경우, 평행 상태에서 반평행 상태로 스위칭하는 외부 자계의 세기가 반평행 상태에서 평행 상태로 스위칭하는 외부 자계의 세기와 동일하다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
10: 테스트 장치, 11: 테스트 제어부, 12: 테스트 헤드, 15: 자기장 발생부, 16: 수직 구동부, 17: 측정부, 18: 척, 19: 프로브 카드, 21: 전자석, 23: 냉각부, 27: 기둥부, 29: 지지 상판, W: 웨이퍼

Claims (10)

  1. 테스트 헤드 바디;
    상기 테스트 헤드 바디에 장착되는 테스트 보드;
    상기 테스트 보드의 하부에 결합되는 스프링 핀 블록; 및
    상기 테스트 헤드 바디, 상기 테스트 보드 및 상기 스프링 핀 블록을 관통하는 자기장 발생부;
    를 포함하는 테스트 장치.
  2. 제1항에서,
    상기 자기장 발생부는 상기 테스트 헤드 바디, 상기 테스트 보드 및 상기 스프링 핀 블록을 관통하는 기둥부; 및
    상기 기둥부의 하부에 장착된 전자석;를 포함하는 테스트 장치.
  3. 제2항에서,
    상기 자기장 발생부의 상부에 부착되는 수직 구동부를 더 포함하는 테스트 장치.
  4. 제3항에서,
    상기 기둥부의 상부에는 나사선이 형성되고,
    상기 수직 구동부는 상기 기둥부를 회전시키는 테스트 장치.
  5. 제2항에서,
    상기 전자석은 코어 및 상기 코어를 감는 솔레노이드 코일을 포함하고,
    상기 코어는 돌출부를 가지는 테스트 장치.
  6. 제5항에서,
    홀 및 상기 홀에 인접하게 배치된 탐침들을 가지는 프로브 카드를 더 포함하고,
    상기 돌출부의 직경은 상기 홀의 직경보다 작은 테스트 장치.
  7. 제5항에서,
    상기 돌출부는 경사진 측벽을 가지는 테스트 장치.
  8. 제2항에서,
    상기 자기장 발생부는 상기 테스트 헤드 바디의 상면에 고정되고, 상기 기둥부의 상부가 결합되는 지지 상판을 더 포함하는 테스트 장치.
  9. 제8항에서,
    상기 지지 상판은 상기 기둥부의 상부가 결합되는 홀을 가지고, 상기 홀의 내벽은 나사선을 가지는 테스트 장치.
  10. 제2항에서,
    상기 자기장 발생부는 상기 전자석의 외측을 감싸는 냉각부를 더 포함하는 테스트 장치.
KR1020170146661A 2017-11-06 2017-11-06 테스트 장치 KR20190051240A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020170146661A KR20190051240A (ko) 2017-11-06 2017-11-06 테스트 장치
US15/995,918 US20190137543A1 (en) 2017-11-06 2018-06-01 Testing apparatus for testing a semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020170146661A KR20190051240A (ko) 2017-11-06 2017-11-06 테스트 장치

Publications (1)

Publication Number Publication Date
KR20190051240A true KR20190051240A (ko) 2019-05-15

Family

ID=66327109

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020170146661A KR20190051240A (ko) 2017-11-06 2017-11-06 테스트 장치

Country Status (2)

Country Link
US (1) US20190137543A1 (ko)
KR (1) KR20190051240A (ko)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102294884B1 (ko) * 2019-06-27 2021-08-27 세메스 주식회사 반도체 소자의 검사 장치 및 반도체 소자의 검사 방법
JP7323127B2 (ja) * 2020-02-10 2023-08-08 株式会社アドバンテスト 試験装置
JP7389434B2 (ja) * 2020-02-10 2023-11-30 株式会社アドバンテスト 試験装置
US11927604B2 (en) * 2020-05-15 2024-03-12 Texas Instruments Incorporated Multi-site concurrent wafer probe magnetic circuit testing
CN114952676B (zh) * 2022-07-27 2022-11-25 江苏时代新能源科技有限公司 电池单体固定装置及电池单体检测设备

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5828224A (en) * 1994-03-18 1998-10-27 Fujitsu, Limited Test carrier for semiconductor integrated circuit and method of testing semiconductor integrated circuit
US6252415B1 (en) * 1999-09-14 2001-06-26 Advantest Corp. Pin block structure for mounting contact pins
JP4326495B2 (ja) * 2005-04-20 2009-09-09 山一電機株式会社 半導体基板用検査装置の組立方法
EP2056104B1 (de) * 2007-10-29 2017-12-27 General Electric Technology GmbH Verfahren zum Bestimmen geometrischer Eigenschaften einer Anomalie in einem Werkstück sowie Messvorrichtung zur Durchführung des Verfahrens
US8008936B2 (en) * 2008-11-13 2011-08-30 Qualcomm, Incorporated Probe card actuator
US9594114B2 (en) * 2014-06-26 2017-03-14 Teradyne, Inc. Structure for transmitting signals in an application space between a device under test and test electronics

Also Published As

Publication number Publication date
US20190137543A1 (en) 2019-05-09

Similar Documents

Publication Publication Date Title
KR20190051240A (ko) 테스트 장치
KR20140035013A (ko) 자기장 생성부 및 이것을 포함하는 반도체 테스트 장치
KR101926603B1 (ko) 반도체 메모리 장치 및 반도체 메모리 장치의 번-인 테스트 방법
KR101514125B1 (ko) 분리된 판독/기록 경로를 갖는 메모리 셀
US7158407B2 (en) Triple pulse method for MRAM toggle bit characterization
KR20030061322A (ko) 자기 저항 랜덤 액세스 메모리 셀 어레이 소자의 동작방법, 기록 전류 셋업 방법, 자기 저항 랜덤 액세스메모리 소자, 및 자체 측정의 자기 저항 랜덤 액세스메모리 소자
KR100450466B1 (ko) Ｍｒａｍ용 판독-/기록 아키텍처
KR100562203B1 (ko) Ｍｒａｍ 셀을 위한 기준회로
KR20140028481A (ko) 쓰기 전류를 측정할 수 있는 반도체 메모리 장치 및 쓰기 전류 측정 방법
KR20140011162A (ko) 저항성 메모리 셀을 갖는 반도체 메모리 장치 및 그 테스트 방법
US10665321B2 (en) Method for testing MRAM device and test apparatus thereof
JP2008097811A (ja) 二重接合磁気メモリデバイスの読み出し方法および二重接合磁気メモリデバイスへの書き込み方法
KR100988087B1 (ko) Ｍｒａｍ 특성 분석 장치 및 그 분석 방법
CN106575518A (zh) 非易失性半导体存储器件
US10971245B1 (en) Measurement of MTJ in a compact memory array
US20220291306A1 (en) Magnet configuration systems and methods to detect magnetic tunnel junction coercivity weak bits in mram chips
US20130148417A1 (en) Method for magnetic screening of arrays of magnetic memories
JP3626120B2 (ja) 集積メモリ
US9349427B2 (en) Method for screening arrays of magnetic memories
CN112767989A (zh) 新型存储器测试结构
US7102919B1 (en) Methods and devices for determining writing current for memory cells
KR100772797B1 (ko) 자기저항램과 그의 셀 및 셀 어레이
KR101915845B1 (ko) 자기 저항 메모리 장치 및 이에 있어서 메모리 셀 불량 검사 방법
Aouichi et al. Device Aware Diagnosis for Unique Defects in STT-MRAMs
JP2023044210A (ja) メモリシステムの製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
WITB Written withdrawal of application