TWI803044B - 積體電路測試裝置及其測試方法 - Google Patents
積體電路測試裝置及其測試方法 Download PDFInfo
- Publication number
- TWI803044B TWI803044B TW110141387A TW110141387A TWI803044B TW I803044 B TWI803044 B TW I803044B TW 110141387 A TW110141387 A TW 110141387A TW 110141387 A TW110141387 A TW 110141387A TW I803044 B TWI803044 B TW I803044B
- Authority
- TW
- Taiwan
- Prior art keywords
- integrated circuit
- circuit chip
- fixture
- tester
- tester access
- Prior art date
Links
Images
Landscapes
- Semiconductor Integrated Circuits (AREA)
- Tests Of Electronic Circuits (AREA)
- Testing Of Individual Semiconductor Devices (AREA)
Abstract
一種用以測試積體電路晶片的積體電路測試裝置包含測試治具、測試器接入治具、對齊框以及固定件。測試器接入治具設置於測試治具上。對齊框設置於測試器接入治具上,對齊框配置用以容置積體電路晶片。固定件設置於積體電路晶片和對齊框上,固定件配置用以加壓鎖緊積體電路晶片。積體電路晶片包含球柵陣列,且測試器接入治具的內部空間中包含複數個內部傳輸線,測試器接入治具的複數個內部傳輸線電性連接積體電路晶片的球柵陣列。
Description
本揭示內容是關於一種積體電路測試裝置以及一種測試積體電路晶片的方法。
產線測試動態隨機存取記憶體(dynamic random access memory;DRAM)時,藉由測試治具以及高保真測試器接入治具(high fidelity tester access fixture;HiFIX)來量測DRAM的電性(例如IDD0~IDD8),進而了解DRAM在運行時的功率之耗損是否符合設計。但是,測試治具所量測到的電流是單位時間內的平均電流而不是瞬間電流,因此,並不能直接反應實際應用下的電流變化。
鑑於上述,目前仍需要提供一種測試裝置及測試積體電路晶片的方法以克服前述問題。
本揭示內容提供了一種用以測試積體電路晶片的積體電路測試裝置,積體電路測試裝置包含測試治具、測試器接入治具、對齊框以及固定件。測試器接入治具設置於測試治具上。對齊框設置於測試器接入治具上,對齊框配置用以容置積體電路晶片。固定件設置於積體電路晶片和對齊框上,固定件配置用以加壓鎖緊積體電路晶片。積體電路晶片包含球柵陣列,且測試器接入治具的內部空間中包含複數個內部傳輸線,測試器接入治具的複數個內部傳輸線電性連接積體電路晶片的球柵陣列。
在一些實施方式中,測試器接入治具更包含窗口,窗口配置用以將示波器探棒放置或退出於測試器接入治具的內部空間。
在一些實施方式中,測試器接入治具的上表面包含複數個接腳,複數個接腳配置用以電性連接積體電路晶片的球柵陣列以及複數個內部傳輸線。
在一些實施方式中,複數個接腳設置於對齊框內,且對齊框為矩形對齊框。
在一些實施方式中,測試器接入治具的複數個內部傳輸線電性連接積體電路晶片以及測試治具。
本揭示內容提供了一種測試積體電路晶片的方法,包含以下步驟。利用對齊框將積體電路晶片放置於測試器接入治具上。利用固定件將積體電路晶片固定於測試器接入治具上,使得積體電路晶片電性連接於測試器接入治具。通過測試器接入治具的窗口,將示波器探棒放置於測試器接入治具的內部空間中。通過測試器接入治具的內部空間中的複數個內部傳輸線量測積體電路晶片的電性。
在一些實施方式中,在將積體電路晶片電性連接於測試器接入治具上包含,將積體電路晶片的球柵陣列匹配於測試器接入治具的上表面上的複數個接腳。
在一些實施方式中,複數個內部傳輸線電性連接積體電路晶片以及測試治具。
在一些實施方式中,測試積體電路晶片的方法更包含在通過測試器接入治具的內部空間中的複數個內部傳輸線量測積體電路晶片的電性之後,退出示波器探棒於測試器接入治具之外。
在一些實施方式中,在通過測試器接入治具的內部空間中的複數個內部傳輸線量測積體電路晶片的電性期間,測試器接入治具保持密封。
以下將以實施方式對上述之說明做詳細的描述,並對本揭示內容之技術方案提供更進一步的解釋。
為了使本揭示內容之敘述更加詳盡與完備,可參照所附之圖式及以下所述各種實施例,圖式中相同之號碼代表相同或相似之元件。
以下將以圖式揭露本揭示之複數個實施方式,為明確說明起見,許多實務上的細節將在以下敘述中一併說明。然而,應瞭解到,這些實務上的細節不應用以限制本揭示內容。也就是說,在本揭示內容的部分實施方式中,這些實務上的細節是非必要的。此外,為簡化圖式起見,一些習知慣用的結構與元件在圖式中將以簡單示意的方式繪示之。
雖然下文中利用一系列的步驟來說明在此揭示之方法,但是這些步驟所示的順序不應被解釋為本揭示內容的限制。例如,某些步驟可以按不同順序進行及/或與其它步驟同時進行。此外,並非必須執行所有繪示的步驟及/或特徵才能實現本揭示內容的實施方式。此外,在此所述的每一個步驟可以包含數個子步驟或動作。
由於高保真測試器接入治具(high fidelity tester access fixture;HiFIX)(也可稱為測試器接入治具)上沒有針對量測電流或電壓作出接腳,所以無法由外界監看電流或電壓變化。因此,可以利用第1圖和第2圖所揭示的內容,來利用示波器探棒來量測瞬間電流。
第1圖為根據本揭示內容之一些實施方式所繪示的積體電路測試裝置100之上視圖。第2圖為沿著第1圖的線A-A’之剖面示意圖。積體電路測試裝置100包含測試器接入治具110(下稱HiFIX)、電路板120(又可稱為power card)、積體電路晶片130以及導線140。如第2圖所示,積體電路測試裝置100還包含設置於HiFIX 110下方的測試治具150。電路板120設置於HiFIX 110上,積體電路晶片130設置於電路板120上,導線140電性連接電路板120。
HiFIX 110為積體電路晶片130的端子的訊號連接到測試治具150的訊號傳送接點的一個轉換介面。換句話說,HiFIX 110可以提供波型傳輸、對接(docking)、待測裝置(device under test;DUT)等資訊,使得積體電路晶片130得以進行電性測試。然而,因為HiFIX 110沒有針對量測電流或電壓作出接腳,因此,需透過電路板120來重新佈局,使得積體電路晶片130可以電性連接於HiFIX 110和測試治具150。如第2圖所示,利用從電路板120連接出的導線140,將示波器探棒210接觸導線140來量測瞬間電流。
然而,積體電路測試裝置100所揭示的內容需大量前置作業且測試對象受限,另外,將積體電路晶片130焊接於電路板120上時,可能會損毀積體電路晶片130,因此,量測到的瞬間電流可能會有額外雜訊。請參考下方討論內容,本案提出另一種積體電路測試裝置300(第3A圖至第3C圖以及第4A圖至第4B圖)以避免上述之積體電路測試裝置100(第1圖和第2圖)所遇到的問題。
第3A圖至第3C圖為根據本揭示內容之一些實施方式所繪示的積體電路測試裝置300於準備測試階段之上視圖。第4A圖為沿著第3B圖的線B-B’之剖面示意圖。須說明的是,第4A圖中省略了對齊框320。
請參考第3A圖,積體電路測試裝置300包含測試器接入治具(HiFIX)310和對齊框320。請參考第4A圖,積體電路測試裝置300還包含設置於HiFIX 310下方的測試治具350。對齊框320設置於HiFIX 310上。如第3A圖和第4A圖所示,HiFIX 310的上表面311包含裸露的複數個接腳312,且複數個接腳312設置於對齊框320內。在一些實施方式中,對齊框320為矩形的對齊框。如第4A圖,HiFIX 310的內部空間中包含複數個內部傳輸線314。對齊框320設置於HiFIX 310上,且對齊框320配置用以容置積體電路晶片330。
請參考第3B圖,第3B圖為將積體電路晶片330設置於第3A圖中HiFIX 310上方,並將積體電路晶片330容置於對齊框320內。詳細來說,對齊框320是為了讓積體電路晶片330可以放置於正確的位置而不偏移,因此,在設計具有複數個內部傳輸線314的HiFIX 310時,也會有對應的對齊框320。請參考第4A圖,積體電路晶片330包含球柵陣列332,球柵陣列332中的複數個錫球對應於HiFIX 310的複數個接腳312,且複數個接腳312配置用以電性連接HiFIX 310的複數個內部傳輸線314以及積體電路晶片330的球柵陣列332。舉例來說,當積體電路晶片330的球柵陣列332具有178個錫球時,HiFIX 310也會有對應的178條內部傳輸線314。HiFIX 310的複數個內部傳輸線314電性連接積體電路晶片330以及測試治具350。
請參考第3C圖,第3C圖為將固定件340設置於積體電路晶片330和對齊框320上,固定件340配置用以加壓鎖緊積體電路晶片330。固定件340包含第一部分340a、第二部分340b和第三部分340c。詳細來說,固定件340的第一部分340a用於平均施加壓力於積體電路晶片330上,長條狀的第二部分340b以及長條狀的第三部分340c設置於第一部分340a上,用螺絲將第二部分340b和第三部分340c鎖緊於HiFIX 310上,使得積體電路晶片330固定於HiFIX 310上對齊框320中而不產生移動。在第3C圖的實施方式中,固定件340的形狀為類似I型。須說明的是,第3C圖的固定件340僅為示意,其他形狀也包含在本揭示內容中,例如,H型的固定件340。在一些實施方式中,固定件340的材料為絕緣材料或其他合適的材料。
第4B圖為第4A圖於測試積體電路晶片330的電性時之剖面示意圖。請參考第4A圖和第4B圖,HiFIX 310的外殼上還包含可開關的窗口316,窗口316配置用以將示波器探棒410放置或退出於HiFIX 310的內部空間。詳細來說,當完成如第3A圖至第3C圖之測試前設置後,藉由將示波器探棒410接觸HiFIX 310之複數個內部傳輸線314來量測瞬間電流。在一些實施方式中,示波器探棒410具有夾內部傳輸線314的夾頭。更詳細來說,示波器探棒410進入HiFIX 310的內部空間後,可根據HiFIX 310的佈線圖來搜尋目標的內部傳輸線314。會依據實際需求,量測第一條傳輸線後,再量測第二條傳輸線,直至量測所有的目標的內部傳輸線314後,透過窗口316將示波器探棒410從HiFIX 310的內部空間退出。值得注意的是,為了保護HiFIX 310內部以及外部承載的能力,HiFIX 310於測試階段前、中、後都是保持密封的狀態。在測試階段中的一些實施方式中,可設置橡膠環或是密封環於窗口316周圍,使得示波器探棒410在測試時仍保持密封狀態。此外,窗口316相對於HiFIX 310的外殼越小越好,窗口316僅有在示波器探棒410進入或退出HiFIX 310時會開啟,而在不需要使用時會保持關閉。
須說明的是,第3A圖至第3C圖以及第4A圖至第4B圖中所繪示的積體電路晶片330以及HiFIX 310以DRAM的178球型(ball type)為例。應了解到的是,由於HiFIX 310的複數個接腳312和複數個內部傳輸線314會根據積體電路晶片330的球柵陣列332做設計,因此,其他形式的DRAM(例如168球型)也包含在本揭示內容的範疇之內。
第5圖為根據本揭示內容之一些實施方式之測試積體電路晶片330的方法500之流程圖。步驟510中,利用對齊框320將積體電路晶片330放置於測試器接入治具(HiFIX)310上。步驟520中,利用固定件340將積體電路晶片330固定於HiFIX 310上,使得積體電路晶片330電性連接於HiFIX 310。步驟530中,通過HiFIX 310的窗口316,將示波器探棒410放置於HiFIX 310的內部空間中。步驟540中,通過HiFIX 310的內部空間中的複數個內部傳輸線314量測積體電路晶片330的電性。
相較於積體電路測試裝置100,積體電路測試裝置300的HiFIX 310之設計更改為容許示波器探棒410能夠直接量測HiFIX 310的內部傳輸線314,以內部傳輸線314取代外部額外增加的導線140。由於積體電路測試裝置300可以用固定件340將積體電路晶片330固定於HiFIX 310上,而不需要將積體電路晶片330焊接於電路板上,因此,可以換速更換積體電路晶片330,也可以在最小成本下達成量測瞬間電流。
綜上所述,本揭示內容提供一種用以測試積體電路晶片(例如DRAM)的積體電路測試裝置300,在不損毀積體電路晶片的情況下,可以量測到沒有額外雜訊的瞬間電流,因此,可以在第一時間完成積體電路晶片實際上各個運作模式下瞬間電流的程度,以提供準確的後續積體電路晶片問題查找的方向。
儘管已經參考某些實施方式相當詳細地描述了本揭示內容,但是亦可能有其他實施方式。因此,所附申請專利範圍的精神和範圍不應限於此處包含的實施方式的描述。
100 : 積體電路測試裝置
110 : 測試器接入治具(HiFIX)
120 : 電路板
130 : 積體電路晶片
140 : 導線
150 : 測試治具
210 : 示波器探棒
300 : 積體電路測試裝置
310 : 測試器接入治具(HiFIX)
311: 上表面
312 : 接腳
314 : 內部傳輸線
316 : 窗口
320 : 對齊框
330 : 積體電路晶片
332 : 球柵陣列
340 : 固定件
340a : 第一部分
340b : 第二部分
340c : 第三部分
350 : 測試治具
410 : 示波器探棒
500 : 方法
510 : 步驟
520 : 步驟
530 : 步驟
540 : 步驟
A-A’ : 線
B-B’ : 線
當結合隨附圖式進行閱讀時,本揭示內容之詳細描述將能被充分地理解。應注意,根據業界標準實務,各特徵並非按比例繪製且僅用於圖示目的。事實上,出於論述清晰之目的,可任意增加或減小各特徵之尺寸。
第1圖為根據本揭示內容之一些實施方式所繪示的積體電路測試裝置之上視圖。
第2圖為沿著第1圖的線A-A’之剖面示意圖。
第3A圖至第3C圖為根據本揭示內容之一些實施方式所繪示的積體電路測試裝置於準備測試階段之上視圖。
第4A圖為沿著第3B圖的線B-B’之剖面示意圖。
第4B圖為第4A圖於測試積體電路晶片的電性時之剖面示意圖。
第5圖為根據本揭示內容之一些實施方式之測試積體電路晶片的方法之流程圖。
國內寄存資訊(請依寄存機構、日期、號碼順序註記)
無
國外寄存資訊(請依寄存國家、機構、日期、號碼順序註記)
無
300 : 積體電路測試裝置
310 : 測試器接入治具(HiFIX)
311 : 上表面
312 : 接腳
314 : 內部傳輸線
316 : 窗口
330 : 積體電路晶片
332 : 球柵陣列
350 : 測試治具
Claims (9)
- 一種積體電路測試裝置,用以測試一積體電路晶片,包含:一測試治具;一測試器接入治具,設置於該測試治具上;一對齊框,設置於該測試器接入治具上,該對齊框配置用以容置該積體電路晶片;以及一固定件,設置於該積體電路晶片和該對齊框上,該固定件配置用以加壓鎖緊該積體電路晶片,其中該積體電路晶片包含一球柵陣列,且該測試器接入治具的一內部空間中包含複數個內部傳輸線,該測試器接入治具的該些內部傳輸線電性連接該積體電路晶片的該球柵陣列,其中該測試器接入治具包含一窗口,該窗口配置用以將一示波器探棒放置或退出於該測試器接入治具的該內部空間。
- 如請求項1所述之積體電路測試裝置,其中該測試器接入治具的一上表面包含複數個接腳,該些接腳配置用以電性連接該積體電路晶片的該球柵陣列以及該些內部傳輸線。
- 如請求項2所述之積體電路測試裝置,其中該些接腳設置於該對齊框內,且該對齊框為一矩形對齊 框。
- 如請求項1所述之積體電路測試裝置,其中該測試器接入治具的該些內部傳輸線電性連接該積體電路晶片以及該測試治具。
- 一種測試積體電路晶片的方法,包含:利用一對齊框將一積體電路晶片放置於一測試器接入治具上;利用一固定件將該積體電路晶片固定於該測試器接入治具上,使得該積體電路晶片電性連接於該測試器接入治具;通過該測試器接入治具的一窗口,將一示波器探棒放置於該測試器接入治具的一內部空間中;以及通過該測試器接入治具的該內部空間中的複數個內部傳輸線量測該積體電路晶片的電性。
- 如請求項5所述之方法,其中將該積體電路晶片電性連接於該測試器接入治具上包含:將該積體電路晶片的一球柵陣列匹配於該測試器接入治具的一上表面上的複數個接腳。
- 如請求項5所述之方法,其中該些內部傳輸線電性連接該積體電路晶片以及一測試治具。
- 如請求項5所述之方法,更包含:在通過該測試器接入治具的該內部空間中的該些內部傳輸線量測該積體電路晶片的電性之後,退出該示波器探棒於該測試器接入治具之外。
- 如請求項5所述之方法,其中在通過該測試器接入治具的該內部空間中的該些內部傳輸線量測該積體電路晶片的電性期間,該測試器接入治具保持密封。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110141387A TWI803044B (zh) | 2021-11-05 | 2021-11-05 | 積體電路測試裝置及其測試方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
TW110141387A TWI803044B (zh) | 2021-11-05 | 2021-11-05 | 積體電路測試裝置及其測試方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
TW202319762A TW202319762A (zh) | 2023-05-16 |
TWI803044B true TWI803044B (zh) | 2023-05-21 |
Family
ID=87379001
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
TW110141387A TWI803044B (zh) | 2021-11-05 | 2021-11-05 | 積體電路測試裝置及其測試方法 |
Country Status (1)
Country | Link |
---|---|
TW (1) | TWI803044B (zh) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN101098600A (zh) * | 2006-06-27 | 2008-01-02 | 英特尔公司 | 对冷却装置和集成电路封装件这两者施力的单个装载机构 |
US7360139B2 (en) * | 2004-10-27 | 2008-04-15 | Infineon Technologies Ag | Semiconductor component, arrangement and method for characterizing a tester for semiconductor components |
WO2011077555A1 (ja) * | 2009-12-25 | 2011-06-30 | 株式会社アドバンテスト | ソケット、ソケットボード、及び電子部品試験装置 |
US20140125371A1 (en) * | 2012-11-05 | 2014-05-08 | Hermes Testing Solutions Inc. | Stand alone multi-cell probe card for at-speed functional testing |
CN104280578A (zh) * | 2013-07-11 | 2015-01-14 | 爱德万测试株式会社 | 器件接口装置、测试装置及测试方法 |
TW202134668A (zh) * | 2020-02-10 | 2021-09-16 | 日商愛德萬測試股份有限公司 | 測試裝置 |
-
2021
- 2021-11-05 TW TW110141387A patent/TWI803044B/zh active
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7360139B2 (en) * | 2004-10-27 | 2008-04-15 | Infineon Technologies Ag | Semiconductor component, arrangement and method for characterizing a tester for semiconductor components |
CN101098600A (zh) * | 2006-06-27 | 2008-01-02 | 英特尔公司 | 对冷却装置和集成电路封装件这两者施力的单个装载机构 |
WO2011077555A1 (ja) * | 2009-12-25 | 2011-06-30 | 株式会社アドバンテスト | ソケット、ソケットボード、及び電子部品試験装置 |
US20140125371A1 (en) * | 2012-11-05 | 2014-05-08 | Hermes Testing Solutions Inc. | Stand alone multi-cell probe card for at-speed functional testing |
CN104280578A (zh) * | 2013-07-11 | 2015-01-14 | 爱德万测试株式会社 | 器件接口装置、测试装置及测试方法 |
TW202134668A (zh) * | 2020-02-10 | 2021-09-16 | 日商愛德萬測試股份有限公司 | 測試裝置 |
Also Published As
Publication number | Publication date |
---|---|
TW202319762A (zh) | 2023-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US7199593B2 (en) | Apparatus and methods for measuring parasitic capacitance and inductance of I/O leads on an electrical component using a network analyzer | |
TWI388844B (zh) | 測試系統以及測試方法 | |
US9121891B2 (en) | Apparatus and methods for de-embedding through substrate vias | |
US7307427B2 (en) | Method and apparatus for engineering a testability interposer for testing sockets and connectors on printed circuit boards | |
TWI382193B (zh) | 測試系統以及測試方法 | |
JP2014062925A (ja) | 信号測定装置 | |
TW200914852A (en) | Electronic device testing system and method | |
JP2014219406A (ja) | ポゴピン接続に機械的安定を提供する試験ソケット | |
CN101893681B (zh) | 测试系统以及测试方法 | |
CN115291085A (zh) | 射频封装芯片的测试系统及方法 | |
TWI803044B (zh) | 積體電路測試裝置及其測試方法 | |
CN211014592U (zh) | 晶圆漏电测试装置 | |
JP4217498B2 (ja) | 半導体素子の電気的検査法 | |
CN115407179A (zh) | 一种利用测试焊点对应关系提高准确性的晶圆测试方法 | |
CN113341360A (zh) | 用于芯片测试的射频校准装置及其校准方法 | |
US12094789B2 (en) | Analog sense points for measuring circuit die | |
US11726138B2 (en) | Method for testing semiconductor dies and test structure | |
TWI735915B (zh) | 與面向受測裝置側之光源整合的晶圓探針卡及製造方法 | |
JPS6137776B2 (zh) | ||
JP3865185B2 (ja) | 半導体装置とその試験装置及び試験方法 | |
KR100762872B1 (ko) | 반도체 메모리 장치 및 그 테스트 방법 | |
JPH11218560A (ja) | 検査回路 | |
KR0179094B1 (ko) | 노운 굿 다이 검사용 장치 | |
KR20100067861A (ko) | 프로브 카드 및 그 제조방법 | |
KR20000056250A (ko) | 웨이퍼 상태 칩의 전기적 검사방법 및 이를 위한 더미 패키지 구조가 포함된 프로브카드 |