CN101893681B - 测试系统以及测试方法 - Google Patents
测试系统以及测试方法 Download PDFInfo
- Publication number
- CN101893681B CN101893681B CN2009102038479A CN200910203847A CN101893681B CN 101893681 B CN101893681 B CN 101893681B CN 2009102038479 A CN2009102038479 A CN 2009102038479A CN 200910203847 A CN200910203847 A CN 200910203847A CN 101893681 B CN101893681 B CN 101893681B
- Authority
- CN
- China
- Prior art keywords
- test
- electromagnetic screen
- measured cell
- environment module
- signal pin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Landscapes
- Tests Of Electronic Circuits (AREA)
Abstract
一种测试系统以及测试方法,可用于测试双面皆具有信号接脚的待测单元。测试系统包含测试平台以及取放装置。测试平台包含电磁屏蔽腔体以及测试环境模块。电磁屏蔽腔体具有开口。测试环境模块设置于电磁屏蔽腔体内。取放装置可移动地设置于测试平台上方。取放装置包含电磁屏蔽上盖以及信号传导结构。当取放装置将待测单元放置于测试环境模块上时,电磁屏蔽上盖配合测试平台的电磁屏蔽腔体形成电磁屏蔽空间以隔离待测单元,并且,位于待测单元上表面的信号接脚可透过信号传导结构进而与测试环境模块电性连接。
Description
技术领域
本发明涉及一种测试系统及测试方法,特别是涉及一种具有电磁屏蔽效果的测试系统及测试方法。
背景技术
半导体技术不断演进,生产芯片元件需要的设计、制造、封装以及测试四个重要的流程,都形成各自专业的领域。随着芯片元件的结构更复杂、功能更多样且要求更精准,整合各式有源/无源元件形成的微型化芯片模块,其测试流程技术也成为电子产业中保证生产品质以及加速生产流程的重要技术关键。
已知技术中,整合元件模块在测试时,通常有专用的测试设备,用以固定模块、量测信号及避免杂讯,以稳定进行高效率的测试流程。其中,各种微型化的芯片模块不断推出,这种体积小的芯片模块通常具有很高的电磁敏感度,容易受到周围环境的电磁干扰。尤其,在电波射频领域的应用中,例如射频识别(radio frequency identification,RFID),其电波射频集成电路元件(radio frequency integrated circuit,RFIC)在测试时容易受周遭其他电子仪器的电磁波干扰,进而导致测试结果失真,甚至对测试人员造成一定危险性。
为了隔离外界的电磁干扰,一般业界会使用较大体积的金属隔离箱,将整个测试设备(通常包含测试平台、机械手臂、信号量测装置或信号线路)设置在隔离箱内部,通过隔离箱的金属屏蔽效果,将不必要的电磁干扰排除,可以提高芯片模块在测试流程中的稳定性。
然而,这些金属隔离箱具一定设置成本,且占用体积较大。另一方面,已知技术中的隔离箱常以气动或油压驱动方式进行密合。测试流程中,当机械手臂将待测单元置于测试区后,需启动隔离箱的致动机构,并静待隔离箱完全密合方能进行信号测试,使芯片模块的测试流程显的冗长而不具效率。
另一方面,现今的各种集成电路元件或集成电路模块为了在最小的芯片模块面积上达到更多样化的输出入界面应用,其采用的输出入界面的总线接脚通常同时设置于模块基板的上、下表面,形成双面的接脚设计(例如:PCI-Express总线接脚、具双面接点的系统封装、或是芯片基板内埋模块)以取代单面的接脚设计。然而,传统的测试系统仅可针对单面接脚的待测单元进行测试,若应用于双面接脚的待测单元则可能需要重复进行两次测试流程,方可以确保不同表面上的接脚其信号作动无误。如此一来,传统的测试系统将因为信号接脚位于待测单元的不同表面而徒增额外的测试流程,使得整体测试系统的效率降低。
本发明提出一种具有可便利地达成电磁屏蔽效果并适用于具有双面接脚的待测单元的测试系统及测试方法,以解决上述问题。
发明内容
本发明的范畴在于提供一种测试系统,测试系统适用于测试待测单元(可为集成电路元件或、芯片系统封装模块、或芯片基板内埋模块等集成电路模块),其中待测单元可具有第一信号接脚以及第二信号接脚,第一信号接脚以及第二信号接脚分别位于待测单元的下表面以及上表面上。
根据具体实施例,测试系统包含测试平台以及取放装置。其中,测试平台包含电磁屏蔽腔体以及测试环境模块。电磁屏蔽腔体具有开口。测试环境模块设置于电磁屏蔽腔体中间,测试环境模块具有第一测试接点以及第二测试接点。取放装置可移动地设置于测试平台上方。该取放装置包含电磁屏蔽上盖以及信号传导结构,取放装置用以将待测单元放置于测试环境模块上。
当取放装置将待测单元放置于测试环境模块上时,待测单元的第一信号接脚与测试环境模块的第一测试接点形成电性连接,另一方面,待测单元的第二信号接脚通过信号传导结构与测试环境模块的第二测试接点形成电性连接。
另一方面,取放装置的电磁屏蔽上盖与测试平台的电磁屏蔽腔体的开口具有对应关系(如尺寸大小、形状、深浅),当取放装置将待测单元放置于测试环境模块上时,电磁屏蔽上盖配合测试平台的电磁屏蔽腔体形成电磁屏蔽空间以隔离待测单元。
本发明的范畴在于提供一种测试方法,测试方法适用于包含测试平台以及取放装置的测试系统。
根据具体实施例,该方法包含下列步骤:(a)提供待测单元,待测单元具有第一信号接脚以及第二信号接脚,第一信号接脚以及第二信号接脚分别位于待测单元的下表面以及上表面上;(b)驱动取放装置将待测单元放置于测试平台上;(c)电性连接待测单元的第一信号接脚以及第二信号接脚至测试平台;(d)通过取放装置配合测试平台,在待测单元四周形成电磁屏蔽空间;以及(e)测试被隔离的待测单元。
相较于已知技术,本发明的测试系统其中的取放装置与测试平台分别具有对应的电磁屏蔽上盖以及电磁屏蔽腔体,电磁屏蔽上盖与电磁屏蔽腔体可相互配合以形成电磁屏蔽空间进而隔离待测单元。由此,本发明的测试系统不需要体积庞大的隔离箱,即可以较小的空间实现电磁屏蔽的效果。此外,本发明中待测单元的放置与电磁屏蔽动作,由取放装置一并完成,亦可为放置时同时完成电磁屏蔽。也就是说,本发明的测试方法可提高测试流程的顺畅以及效率,并可广泛适用于各种具有单面或双面信号排线的待测单元。
关于本发明的优点与精神可以通过以下的发明详述及附图得到进一步的了解。
附图说明
图1绘示根据本发明的具体实施例中测试系统的示意图。
图2绘示图1中取放装置将待测单元放置于测试平台时的示意图。
图3绘示根据本发明另一具体实施例中测试方法的流程图。
图4为实验范例中以频谱分析仪量测经隔离的电波信号的量测结果。
附图标记说明
1:测试系统 12:测试平台
14:取放装置 16:待测单元
18:信号量测装置 120:基体
122:电磁屏蔽腔体 1220:电磁屏蔽底板
12200:通孔 1222:电磁屏蔽壁
1224:开口 1226:导引柱
140:信号传导结构 142:电磁屏蔽上盖
144:取放结构 146:伸缩结构
160:下表面 162:上表面
P1:第一信号接脚 P2:第二信号接脚
T1:第一测试接点 T2:第二测试接点
S1-S5:步骤
具体实施方式
请参阅图1。图1绘示根据本发明的具体实施例中测试系统1的示意图。如图1所示,在此实施例中,测试系统1包含测试平台12、取放装置14以及信号量测装置18。测试系统1用以测试待测单元(device under test,DUT)16。
于此实施例中,待测单元16可为集成电路元件。于另一实施例中,待测单元16亦可为集成电路模块,该集成电路模块可包含集成电路元件、电路板以及相关应用所需的有源元件或无源元件。也就是说,本发明的测试系统1可应用于元件以及模块等不同等级的电子组件的测试用途。其中,本发明测试系统1所适用的待测单元16可具有第一信号接脚P1以及第二信号接脚P2,待测单元16的第一信号接脚P1以及第二信号接脚P2分别位于待测单元16的下表面160以及上表面162上。也就是说,待测单元16可为具有双面接脚的集成电路元件或集成电路模块。
于此实施例中,测试平台12包含基体120、电磁屏蔽腔体122以及测试环境模块124。其中,电磁屏蔽腔体122可进一步包含电磁屏蔽底板1220以及电磁屏蔽壁1222。电磁屏蔽底板1220用以承载测试环境模块124,电磁屏蔽壁1222设置于电磁屏蔽底板1220上且环绕测试环境模块124。如图1所示,电磁屏蔽底板1220以及电磁屏蔽壁1222可共同构成电磁屏蔽腔体122。此外,透过环绕设置的电磁屏蔽壁1222可形成电磁屏蔽腔体122的开口1224。
需特别说明的是,在此实施例中,电磁屏蔽腔体122包含电磁屏蔽底板1220以及电磁屏蔽壁1222等内部构件,但本发明并不以此为限,电磁屏蔽腔体122本身亦可为一体成型的电磁屏蔽腔体。
另一方面,测试环境模块124设置于电磁屏蔽腔体122内,测试环境模块124具有第一测试接点T1以及第二测试接点T2。于此实施例中,测试环境模块124可进一步包含测试环境电路板(DUT board)1240以及测试座1242。测试环境电路板1240设置于电磁屏蔽底板1220上,测试座1242设置于测试环境电路板1240上且与测试环境电路板1240电性连接,而电磁屏蔽壁1222设置于电磁屏蔽底板1220上。如图1所示,在此实施例中,电磁屏蔽壁1222覆盖测试环境电路板1240且环绕测试座1242。于此实施例中,测试座1242为容槽,容槽的尺寸大小与形状对应待测单元16,测试座1242用以容纳待测单元16。
此外,本发明的测试座1242并不以容槽为限,在另一具体实施例中,测试座1242亦可为各向异性导电薄膜。各向异性导电薄膜亦可作为测试环境电路板1240与待测单元16间的信号传导介质。
如图1所示,电磁屏蔽腔体122中的电磁屏蔽底板1220可具有通孔12200(feedthrough),而测试系统1的信号量测装置18具有通过该通孔12200的信号线路182,信号量测装置18的信号线路182通过通孔12200通过电磁屏蔽腔体122,并使信号量测装置18与测试环境电路板1240形成耦接关系,由此信号量测装置18可得知测试环境电路板1240上的信号变化。
此处的测试环境模块124为了对应待测单元16的测试需求具有相对应的第一测试接点T1以及第二测试接点T2,第一测试接点T1以及第二测试接点T2分别位于测试座1242上(如图1所示),测试环境模块124中的测试环境电路板1240可透过测试座1242电性连接至待测单元16,并对待测单元16进行测试应用。
需说明的是,上述的电磁屏蔽腔体122所包含的电磁屏蔽底板1220以及电磁屏蔽壁1222可分别由金属材料制成。利用金属材料的特性以达到电磁屏蔽效果。但本发明的电磁屏蔽腔体122的材料并不以金属为限,亦可为超导体或其他相等性导电材料。
取放装置14设置于测试平台12上方。取放装置14包含信号传导结构140、电磁屏蔽上盖142、取放结构144以及伸缩结构146。取放装置14可通过伸缩结构146相对测试平台12移动。举例来说,在此实施例中伸缩结构146可伸缩,由此取放装置14可相对测试平台12垂直上下移动。其中,信号传导结构140可为含有绝缘材料及图形化金属导线的电路板,但不以此为限。信号传导结构140可设置于电磁屏蔽上盖142上。
取放装置14的取放结构144用以挟取或吸附待测单元16,取放结构144可配合取放装置14将待测单元16放置于测试环境模块124的测试座1242上。
于此实施例中,取放装置14的电磁屏蔽上盖142与电磁屏蔽腔体122的开口1224具有对应关系。例如于此实施例中,电磁屏蔽上盖142与电磁屏蔽腔体122的开口1224的几何形状互补用以形成电磁屏蔽效应(如图1所示),且于此实施例中,电磁屏蔽腔体122的开口1224处另设置有导引柱(guide pin)1226,但其对应关系不以此为限。
请一并参阅图2,图2绘示图1中取放装置14将待测单元16放置于测试平台12时的示意图。透过取放装置14的伸缩结构146向下伸展,取放装置14可将待测单元16放置于测试平台12上。
如图2所示,当取放装置14将待测单元16放置于测试环境模块124的测试座1242上时,电磁屏蔽上盖142可配合测试平台12的电磁屏蔽腔体122形成电磁屏蔽空间,进而隔离待测单元16。
于此同时,如图2所示,当取放装置14将待测单元16放置于测试环境模块124上时,位于待测单元16的下表面160的第一信号接脚P1可与测试环境模块124的第一测试接点T1形成电性连接。
另一方面,位于待测单元16的上表面162的第二信号接脚P2可先与取放装置14的信号传导结构140形成电性连接,并透过信号传导结构140进一步与测试环境模块124的第二测试接点T2形成电性连接。也就是说,位于上表面162的第二信号接脚P2可通过信号传导结构140与第二测试接点T2形成电性连接。由此,本发明的测试系统1可在单次取放流程中对待测单元16的上、下表面的信号接脚进行测试。
此外,因本发明的取放装置14具有电磁屏蔽上盖142,而测试平台12具有相对应的电磁屏蔽壁1222以及电磁屏蔽底板1220,当取放装置14完成放置待测单元16的动作的同时,电磁屏蔽上盖142与电磁屏蔽腔体122(电磁屏蔽壁1222、电磁屏蔽底板1220)亦同时达到电磁屏蔽的效果。
此外,在此实施例中,电磁屏蔽腔体122中的电磁屏蔽底板1220的通孔12200可配合信号线路182的线径进行设计,使通孔12200不至于对电磁屏蔽效果造成过大影响。由此信号量测装置18可在电磁屏蔽的情况下测量待测单元16的信号。
于实际应用中,测试系统1因具有电磁屏蔽效果,可在低杂讯的情况下有效率的测试集成电路元件以及模块,且特别是适合用以测试具电波射频功能的电路单元,也就是说,待测单元16可为电波射频集成电路元件或电波射频集成电路模块,而此时,用以传送测试信号的信号线路182可为电波射频信号线路(RF cable)。
请参阅图3。图3绘示根据本发明另一具体实施例中测试方法的流程图。测试方法适用于包含测试平台以及取放装置的测试系统,测试系统的实际硬体设置可一并参照图1,且与先前实施例中的描述相似,故在此不另赘述。
首先执行步骤S1,提供待测单元,待测单元具有第一信号接脚以及第二信号接脚,第一信号接脚以及第二信号接脚分别位于待测单元的下表面以及上表面上。于实际应用中,待测单元可为集成电路元件或集成电路模块,或进一步可为电波射频集成电路元件或电波射频集成电路模块。
再来执行步骤S2,驱动取放装置将待测单元放置于测试平台上。其中此处的测试平台可进一步包含电磁屏蔽腔体以及测试环境模块,测试环境模块设置于电磁屏蔽腔体内,且测试环境模块具有第一测试接点以及第二测试接点。其中,步骤S2是将待测单元放置于测试平台的测试环境模块上。
接着执行步骤S3,电性连接待测单元的第一信号接脚以及第二信号接脚至测试平台。于此实施例中,取放装置可进一步包含信号传导结构以及电磁屏蔽上盖。步骤S3是将待测单元的第一信号接脚电性连接至测试平台上的第一测试接点。另一方面,步骤S3是将待测单元的第二信号接脚透过信号传导结构电性连接至测试平台上的第二测试接点。
接着执行步骤S4,通过取放装置的电磁屏蔽上盖配合测试平台的电磁屏蔽腔体,在待测单元四周形成电磁屏蔽空间以隔离待测单元。最后执行步骤S5,测试被隔离的待测单元。
下述将以实验范例具体说明本发明的电磁屏蔽效果。
请一并参阅图2以及图4。图4为实验范例中以频谱分析仪量测经隔离的电波信号的量测结果。于本实验范例中,以信号产生器(型号AgilentTechnologies 8672A)产生信号强度16dBm、频率为2.4GHz的实验电波信号。于上述图2测试系统内形成的电磁屏蔽空间中设置发送天线,并可利用图2中的信号线路将实验电波信号传输至发送天线,并透过电磁屏蔽空间中的发送天线发送。
于上述形成电磁屏蔽的电磁屏蔽空间外,另设置接收天线,其为ETS-LINDGREN SN:00027183喇叭型天线(Horn Antenna)。该接收天线连接至频谱分析仪(spectrum analyzer),型号ADVANTEST R3162。其信号量测结果如图4所示,经量测的电波信号强度为-75.93dBm(频率2.437GHz)。也就是说,本发明的测试系统的隔离度为16dBm-(-75.93dBm)=91.93dBm。
综上所述,本发明的测试系统其中的取放装置与测试平台分别具有对应的电磁屏蔽上盖以及电磁屏蔽腔体,电磁屏蔽上盖与电磁屏蔽腔体可相互配合以形成电磁屏蔽空间进而隔离待测单元。由此,本发明的测试系统不需要体积庞大的隔离箱,即可以较小的空间实现电磁屏蔽的效果,并且隔离空间提供的电磁屏蔽可达109倍数(90dBm)的隔离效果。此外,本发明中待测单元的放置与电磁屏蔽动作,由取放装置一并完成,亦可为放置时同时完成电磁屏蔽。也就是说,本发明的测试方法可提高测试流程的顺畅以及效率,并可广泛适用于各种具有单面或双面信号排线的待测单元。
通过以上优选具体实施例的详述,希望能更加清楚描述本发明的特征与精神,而并非以上述所披露的优选具体实施例来对本发明的范畴加以限制。相反地,其目的是希望能涵盖各种改变及具相等性的安排于本发明所欲申请的权利要求的范畴内。
Claims (16)
1.一种测试系统,适用于测试待测单元,该待测单元具有第一信号接脚以及第二信号接脚,该第一信号接脚以及该第二信号接脚分别位于该待测单元的下表面以及上表面上,该测试系统包含:
测试平台,其包含:
电磁屏蔽腔体,其具有开口;以及
测试环境模块,设置于该电磁屏蔽腔体内,该测试环境模块具有第一测试接点以及第二测试接点;以及
取放装置,可移动地设置于该测试平台上方,该取放装置包含电磁屏蔽上盖以及信号传导结构,该取放装置用以将该待测单元放置于该测试环境模块上,
其中,当该取放装置将该待测单元放置于该测试环境模块上时,该待测单元的该第一信号接脚与该测试环境模块的该第一测试接点形成电性连接,另一方面,该待测单元的该第二信号接脚通过该信号传导结构与该测试环境模块的该第二测试接点形成电性连接,
其中该电磁屏蔽上盖对应该电磁屏蔽腔体的该开口,当该取放装置将该待测单元放置于该测试环境模块上时,该电磁屏蔽上盖配合该测试平台的该电磁屏蔽腔体形成电磁屏蔽空间以隔离该待测单元。
2.如权利要求1所述的测试系统,其中该测试环境模块进一步包含测试座以及测试环境电路板,该测试座设置于该测试环境电路板上并用以承载该待测单元。
3.如权利要求2所述的测试系统,其中该测试座为容槽或各向异性导电薄膜。
4.如权利要求2所述的测试系统,其中该测试系统进一步包含用以量测该待测单元的信号量测装置,该信号量测装置具有信号线路,该电磁屏蔽腔体进一步包含至少一通孔,该信号量测装置的该信号线路通过该至少一通孔通过该电磁屏蔽腔体并与该测试环境模块的该测试环境电路板电性连接。
5.如权利要求1所述的测试系统,其中该待测单元为集成电路元件。
6.如权利要求5所述的测试系统,其中该待测单元为电波射频集成电路元件。
7.如权利要求1所述的测试系统,其中该待测单元为集成电路模块,该集成电路模块包含集成电路元件、电路板以及有源/无源元件。
8.如权利要求7所述的测试系统,其中该待测单元为电波射频集成电路模块。
9.如权利要求1所述的测试系统,其中该取放装置进一步包含取放结构,该取放结构用以挟取或吸附该待测单元并将其放置于该测试环境模块上。
10.如权利要求9所述的测试系统,其中该取放装置进一步包含伸缩结构,该伸缩结构用以带动该取放结构相对该测试平台上下移动。
11.如权利要求1所述的测试系统,其中该电磁屏蔽腔体以及该电磁屏蔽上盖分别由金属材料制成。
12.如权利要求1所述的测试系统,其中该信号传导结构由导电材料制成,且该信号传导结构的两端分别对应该第二信号接脚以及该第二测试接点。
13.如权利要求1所述的测试系统,其中该电磁屏蔽腔体包含电磁屏蔽底板以及电磁屏蔽壁,该电磁屏蔽底板用以承载该测试环境模块,该电磁屏蔽壁设置于该电磁屏蔽底板上且环绕该测试环境模块。
14.一种待测单元的测试方法,适用于测试系统,其包含测试平台以及取放装置,该测试方法包含下列步骤:
(a)提供待测单元,该待测单元具有第一信号接脚以及第二信号接脚,该第一信号接脚以及该第二信号接脚分别位于该待测单元的下表面以及上表面上;
(b)驱动该取放装置将该待测单元放置于该测试平台上;
(c)电性连接该待测单元的该第一信号接脚以及该第二信号接脚至该测试平台;
(d)通过该取放装置配合该测试平台,在该待测单元四周形成电磁屏蔽空间;以及
(e)测试被隔离的该待测单元,
其中该测试平台包含具有开口的电磁屏蔽腔体,该取放装置包含电磁屏蔽上盖,该电磁屏蔽上盖对应该电磁屏蔽腔体的开口,使得该电磁屏蔽上盖配合该电磁屏蔽腔体形成该电磁屏蔽空间以隔离该待测单元。
15.如权利要求14所述的测试方法,其中该测试平台包含电磁屏蔽腔体以及测试环境模块,该测试环境模块设置于该电磁屏蔽腔体内,步骤(b)进一步放置该待测单元于该测试环境模块上。
16.如权利要求15所述的测试方法,其中该取放装置进一步包含信号传导结构,该测试环境模块具有第一测试接点以及第二测试接点,步骤(c)进一步包含下列步骤:
(c1)电性连接该待测单元的该第一信号接脚至该第一测试接点;以及
(c2)通过该信号传导结构,电性连接该待测单元的该第二信号接脚至该第二测试接点。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102038479A CN101893681B (zh) | 2009-05-20 | 2009-05-20 | 测试系统以及测试方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN2009102038479A CN101893681B (zh) | 2009-05-20 | 2009-05-20 | 测试系统以及测试方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN101893681A CN101893681A (zh) | 2010-11-24 |
CN101893681B true CN101893681B (zh) | 2012-06-27 |
Family
ID=43102932
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN2009102038479A Active CN101893681B (zh) | 2009-05-20 | 2009-05-20 | 测试系统以及测试方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN101893681B (zh) |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI513986B (zh) * | 2014-10-13 | 2015-12-21 | 矽品精密工業股份有限公司 | 用於測試射頻元件的測試裝置 |
CN104931742A (zh) * | 2015-07-14 | 2015-09-23 | 苏州高新区世纪福科技有限公司 | Pcba射频隔离装置 |
CN108008279B (zh) * | 2017-11-02 | 2020-08-25 | 深圳市同维通信技术有限公司 | 一种电路射频噪声测试系统、方法及装置 |
TWI693414B (zh) * | 2019-09-10 | 2020-05-11 | 矽品精密工業股份有限公司 | 檢測設備及其測試裝置 |
CN112698180A (zh) * | 2019-10-23 | 2021-04-23 | 中华精测科技股份有限公司 | 封装集成电路的测试装置及自动化测试设备 |
CN113945777A (zh) * | 2020-07-16 | 2022-01-18 | 鸿劲精密股份有限公司 | 射频电子元件测试装置及应用其的测试设备 |
CN113945776A (zh) * | 2020-07-16 | 2022-01-18 | 鸿劲精密股份有限公司 | 射频电子元件测试装置及应用其的测试设备 |
CN114594295B (zh) * | 2022-02-15 | 2023-02-14 | 深圳市百泰实业股份有限公司 | 一种分离式屏蔽箱 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184941A (zh) * | 1996-11-13 | 1998-06-17 | 株式会社爱德万测试 | 半导体器件试验装置 |
CN1728932A (zh) * | 2004-07-30 | 2006-02-01 | 安捷伦科技有限公司 | 用于自动测试系统中的电磁干扰屏蔽的方法和装置 |
CN101368981A (zh) * | 2007-08-14 | 2009-02-18 | 海华科技股份有限公司 | 射频模块测试平台 |
-
2009
- 2009-05-20 CN CN2009102038479A patent/CN101893681B/zh active Active
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN1184941A (zh) * | 1996-11-13 | 1998-06-17 | 株式会社爱德万测试 | 半导体器件试验装置 |
CN1728932A (zh) * | 2004-07-30 | 2006-02-01 | 安捷伦科技有限公司 | 用于自动测试系统中的电磁干扰屏蔽的方法和装置 |
CN101368981A (zh) * | 2007-08-14 | 2009-02-18 | 海华科技股份有限公司 | 射频模块测试平台 |
Also Published As
Publication number | Publication date |
---|---|
CN101893681A (zh) | 2010-11-24 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN101893681B (zh) | 测试系统以及测试方法 | |
TWI388844B (zh) | 測試系統以及測試方法 | |
CN101839961B (zh) | 测试系统以及测试方法 | |
TWI382193B (zh) | 測試系統以及測試方法 | |
EP3797301B1 (en) | Over-the-air testing of millimeter wave integrated circuits with integrated antennas | |
US11821913B2 (en) | Shielded socket and carrier for high-volume test of semiconductor devices | |
CN101932944B (zh) | Rf集成电路的测试方法和系统 | |
US7800391B2 (en) | Apparatus for testing a chip and methods of making and using the same | |
KR101384714B1 (ko) | 반도체 검사장치 | |
CN101988938B (zh) | 天线测试系统、测试方法及测试治具 | |
US20130044033A1 (en) | Test system with adjustable radio-frequency probe array | |
CN206546416U (zh) | 一种基于子母板的集成电路芯片老化测试装置 | |
WO2006108439A1 (en) | Ic chip package, test equipment and interface for performing a functional test of a chip contained within said chip package | |
US9470716B2 (en) | Probe module | |
CN103809100A (zh) | 晶圆自动测试系统 | |
CN206557303U (zh) | 一种用于微波器件测试的装置 | |
CN107505513A (zh) | 用于测试装置的设备及方法 | |
CN102043117A (zh) | 电子元件封装体的测试装置及测试方法 | |
CN219437491U (zh) | 一种Socket实现高频信号屏蔽装置 | |
CN106251907B (zh) | 内建自测系统及方法 | |
CN101398465B (zh) | 电子元件的检测系统及其方法 | |
JP2012159359A (ja) | 検査装置および検査方法 | |
CN201141902Y (zh) | 电子元件的检测系统 | |
JP2007116085A (ja) | 電子部品試験装置 | |
TWI803044B (zh) | 積體電路測試裝置及其測試方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
C06 | Publication | ||
PB01 | Publication | ||
C10 | Entry into substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
C14 | Grant of patent or utility model | ||
GR01 | Patent grant |