TWI388844B - 測試系統以及測試方法 - Google Patents

Description

測試系統以及測試方法

本發明係關於一種測試系統及測試方法，特別是關於一種具有電磁屏蔽效果的測試系統及測試方法。

半導體技術不斷演進，生產晶片元件需要的設計、製造、封裝以及測試四個重要的流程，都形成各自專業的領域。隨著晶片元件的結構更複雜、功能更多樣且要求更精準，整合各式主/被動元件形成之微型化晶片模組，其測試流程技術也成為電子產業中保證生產品質以及加速生產流程的重要技術關鍵。

先前技術中，整合元件模組在測試時，通常有專用的測試設備，用以固定模組、量測信號及避免雜訊，以穩定進行高效率的測試流程。其中，各種微型化的晶片模組不斷推出，這種體積小的晶片模組通常具有很高的電磁敏感度，容易受到周圍環境的電磁干擾。尤其，在電波射頻領域的應用中，例如射頻識別(radio frequency identification,RFID)，其電波射頻積體電路元件(radio frequency integrated circuit,RFIC)在測試時容易受周遭其他電子儀器的電磁波干擾，進而導致測試結果失真，甚至對測試人員造成一定危險性。

為了隔離外界的電磁干擾，一般業界會使用較大體積的金屬隔離箱，將整個測試設備(通常包含測試平台、機械手臂、信號量測裝置或信號線路)設置在隔離箱內部，藉由隔離箱的金屬屏蔽效果，將不必要的電磁干擾排除，可以提高晶片模組在測試流程中的穩定性。

然而，這些金屬隔離箱具一定設置成本，且佔用體積較大。另一方面，先前技術中的隔離箱常以氣動或油壓驅動方式進行密合。測試流程中，當機械手臂將待測單元置於測試區後，需啟動隔離箱的致動機構，並靜待隔離箱完全密合方能進行信號測試，使晶片模組的測試流程顯的冗長而不具效率。

另一方面，現今的各種積體電路元件或積體電路模組為了在最小的晶片模組面積上達到更多樣化的輸出入介面應用，其採用的輸出入介面的匯流排接腳通常同時設置於模組基板的上、下表面，形成雙面的接腳設計(例如：PCI-Express匯流排接腳、具雙面接點之系統封裝、或是晶片基板內埋模組)以取代單面的接腳設計。然而，傳統的測試系統僅可針對單面接腳的待測單元進行測試，若應用於雙面接腳的待測單元則可能需要重複進行兩次測試流程，方可以確保不同表面上的接腳其信號作動無誤。如此一來，傳統的測試系統將因為信號接腳位於待測單元的不同表面而徒增額外的測試流程，使得整體測試系統的效率降低。

本發明提出一種具有可便利地達成電磁屏蔽效果並適用於具有雙面接腳之待測單元的測試系統及測試方法，以解決上述問題。

本發明之一範疇在於提供一種測試系統，測試系統適用於測試待測單元(可為積體電路元件或、晶片系統封裝模組、或晶片基板內埋模組等積體電路模組)，其中待測單元可具有第一信號接腳以及第二信號接腳，第一信號接腳以及第二信號接腳分別位於待測單元之下表面以及上表面上。

根據一具體實施例，測試系統包含測試平台以及取放裝置。其中，測試平台包含電磁屏蔽腔體以及測試環境模組。電磁屏蔽腔體具有開口。測試環境模組設置於電磁屏蔽腔體中間，測試環境模組具有第一測試接點以及第二測試接點。取放裝置係可移動地設置於測試平台上方。該取放裝置包含電磁屏蔽上蓋以及信號傳導結構，取放裝置用以將待測單元放置於測試環境模組上。

當取放裝置將待測單元放置於測試環境模組上時，待測單元之第一信號接腳與測試環境模組之第一測試接點形成電性連接，另一方面，待測單元之第二信號接腳藉由信號傳導結構與測試環境模組之第二測試接點形成電性連接。

另一方面，取放裝置的電磁屏蔽上蓋與測試平台的電磁屏蔽腔體之開口具有對應關係(如尺寸大小、形狀、深淺)，當取放裝置將待測單元放置於測試環境模組上時，電磁屏蔽上蓋配合測試平台之電磁屏蔽腔體形成電磁屏蔽空間以隔離待測單元。

本發明之一範疇在於提供一種測試方法，測試方法適用於包含測試平台以及取放裝置的測試系統。

根據一具體實施例，該方法包含下列步驟：(a)提供待測單元，待測單元具有第一信號接腳以及第二信號接腳，第一信號接腳以及第二信號接腳分別位於待測單元之下表面以及上表面上；(b)驅動取放裝置將待測單元放置於測試平台上；(c)電性連接待測單元之第一信號接腳以及第二信號接腳至測試平台；(d)藉由取放裝置配合測試平台，在待測單元四周形成電磁屏蔽空間；以及(e)測試被隔離的待測單元。

相較於先前技術，本發明的測試系統其中的取放裝置與測試平台分別具有對應的電磁屏蔽上蓋以及電磁屏蔽腔體，電磁屏蔽上蓋與電磁屏蔽腔體可相互配合以形成電磁屏蔽空間進而隔離待測單元，藉此，本發明之測試系統不需要體積龐大的隔離箱，即可以較小的空間實現電磁屏蔽的效果。此外，本發明中待測單元的放置與電磁屏蔽動作，係由取放裝置一併完成，亦可為放置時同時完成電磁屏蔽。也就是說，本發明之測試方法可提高測試流程的順暢以及效率，並可廣泛適用於各種具有單面或雙面信號排線的待測單元。

關於本發明之優點與精神可以藉由以下的發明詳述及所附圖式得到進一步的瞭解。

請參閱圖一。圖一繪示根據本發明之一具體實施例中測試系統1的示意圖。如圖一所示，於此實施例中，測試系統1包含測試平台12、取放裝置14以及信號量測裝置18。測試系統1用以測試待測單元(device under test,DUT)16。

於此實施例中，待測單元16可為積體電路元件。於另一實施例中，待測單元16亦可為積體電路模組，該積體電路模組可包含積體電路元件、電路板以及相關應用所需之主動元件或被動元件。也就是說，本發明之測試系統1可應用於元件以及模組等不同等級之電子組件的測試用途。其中，本發明測試系統1所適用之待測單元16可具有第一信號接腳P1以及第二信號接腳P2，待測單元16的第一信號接腳P1以及第二信號接腳P2分別位於待測單元16之下表面160以及上表面162上。也就是說，待測單元16可為具有雙面接腳的積體電路元件或積體電路模組。

於此實施例中，測試平台12包含基體120、電磁屏蔽腔體122以及測試環境模組124。其中，電磁屏蔽腔體122可進一步包含電磁屏蔽底板1220以及電磁屏蔽壁1222。電磁屏蔽底板1220用以承載測試環境模組124，電磁屏蔽壁1222設置於電磁屏蔽底板1220上且環繞測試環境模組124。如圖一所示，電磁屏蔽底板1220以及電磁屏蔽壁1222可共同構成電磁屏蔽腔體122。此外，透過環繞設置的電磁屏蔽壁1222可形成電磁屏蔽腔體122之開口1224。

需特別說明的是，於此實施例中，電磁屏蔽腔體122係包含電磁屏蔽底板1220以及電磁屏蔽壁1222等內部構件，但本發明並不以此為限，電磁屏蔽腔體122本身亦可為一體成型之電磁屏蔽腔體。

另一方面，測試環境模組124設置於電磁屏蔽腔體122內，測試環境模組124具有第一測試接點T1以及第二測試接點T2。於此實施例中，測試環境模組124可進一步包含測試環境電路板(DUT board)1240以及測試座1242。測試環境電路板1240設置於電磁屏蔽底板1220上，測試座1242設置於測試環境電路板1240上且與測試環境電路板1240電性連接，而電磁屏蔽壁1222設置於電磁屏蔽底板1220上。如圖一所示，於此實施例中，電磁屏蔽壁1222覆蓋測試環境電路板1240且環繞測試座1242。於此實施例中，測試座1242為一容槽，容槽之尺寸大小與形狀對應待測單元16，測試座1242用以容納待測單元16。

此外，本發明之測試座1242並不以容槽為限，於另一具體實施例中，測試座1242亦可為異方性導電薄膜。異方性導電薄膜亦可作為測試環境電路板1240與待測單元16間之信號傳導媒介。

如圖一所示，電磁屏蔽腔體122中的電磁屏蔽底板1220可具有通孔12200(feedthrough)，而測試系統1之信號量測裝置18具有通過該通孔12200之信號線路182，信號量測裝置18之信號線路182藉由通孔12200通過電磁屏蔽腔體122，並使信號量測裝置18與測試環境電路板1240形成耦接關係，藉此信號量測裝置18可得知測試環境電路板1240上之信號變化。

此處之測試環境模組124為了對應待測單元16的測試需求具有相對應的第一測試接點T1以及第二測試接點T2，第一測試接點T1以及第二測試接點T2分別位於測試座1242上(如圖一所示)，測試環境模組124中的測試環境電路板1240可透過測試座1242電性連接至待測單元16，並對待測單元16進行測試應用。

需說明的是，上述之電磁屏蔽腔體122所包含的電磁屏蔽底板1220以及電磁屏蔽壁1222可分別由金屬材料製成。利用金屬材料的特性以達到電磁屏蔽效果。但本發明的電磁屏蔽腔體122之材料並不以金屬為限，亦可為超導體或其他相等性導電材料。

取放裝置14設置於測試平台12上方。取放裝置14包含信號傳導結構140、電磁屏蔽上蓋142、取放結構144以及伸縮結構146。取放裝置14可藉由伸縮結構146相對測試平台12移動。舉例來說，於此實施例中伸縮結構146可伸縮，藉此取放裝置14可相對測試平台12垂直上下移動。其中，信號傳導結構140可為含有絕緣材料及圖形化金屬導線之電路板，但不以此為限。信號傳導結構140可設置於電磁屏蔽上蓋142上。

取放裝置14之取放結構144用以挾取或吸附待測單元16，取放結構144可配合取放裝置14將待測單元16放置於測試環境模組124之測試座1242上。

於此實施例中，取放裝置14的電磁屏蔽上蓋142與電磁屏蔽腔體122之開口1224具有對應關係。例如於此實施例中，電磁屏蔽上蓋142與電磁屏蔽腔體122之開口1224的幾何形狀互補用以形成電磁屏蔽效應(如圖一所示)，且於此實施例中，電磁屏蔽腔體122之開口1224處另設置有導引柱(guide pin)1226，但其對應關係不以此為限。

請一併參閱圖二，圖二繪示圖一中取放裝置14將待測單元16放置於測試平台12時之示意圖。透過取放裝置14之伸縮結構146向下伸展，取放裝置14可將待測單元16放置於測試平台12上。

如圖二所示，當取放裝置14將待測單元16放置於測試環境模組124之測試座1242上時，電磁屏蔽上蓋142可配合測試平台12之電磁屏蔽腔體122形成電磁屏蔽空間，進而隔離待測單元16。

於此同時，如圖二所示，當取放裝置14將待測單元16放置於測試環境模組124上時，位於待測單元16之下表面160的第一信號接腳P1可與測試環境模組124之第一測試接點T1形成電性連接。

另一方面，位於待測單元16之上表面162的第二信號接腳P2可先與取放裝置14之信號傳導結構140形成電性連接，並透過信號傳導結構140進一步與測試環境模組124之第二測試接點T2形成電性連接。也就是說，位於上表面162的第二信號接腳P2可藉由信號傳導結構140與第二測試接點T2形成電性連接。藉此，本發明之測試系統1可在單次取放流程中對待測單元16之上、下表面的信號接腳進行測試。

此外，因本發明之取放裝置14具有電磁屏蔽上蓋142，而測試平台12具有相對應的電磁屏蔽壁1222以及電磁屏蔽底板1220，當取放裝置14完成放置待測單元16之動作的同時，電磁屏蔽上蓋142與電磁屏蔽腔體122(電磁屏蔽壁1222、電磁屏蔽底板1220)亦同時達到電磁屏蔽之效果。

此外，於此實施例中，電磁屏蔽腔體122中的電磁屏蔽底板1220之通孔12200可配合信號線路182的線徑進行設計，使通孔12200不至於對電磁屏蔽效果造成過大影響。藉此信號量測裝置18可在電磁屏蔽的情況下測量待測單元16之信號。

於實際應用中，測試系統1因具有電磁屏蔽效果，可在低雜訊的情況下有效率的測試積體電路元件以及模組，且特別是適合用以測試具電波射頻功能的電路單元，也就是說，待測單元16可為電波射頻積體電路元件或電波射頻積體電路模組，而此時，用以傳送測試信號的信號線路182可為電波射頻信號線路(RF cable)。

請參閱圖三。圖三繪示根據本發明另一具體實施例中測試方法的流程圖。測試方法適用於包含測試平台以及取放裝置的測試系統，測試系統的實際硬體設置可一併參照圖一，且與先前實施例中之描述相似，故在此不另贅述。

首先執行步驟S1，提供待測單元，待測單元具有第一信號接腳以及第二信號接腳，第一信號接腳以及第二信號接腳分別位於待測單元之下表面以及上表面上。於實際應用中，待測單元可為積體電路元件或積體電路模組，或進一步可為電波射頻積體電路元件或電波射頻積體電路模組。

再來執行步驟S2，驅動取放裝置將待測單元放置於測試平台上。其中此處之測試平台可進一步包含電磁屏蔽腔體以及測試環境模組，測試環境模組設置於電磁屏蔽腔體內，且測試環境模組具有第一測試接點以及第二測試接點。其中，步驟S2係將待測單元放置於測試平台之測試環境模組上。

接著執行步驟S3，電性連接待測單元之第一信號接腳以及第二信號接腳至測試平台。於此實施例中，取放裝置可進一步包含信號傳導結構以及電磁屏蔽上蓋。步驟S3係將待測單元之第一信號接腳電性連接至測試平台上的第一測試接點。另一方面，步驟S3係將待測單元之第二信號接腳透過信號傳導結構電性連接至測試平台上的第二測試接點。

接著執行步驟S4，藉由取放裝置之電磁屏蔽上蓋配合測試平台之電磁屏蔽腔體，在待測單元四周形成電磁屏蔽空間以隔離待測單元。最後執行步驟S5，測試被隔離的待測單元。

下述將以一實驗範例具體說明本發明之電磁屏蔽效果。

請一併參閱圖二以及圖四。圖四為實驗範例中以頻譜分析儀量測經隔離之電波信號的量測結果。於本實驗範例中，以信號產生器(型號Agilent Technologies 8672A)產生信號強度16dBm、頻率為2.4GHz的實驗電波信號。於上述圖二測試系統內形成的電磁屏蔽空間中設置一發送天線，並可利用圖二中的信號線路將實驗電波信號傳輸至發送天線，並透過電磁屏蔽空間中的發送天線發送。

於上述形成電磁屏蔽之電磁屏蔽空間外，另設置接收天線，其為ETS-LINDGREN SN:00027183喇叭型天線(Hom Antenna)。該接收天線連接至頻譜分析儀(spectrum analyzer)，型號ADVANTEST R3162。其信號量測結果如圖四所示，經量測之電波信號強度為-75.93dBm(頻率2.437GHz)。也就是說，本發明之測試系統的隔離度為16dBm -(-75.93dBm )=91.93dBm 。

綜上所述，本發明的測試系統其中的取放裝置與測試平台分別具有對應的電磁屏蔽上蓋以及電磁屏蔽腔體，電磁屏蔽上蓋與電磁屏蔽腔體可相互配合以形成電磁屏蔽空間進而隔離待測單元。藉此，本發明之測試系統不需要體積龐大的隔離箱，即可以較小的空間實現電磁屏蔽的效果，並且隔離空間提供的電磁屏蔽可達10⁹ 倍數(90dBm)的隔離效果。此外，本發明中待測單元的放置與電磁屏蔽動作，係由取放裝置一併完成，亦可為放置時同時完成電磁屏蔽。也就是說，本發明之測試方法可提高測試流程的順暢以及效率，並可廣泛適用於各種具有單面或雙面信號排線的待測單元。

藉由以上較佳具體實施例之詳述，係希望能更加清楚描述本發明之特徵與精神，而並非以上述所揭露的較佳具體實施例來對本發明之範疇加以限制。相反地，其目的是希望能涵蓋各種改變及具相等性的安排於本發明所欲申請之專利範圍的範疇內。

1．．．測試系統

12．．．測試平台

14．．．取放裝置

16．．．待測單元

18．．．信號量測裝置

120．．．基體

122．．．電磁屏蔽腔體

1220．．．電磁屏蔽底板

12200．．．通孔

1222．．．電磁屏蔽壁

1224．．．開口

1226．．．導引柱

140．．．信號傳導結構

142．．．電磁屏蔽上蓋

144．．．取放結構

146．．．伸縮結構

160．．．下表面

162．．．上表面

P1．．．第一信號接腳

P2．．．第二信號接腳

T1．．．第一測試接點

T2．．．第二測試接點

S1-S5．．．步驟

圖一繪示根據本發明之一具體實施例中測試系統的示意圖。

圖二繪示圖一中取放裝置將待測單元放置於測試平台時之示意圖。

圖三繪示根據本發明另一具體實施例中測試方法的流程圖。

圖四為實驗範例中以頻譜分析儀量測經隔離之電波信號的量測結果。

1．．．測試系統

12．．．測試平台

14．．．取放裝置

16．．．待測單元

18．．．信號量測裝置

120．．．基體

122．．．電磁屏蔽腔體

1220．．．電磁屏蔽底板

12200．．．通孔

1222．．．電磁屏蔽壁

1224．．．開口

1226．．．導引柱

140．．．信號傳導結構

142．．．電磁屏蔽上蓋

144．．．取放結構

146．．．伸縮結構

160．．．下表面

162．．．上表面

P1．．．第一信號接腳

P2．．．第二信號接腳

T1．．．第一測試接點

T2．．．第二測試接點

Claims (15)

1. 一種測試系統，適用於測試一待測單元，該待測單元具有一第一信號接腳以及一第二信號接腳，該第一信號接腳以及該第二信號接腳分別位於該待測單元之一下表面以及一上表面上，該測試系統包含：一測試平台，其包含：一電磁屏蔽腔體，其具有一開口；以及一測試環境模組，設置於該電磁屏蔽腔體內，該測試環境模組具有一第一測試接點以及一第二測試接點；以及一取放裝置，可移動地設置於該測試平台上方，該取放裝置包含一電磁屏蔽上蓋以及一信號傳導結構，該取放裝置用以將該待測單元放置於該測試環境模組上；其中，當該取放裝置將該待測單元放置於該測試環境模組上時，該待測單元之該第一信號接腳與該測試環境模組之該第一測試接點形成電性連接，另一方面，該待測單元之該第二信號接腳藉由該信號傳導結構與該測試環境模組之該第二測試接點形成電性連接；其中該電磁屏蔽上蓋對應該電磁屏蔽腔體之該開口，當該取放裝置將該待測單元放置於該測試環境模組上時，該電磁屏蔽上蓋配合該測試平台之該電磁屏蔽腔體形成一電磁屏蔽空間以隔離該待測單元。
2. 如申請專利範圍第1項所述之測試系統，其中該測試環境模組進一步包含一測試座以及一測試環境電路板，該測試座設置於該測試環境電路板上並用以承載該待測單元。
3. 如申請專利範圍第2項所述之測試系統，其中該測試座為一容槽或一異方性導電薄膜。
4. 如申請專利範圍第2項所述之測試系統，其中該測試系統進一步包含用以量測該待測單元之一信號量測裝置，該信號量測裝置具有一信號線路，該電磁屏蔽腔體進一步包含至少一通孔，該信號量測裝置之該信號線路藉由該至少一通孔通過該電磁屏蔽腔體並與該測試環境模組之該測試環境電路板電性連接。
5. 如申請專利範圍第1項所述之測試系統，其中該待測單元為一積體電路元件。
6. 如申請專利範圍第5項所述之測試系統，其中該待測單元為一電波射頻積體電路元件。
7. 如申請專利範圍第1項所述之測試系統，其中該待測單元為一積體電路模組，該積體電路模組包含一積體電路元件、一電路板以及一主/被動元件。
8. 如申請專利範圍第7項所述之測試系統，其中該待測單元為一電波射頻積體電路模組。
9. 如申請專利範圍第1項所述之測試系統，其中該取放裝置進一步包含一取放結構，該取放結構用以挾取或吸附該待測單元並將其放置於該測試環境模組上。
10. 如申請專利範圍第9項所述之測試系統，其中該取放裝置進一步包含一伸縮結構，該伸縮結構用以帶動該取放結構相對該測試平台上下移動。
11. 如申請專利範圍第1項所述之測試系統，其中該電磁屏蔽腔體以及該電磁屏蔽上蓋之分別由一金屬材料製成。
12. 如申請專利範圍第1項所述之測試系統，其中該信號傳導結構由一導電材料製成，且該信號傳導結構之兩端分別對應該第二信號接腳以及該第二測試接點。
13. 如申請專利範圍第1項所述之測試系統，其中該電磁屏蔽腔體包含一電磁屏蔽底板以及一電磁屏蔽壁，該電磁屏蔽底板用以承載該測試環境模組，該電磁屏蔽壁設置於該電磁屏蔽底板上且環繞該測試環境模組。
14. 一種待測單元的測試方法，適用於一測試系統，其包含一測試平台以及一取放裝置，該測試方法包含下列步驟：(a)提供一待測單元，該待測單元具有一第一信號接腳以及一第二信號接腳，該第一信號接腳以及該第二信號接腳分別位於該待測單元之一下表面以及一上表面上；(b)驅動該取放裝置將該待測單元放置於該測試平台上；(c)電性連接該待測單元之該第一信號接腳以及該第二信號接腳至該測試平台；(d)藉由該取放裝置配合該測試平台，在該待測單元四周形成一電磁屏蔽空間；以及(e)測試被隔離的該待測單元；其中該測試平台包含一電磁屏蔽腔體以及一測試環境模組，該測試環境模組設置於該電磁屏蔽腔體內，該取放裝 置包含一電磁屏蔽上蓋，步驟(b)進一步放置該待測單元於該測試環境模組上，而步驟(d)進一步藉由該取放裝置之該電磁屏蔽上蓋配合該測試平台之該電磁屏蔽腔體，形成該電磁屏蔽空間。
15. 如申請專利範圍第14項所述之測試方法，其中該取放裝置進一步包含一信號傳導結構，該測試環境模組具有一第一測試接點以及一第二測試接點，步驟(c)進一步包含下列步驟：(c1)電性連接該待測單元之該第一信號接腳至該第一測試接點；以及(c2)藉由該信號傳導結構，電性連接該待測單元之該第二信號接腳至該第二測試接點。