CN104576324A - 碳基电子的制作及互连方法 - Google Patents

碳基电子的制作及互连方法 Download PDF

Info

Publication number
CN104576324A
CN104576324A CN201410769301.0A CN201410769301A CN104576324A CN 104576324 A CN104576324 A CN 104576324A CN 201410769301 A CN201410769301 A CN 201410769301A CN 104576324 A CN104576324 A CN 104576324A
Authority
CN
China
Prior art keywords
carbon nano
carbon
tube
tube bundle
silicon
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410769301.0A
Other languages
English (en)
Inventor
刘建影
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Shanghai for Science and Technology
Original Assignee
University of Shanghai for Science and Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Shanghai for Science and Technology filed Critical University of Shanghai for Science and Technology
Priority to CN201410769301.0A priority Critical patent/CN104576324A/zh
Publication of CN104576324A publication Critical patent/CN104576324A/zh
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007Multistep manufacturing processes
    • H01L29/66015Multistep manufacturing processes of devices having a semiconductor body comprising semiconducting carbon, e.g. diamond, diamond-like carbon, graphene
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/0405Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising semiconducting carbon, e.g. diamond, diamond-like carbon
    • H01L21/0425Making electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Thin Film Transistor (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

本发明涉及微电子制作及互连领域,公开了一种碳基电子的制作及互连方法。首先将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内,其中,每个碳纳米管束对应一个所述硅垂直通孔;接着在每三个碳纳米管束之间的第一硅片的上表面制作一个水平的碳基晶体管;最后将每三个碳纳米管束中的每个碳纳米管束分别与碳基晶体管的源极、漏极和栅极互连,得到碳基电子。与现有技术相比,不仅实现了全碳电子的制作,同时实现了垂直方向碳纳米管束与水平方向上的碳基晶体管的三维互连,为碳基电子取代传统互补金属氧化物半导体技术提供了一种可能。

Description

碳基电子的制作及互连方法
技术领域
本发明涉及微电子制作及互连领域,特别涉及碳基电子的制作及互连方法。
背景技术
近年来,由于基本物理定律的限制,以摩尔定律所述的速度提高芯片中晶体管的数量愈发困难,人们开始寻找新的材料来代替传统的互补金属氧化物半导体技术。目前国际上碳基纳米电子学成为了炙手可热的研究方向,许多研究机构包括国际半导体路线图委员会也强烈推荐重点投资加强碳基纳米电子学的研究,与传统的互补金属氧化物半导体技术相比,碳基电子器件在速度和功耗较相同尺寸的硅基器件都有很大优势。但直到目前国际上尚没有一个成熟的后摩尔时代碳基电子学发展的具体方案,同时相当多的研究内容还是集中在碳基器件的性能方面,鲜有三维碳基电子制作及互连方案的提出。
发明内容
本发明的目的在于提供一种碳基电子的制作及互连方法,不仅实现了全碳电子的制作,同时实现了垂直方向碳纳米管束与水平方向上的碳基晶体管的三维互连,为碳基电子取代传统互补金属氧化物半导体技术提供了一种可能。
为解决上述技术问题,本发明提供了一种碳基电子的制作及互连方法,包含以下步骤:
将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内,其中,每个所述碳纳米管束对应一个所述硅垂直通孔;
在每三个所述碳纳米管束之间的所述第一硅片的上表面制作一个水平的碳基晶体管;
将所述每三个碳纳米管束中的每个碳纳米管束分别与所述碳基晶体管的源极、漏极和栅极互连,得到所述碳基电子。
目前,由于基本物理定律的限制,以摩尔定律所述的速度提高芯片中晶体管的数量愈发困难,人们开始寻找新的材料来代替传统的互补金属氧化物半导体技术,但直到目前国际上尚没有一个成熟的后摩尔时代碳基电子学发展的具体方案,相当多的研究内容还是集中在碳基器件的性能方面,鲜有三维碳基电子制作及互连方法的提出。而本发明就提供了一种碳基电子制作及互连方法,不仅实现了全碳电子的制作,同时实现了垂直方向碳纳米管束与水平方向上的碳基晶体管的三维互连,为碳基电子取代传统互补金属氧化物半导体技术提供了一种可能。
优选地,在所述将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内的步骤之前,还包含以下步骤:
在所述第一硅片中制作所述硅垂直通孔;
在第二硅片上制作所述碳纳米管束。
本发明中碳纳米管束与硅垂直通孔是分别制作在两个不同的硅片上的,制作完成后,再将碳纳米管束转移到硅垂直通孔内。
优选地,所述在第二硅片上制作所述碳纳米管束的步骤之后,还包含以下步骤:致密化处理所述碳纳米管束;在所述致密化处理所述碳纳米管束的步骤中,通过蒸发的丙酮气体对所述碳纳米管束进行致密化处理。
对碳纳米管束进行致密化处理,提高单位面积内的碳纳米管束密度,降低阻值,进而提高碳纳米管束的电导率,最终提升碳基晶体管的源极和漏极与碳纳米管束之间的互连效果;用丙酮气体对碳纳米管束进行致密化处理,是因为丙酮容易挥发,碳纳米管束遇到丙酮之后,由于丙酮挥发引起的碳纳米管表面张力增加,使碳纳米管束收缩,进而提高单位面积内的碳纳米管束密度。
优选地,所述在第一硅片中制作所述硅垂直通孔的步骤中,包含以下子步骤:
在所述第一硅片的上表面热生长一层二氧化硅;
在所述二氧化硅的上表面定位出需要制备所述硅垂直通孔的位置;
去除位于所述硅垂直通孔的位置处的二氧化硅及其以下的第一硅片,形成所述硅垂直通孔。
二氧化硅在本发明中起到绝缘的作用,避免之后制作出的碳基晶体管的源极、漏极以及碳纳米管束之间形成短路,使整个碳基电子失效;另外,在二氧化硅的上表面定位出需要制备硅垂直通孔的位置的步骤中,使用光刻技术定位出硅垂直通孔的位置,光刻技术操作简便,定位出的图形尺寸精确,是微电子领域经常需要用到的一种成熟的图形化技术;另外,在去除位于硅垂直通孔的位置处的二氧化硅及其以下的第一硅片,形成硅垂直通孔的步骤中,使用湿法腐蚀法去除二氧化硅,然后通过深反应离子刻蚀法去除二氧化硅以下的第一硅片。
优选地,所述在第二硅片上制作所述碳纳米管束的步骤中,包含以下子步骤:
在所述第二硅片上定位出需要生长所述碳纳米管束的位置,其中,需要生长所述碳纳米管束的位置与所述硅垂直通孔的位置一一对应;
在所述需要生长碳纳米管束的位置处生成一层催化层;
在所述催化层上生长所述碳纳米管束。
本发明中,在第二硅片上生长碳纳米管束之前,要先在需要生长碳纳米管束的位置生长一层催化层,该催化层由依次蒸镀的10纳米厚的三氧化二铝和1纳米厚的铁形成,利于碳源的沉积和碳纳米管束的生长。另外,在催化层上生长碳纳米管束的步骤中,使用化学气相沉积法生长碳纳米管束,化学气相沉积法是现有成熟技术,用这种方法生成出的碳纳米管束较致密,质量较好,化学气相沉积法的沉积温度优选700摄氏度,沉积时间优选5~10分钟,沉积过程中使用到的气体优选乙炔和氢气,严格控制化学气象沉积过程中的沉积温度,时间和使用的气体利于提高生成的碳纳米管束质量。
优选地,在所述将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内的步骤之后,所述在每三个所述碳纳米管束之间的所述第一硅片的上表面制作一个水平的碳基晶体管的步骤之前,还包含以下步骤:
使用光敏型苯并环丁烯填充所述碳纳米管束与所述硅垂直通孔之间的空隙;
硬化所述光敏型苯并环丁烯;
将所述碳纳米管束的上表面研磨后打磨至与所述二氧化硅的上表面在同一水平面。
待光敏型苯并环丁烯硬化后再对碳纳米管束和二氧化硅的表面进行研磨和打磨,是为了防止在研磨或打磨时碳纳米管束与硅垂直通孔相对位移发生变化,因为光滑平整的表面才能制备出质量较好的碳基晶体管,使最终得到质量较好的碳基电子;在本发明中,研磨时的转速优选25转每分钟,施加的压力优选15千帕;打磨时的转速优选30转每分钟,施加的压力优选15千帕,严格控制研磨和打磨时的转速和施加的压力,能够确保最终得到的碳纳米管束和二氧化硅的表面光滑平整。
优选地,所述硬化所述光敏型苯并环丁烯的步骤中,通过以下步骤将所述光敏型苯并环丁烯硬化:
将所述第一硅片放入250摄氏度的氮气炉中加热1小时。
使用氮气炉加热的方式将光敏型苯并环丁烯硬化,方法简便,成本低廉。
优选地,所述在每三个所述碳纳米管束之间的所述第一硅片的上表面制作一个水平的碳基晶体管的步骤中,包含以下子步骤:
在所述每三个碳纳米管束中的任意两个碳纳米管束之间制作所述碳基晶体管的单壁半导体型碳纳米管通道;
在所述单壁半导体型碳纳米管通道两侧制作所述碳基晶体管的源极和漏极;
制作所述碳基晶体管的介质层,其中,所述介质层位于所述单壁半导体型碳纳米管通道之上,并向两侧延伸至所述源极和漏极,且与所述源极和漏极接触;
在所述介质层上制作所述碳基晶体管的栅极。
上述步骤是制备碳基电子中碳基晶体管的过程,与现有技术一样,本发明中的碳基晶体管也包含源极、漏极、介质层和栅极。
优选地,所述在每三个碳纳米管束中的任意两个碳纳米管束之间制作所述碳基晶体管的单壁半导体型碳纳米管通道的步骤中,包含以下子步骤:
在所述任意两个碳纳米管束之间制作出一个所述碳基晶体管的通道;
将单壁半导体型碳纳米管溶液涂覆到所述通道内;
蒸发所述单壁半导体型碳纳米管溶液中的溶剂,使单壁半导体型碳纳米管留在所述通道内形成单壁半导体型碳纳米管通道。
巧妙运用光刻技术在任意两个碳纳米管之间制作出一个碳基晶体管的通道,再配合简单的涂覆和蒸发技术即制备出单壁半导体型碳纳米管通道,工艺简单,可操作性强;本发明中碳基晶体管的通道为单壁半导体型碳纳米管通道,相当于一个开关,通过该单壁半导体型碳纳米管通道实现对碳基晶体管栅极的调控。
优选地,所述在需要制作源极和漏极的区域制作出所述源极和漏极的步骤中,以及所述在介质层上制作所述碳基晶体管的栅极的步骤中,使用喷墨打印的方法制作出所述源极、漏极和栅极;
其中,所述喷墨打印使用的墨为石墨烯溶液。
本发明运用喷墨打印技术用石墨烯溶液制作源极、漏极和栅极,众所周知,石墨烯为一种导电能力极强的材料,无疑为效果最好的电极材料。
优选地,所述在介质层上制作所述碳基晶体管的栅极的步骤中,还包含以下子步骤:
在所述介质层上制作出所述栅极的同时,还制作出所述每三个碳纳米管束中每个碳纳米管束与碳基晶体管的源极、漏极和栅极互连的路径;
蒸发所述石墨烯溶液中的溶剂。
本发明中碳基晶体管中的源极、漏极、栅极和互连的路径均是使用喷墨打印技术使用石墨烯溶液制作出,在制作完成后,蒸发石墨烯溶液中的溶剂就形成了导电能力极强的石墨烯的源极、漏极、栅极和互连的路径,进一步确保垂直方向碳纳米管与水平方向上的碳基晶体管的互连。
优选地,在所述制作所述碳基晶体管的介质层的步骤中,所述介质层为氮化硼薄膜。
介质层用于实现栅极和通道间的绝缘;由于氮化硼薄膜化学稳定性好,具有高电阻率和高热导率,本发明中选择氮化硼薄膜作为碳基晶体管的介质层效果好。
优选地,在所述将每三个所述碳纳米管束中的每个碳纳米管束分别与其之间的碳基晶体管的源极、漏极和栅极互连,得到所述碳基电子的步骤之后,还包含以下步骤:
去除所述第二硅片,直到暴露出所述碳纳米管束的底部;
在所述碳纳米管束的底部定位出所述碳基电子的引出端的位置,其中,所述引出端与所述硅垂直通孔的底面完全重叠,且所述引出端的面积大于或等于所述硅垂直通孔的底面面积;
在所述引出端的位置先后蒸镀一层钛和一层金。
本发明中,将引出端的位置制作在碳纳米管束的底部,便于之后在引出端位置沉积一层钛和一层金后将碳基晶体管通过碳纳米管束与外部进行电连接;钛和金与碳纳米管束之间的接触电阻较小,有利于提升整个碳基电子器件的质量,当然,其中的钛和金的厚度需要严格控制才能达到接触电阻最小,在本发明中,钛金合金中钛的厚度优选25~40纳米,金的厚度优选300~500纳米。
附图说明
图1是根据本发明第一实施方式中碳基电子的制作及互连方法流程图;
图2a~2k是与本发明第一实施方式中碳基电子的制作及互连方法流程图对应的示意图;
图3是根据本发明第二实施方式中碳基电子的制作及互连方法流程图;
图4是根据本发明第三实施方式中在第二硅片上制作碳纳米管束的流程图;
图5是根据本发明第三实施方式中在催化剂上生长的碳纳米管束扫面电子显微镜图片;
图6是根据本发明第三实施方式中经过致密化处理后的碳纳米管束转移到硅垂直通孔的光学电子显微镜图片;
图7是根据本发明第三实施方式中去除了硅垂直通孔外部的光敏型苯并环丁烯之后的扫描电子显微镜图片;
图8是根据本发明第三实施方式中平整的碳纳米管束表面和二氧化硅表面的扫描电子显微镜图片;
图9是根据本发明第三实施方式中单壁半导体型碳纳米管通道的扫描电子显微镜图片;
图10是根据本发明第三实施方式中碳基晶体管和碳纳米管互连后的路径的扫描电子显微镜图片。
具体实施方式
为使本发明的目的、技术方案和优点更加清楚,下面将结合附图对本发明的各实施方式进行详细的阐述。然而,本领域的普通技术人员可以理解,在本发明各实施方式中,为了使读者更好地理解本申请而提出了许多技术细节。但是,即使没有这些技术细节和基于以下各实施方式的种种变化和修改,也可以实现本申请各权利要求所要求保护的技术方案。
本发明的第一实施方式涉及一种碳基电子的制作及互连方法,包含以下步骤:
将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内,其中,每个碳纳米管束对应一个硅垂直通孔;
在每三个碳纳米管束之间的第一硅片的上表面制作一个水平的碳基晶体管;
将每三个碳纳米管束中的每个碳纳米管束分别与碳基晶体管的源极、漏极和栅极互连,得到碳基电子。
下面将结合流程图图1和示意图图2a~2k具体介绍上述各步骤。
步骤101:在第一硅片(图2a中编号1)中制作硅垂直通孔(图2a中编号2)。
其中,第一硅片的厚度为0.3厘米,硅垂直通孔的孔径为300微米,孔深为300微米,即硅垂直通孔是垂直于第一硅片的平面、从第一硅片的上表面一直延伸到第一硅片的底面的。
上述步骤具体地说,首先,要在所述第一硅片的上表面热生长一层二氧化硅(图2a中编号3)。
在本步骤中,使用光刻技术在二氧化硅的上表面定位出需要制备所述硅垂直通孔的位置,光刻技术操作简便,定位出的图形尺寸精确,是微电子领域经常需要用到的一种成熟的图形化技术;二氧化硅在本发明中起到绝缘的作用,避免之后制作出的碳基晶体管的源极、漏极以及碳纳米管束之间形成短路,使整个碳基电子失效。
其次,在二氧化硅的上表面定位出需要制备硅垂直通孔的位置。
最后,去除位于硅垂直通孔的位置处的二氧化硅及其以下的第一硅片,形成硅垂直通孔。
在本步骤中,使用湿法腐蚀去除位于硅垂直通孔的位置处的二氧化硅,然后通过深反应离子腐蚀法去除二氧化硅以下的第一硅片,形成硅垂直通孔,湿法腐蚀与深反应离子腐蚀法相结合,去除二氧化硅及其以下的第一硅片效果显著,成本低廉。
步骤102:在第二硅片(图2b中编号4)上制作碳纳米管束(图2b中编号5)。
具体地说,首先在第二硅片上涂覆一层光刻胶,然后去除需要生长碳纳米管束的位置处的光刻胶,这样就在第二硅片上定位出需要生长碳纳米管束的位置,其中,需要生长碳纳米管束的位置与硅垂直通孔的位置一一对应;接着,在需要生长碳纳米管束的位置处生长直径为300微米的碳纳米管束。这里生长碳纳米管束优选采用化学气相沉积法,沉积温度优选700摄氏度,沉积时间优选5~10分钟,沉积过程中使用到的气体优选乙炔和氢气;严格控制化学气象沉积过程中的沉积温度,时间和使用的气体利于提高生成的碳纳米管束质量,化学气相沉积法是现有成熟技术,用这种方法生成出的碳纳米管束较致密,质量较好。在制作好碳纳米管束后,使用异丙酮和去离子水去除生长了碳纳米管束的位置以外的光刻胶,异丙酮和去离子水都是常用的试剂,价格低廉,容易获得。这样就完成了碳纳米管束的制作过程。
步骤103:将碳纳米管束转移到硅垂直通孔内(图2c)。
步骤104:在碳纳米管束与硅垂直通孔之间的空隙处填充光敏型苯并环丁烯(图2c中编号6)。
具体地说,是先将光敏型苯并环丁烯覆盖在整个第一硅片的上表面并填充到碳纳米管束与硅垂直通孔之间的空隙中,然后通过光刻技术将硅垂直通孔以外及碳纳米管束之上的光敏型苯并环丁烯去除,剩下碳纳米管束与硅垂直通孔之间的空隙处的光敏型苯并环丁烯(图2d)。使用光敏型苯并环丁烯填充碳纳米管束与硅垂直通孔之间的空隙,有利于通过光刻技术将硅垂直通孔以外及碳纳米管束之上的苯并环丁烯去除。
接着步骤105:硬化光敏型苯并环丁烯。
本步骤是通过将第一硅片放入250摄氏度的氮气炉中加热1小时实现光敏型苯并环丁烯的硬化。使用氮气炉加热的方式将光敏型苯并环丁烯硬化,方法简便,成本低廉。
接着步骤106:将碳纳米管束的上表面研磨后打磨至与二氧化硅的上表面在同一水平面(图2e)。
因为第一硅片上表面开始就沉积了一层二氧化硅,在研磨、打磨碳纳米管束上表面的同时,也会将二氧化硅的上表面一并处理平滑。此处研磨时的转速优选25转每分钟,施加的压力优选15千帕;打磨时的转速优选30转每分钟,施加的压力优选15千帕。严格控制研磨和打磨时的转速和施加的压力,能够确保最终得到的碳纳米管束和二氧化硅的表面光滑平整。
待光敏型苯并环丁烯硬化后再对碳纳米管束和二氧化硅的表面进行研磨和打磨,是为了防止在研磨或打磨时碳纳米管束与硅垂直通孔相对位移发生变化,因为光滑平整的表面才能制备出质量较好的碳基晶体管,使最终得到质量较好的碳基电子。
步骤107:制作碳基晶体管。
此步骤包含以下子步骤:
步骤107-1:在每三个碳纳米管束中的任意两个碳纳米管束之间制作碳基晶体管的单壁半导体型碳纳米管通道。
具体地说,首先,使用光刻技术在每三个碳纳米管束中的任意两个碳纳米管束之间制作出一个碳基晶体管的通道,因为在步骤101中首先要在第一硅片上沉积一层二氧化硅,所以此处的通道是制作在每两个碳纳米管之间的二氧化硅上的。制备出通道后再将单壁半导体型碳纳米管溶液涂覆到所述通道内,蒸发单壁半导体型碳纳米管溶液中的溶剂,使单壁半导体型碳纳米管留在通道内形成单壁半导体型碳纳米管通道(图2f中的编号7)。巧妙运用光刻技术在每两个碳纳米管束之间制作出一个碳基晶体管的通道,再配合简单的涂覆和蒸发技术即制备出单壁半导体型碳纳米管通道,工艺简单,可操作性强;本实施方式中碳基晶体管的通道为单壁半导体型碳纳米管通道,相当于一个开关,通过该单壁半导体型碳纳米管通道实现对碳基晶体管栅极的调控。
步骤107-2:在单壁半导体型碳纳米管通道两侧制作碳基晶体管的源极和漏极。
具体地说,使用光刻技术在单壁半导体型碳纳米管通道两侧暴露出需要制作源极和漏极的区域;然后使用喷墨打印的方法在需要制作源极和漏极的区域制作出源极(图2g中的编号8)和漏极(图2g中的编号9),其中,喷墨打印中使用的墨为石墨烯溶液。本实施方式中运用喷墨打印技术使用石墨烯溶液制作源极和漏极,众所周知,石墨烯为一种导电能力极强的材料,无疑为效果最好的电极材料。
步骤107-3:制作碳基晶体管的介质层。
上述介质层为氮化硼薄膜,且介质层位于通道之上,并向两侧延伸至源极和漏极,且分别与部分源极和漏极接触(图2h中的编号10)。
介质层用于实现栅极和单壁半导体型碳纳米管通道间的绝缘;由于氮化硼薄膜化学稳定性好,具有高电阻率和高热导率,本实施方式中选择氮化硼薄膜作为碳基晶体管的介质层效果好。
步骤107-4:在介质层上制作碳基晶体管的栅极。
在此步骤中,同样使用喷墨打印的方法制作出栅极(图2i中的编号11),且喷墨打印中使用到的墨为也为石墨烯溶液。
上述步骤是制备碳基电子中碳基晶体管的过程。
接着步骤108:将碳基晶体管的源极、漏极和栅极与对应的碳纳米管束互连。
步骤107中在使用喷墨打印的方法制作出栅极的同时,还制作出每三个碳纳米管束中每个碳纳米管束与碳基晶体管的源极、漏极和栅极互连的路径(图2i中的编号12,其中,碳纳米管束与栅极互连的路径图中未示出),然后蒸发石墨烯溶液中的溶剂,就完成了每三个碳纳米管束与其之间的碳基晶体管的源极、漏极和栅极之间的互连。
步骤109:制作碳基电子的引出端。
具体地说,先用刻蚀工艺去除位于第一硅片底部的用于生长碳纳米管束的第二硅片,直到暴露出所述碳纳米管束的底部(图2j);然后使用光刻技术在碳纳米管束的底部定位出碳基电子的引出端的位置,其中,引出端与硅垂直通孔的底面完全重叠,且引出端的面积大于或等于硅垂直通孔的底面面积;最后在引出端的位置先后蒸镀一层钛和一层金作为引出端(图2k中的编号13)。在本实施方式中,钛的厚度优选25~40纳米,金的厚度优选300~500纳米。钛和金与碳纳米管束之间的接触电阻较小,有利于提升整个碳基电子器件的质量,当然,其中的钛和金的厚度需要严格控制才能达到接触电阻最小。
本发明中,将引出端的位置制作在碳纳米管束的底部,便于之后在引出端位置蒸镀一层钛和一层金后将碳基晶体管通过碳纳米管束与外部进行电连接。
至此,整个碳基电子的制作及互连方法流程结束。
目前,由于基本物理定律的限制,以摩尔定律所述的速度提高芯片中晶体管的数量愈发困难,人们开始寻找新的材料来代替传统的互补金属氧化物半导体技术,但直到目前国际上尚没有一个成熟的后摩尔时代碳基电子学发展的具体方案,相当多的研究内容还是集中在碳基器件的性能方面,鲜有三维碳基电子制作及互连方法的提出。而本发明就提供了一种碳基电子制作及互连方法,不仅实现了全碳电子的制作,同时实现了垂直方向碳纳米管束与水平方向上的碳基晶体管的三维互连,为碳基电子取代传统互补金属氧化物半导体技术提供了一种可能。
本发明的第二实施方式涉及一种碳基电子的制作及互连方法。第二实施方式为第一实施方式的进一步改进,主要改进之处在于:在本实施方式中,在第二硅片上制作碳纳米管束的步骤之后,还要对该碳纳米管束进行致密化处理,对碳纳米管束进行致密化处理后才会将该碳纳米管束转移到第一硅片中的硅垂直通孔内。对碳纳米管束进行致密化处理以提高单位面积内的碳纳米管束密度,降低阻值,进而提高碳纳米管束的电导率,最终提升碳基晶体管的源极和漏极与碳纳米管束之间的互连效果。具体如图3所示。
由图3可知,步骤301、302、304~310和第一实施方式中的步骤101、102、103~109完全相同,为了减少重复,这里不再赘述。
步骤303:对碳纳米管束进行致密化处理。
本步骤中,通过蒸发的丙酮气体对碳纳米管束进行致密化处理。用丙酮气体对碳纳米管束进行致密化处理,是因为丙酮容易挥发,碳纳米管束遇到丙酮之后,由于丙酮挥发引起的碳纳米管表面张力增加,使碳纳米管束收缩,进而提高单位面积内的碳纳米管束密度。
本实施方式为第一实施方式的进一步改进,第一实施方式中提到的相关技术细节在本实施方式中依然有效,为了减少重复,这里不再赘述。
本发明第三实施方式涉及一种碳基电子的制作及互连方法。第三实施方式为第二实施方式中步骤302的进一步改进,主要改进之处在于:在本实施方式中,在第二硅片上制作碳纳米管束的过程中,是先要在需要生长碳纳米管束的位置生成一层催化层,再在该催化层上生长碳纳米管束,该催化层由依次蒸镀的10纳米厚的三氧化二铝和1纳米厚的铁形成,利于碳源的沉积和碳纳米管束的生长。
具体地说,在第二硅片上制作碳纳米管束的过程中,如图4所示,包含以下步骤:
步骤401:在第二硅片上涂覆一层光刻胶。
接着步骤402:去除需要生长碳纳米管束的位置处的光刻胶,定位出需要生长碳纳米管束的位置。
接着步骤403:在涂覆了光刻胶的第二硅片的整个表面上沉积一层催化层。
此步骤中采用电子束蒸镀法沉积该催化层,因为电子束蒸镀沉法是现有成熟技术,工艺简单。
然后步骤404:去除除需要生长碳纳米管束的位置以外的光刻胶和催化层,剩下需要生长碳纳米管束的位置处的催化剂。
本步骤中使用异丙酮和去离子水去除光刻胶和催化层。异丙酮能够有效去除光刻胶,顺便将光刻胶上的催化层去除,再用去离子水冲洗干净,异丙酮和去离子水都是常用的试剂,价格低廉,容易获得。
步骤401~404的目的是为了仅保留需要生长碳纳米管束的位置的催化层,在整个第二硅片的表明沉积一层催化剂,工艺比较容易控制。
最后步骤405:在需要生长碳纳米管束的位置处的催化剂上生成碳纳米管束。
至此,整个在第二硅片上制作碳纳米管束的过程结束。
如图5所示为通过化学气相沉积法使用乙炔和氢气在催化剂上生长的碳纳米管束的扫描电子显微镜图片,沉积过程中的沉积温度为700摄氏度,沉积时间为5~10分钟。通过光刻得到的图形化的催化剂能够控制碳纳米管束的生长区域,进而与第一硅片上的硅垂直通孔对应。
图6为通过蒸发的丙酮气体对碳纳米管束进行致密化处理,并把致密化处理后的碳纳米管束转移入硅垂直通孔的光学显微镜图片。丙酮气体遇到碳纳米管束凝聚成丙酮液体,丙酮液体与碳纳米管束间毛细管力促使稀疏碳纳米管束向一起聚集达到致密的效果。致密后的直径约为致密前的三分之一。同时丙酮易挥发,挥发后,无任何残留在碳纳米管束间。通过倒装焊机,使第二硅片上的致密后的碳纳米管束穿入第一硅片的硅垂直通孔中。
图7为旋涂了光敏型苯并环丁烯之后,利用光刻技术去除了硅垂直通孔外部的光敏型苯并环丁烯之后的扫描电子显微镜图片。在250℃的氮气炉中对苯并环丁烯进行一个小时的固化,固化后的苯并环丁烯能够抵抗很多酸碱和溶剂的腐蚀,从而与后续工艺兼容。
图8为待苯并环丁烯硬化后使用研磨法和化学机械平坦化法打磨出的平整的碳纳米管束表面和二氧化硅表面的扫描电子显微镜图片。通过化学机械平坦化,不仅能够把多余的苯并环丁烯去除掉,同时也能磨平顶部的碳纳米管束表面。
图9为将单壁半导体型碳纳米管溶液中的溶剂蒸发掉之后形成的单壁半导体型碳纳米管通道的扫描电子显微镜图片。该处所用的单壁半导体型碳纳米管纯度为99%,高纯度的单臂半导体型碳纳米管能够提高碳基晶体管的栅控特性。
图10为蒸发了含石墨烯的溶液中的溶剂后,碳基晶体管和碳纳米管互连后的路径的扫描电子显微镜图片。该路径由喷墨打印机按照设计路径打印出来,导电墨水为石墨烯溶液,实现了水平方向的互连。
本实施方式中除在第二硅片上制作碳纳米管束的过程有所不同之外,其它各步骤中涉及到的所有技术细节都与第二实施方式相同,为了减少重复,此处不再赘述。
上面各种方法的步骤划分,只是为了描述清楚,实现时可以合并为一个步骤或者对某些步骤进行拆分,分解为多个步骤,只要包含相同的逻辑关系,都在本专利的保护范围内。
本领域的普通技术人员可以理解,上述各实施方式是实现本发明的具体实施例,而在实际应用中,可以在形式上和细节上对其作各种改变,而不偏离本发明的精神和范围。

Claims (10)

1.一种碳基电子的制作及互连方法,其特征在于,包含以下步骤:
将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内,其中,每个所述碳纳米管束对应一个所述硅垂直通孔;
在每三个所述碳纳米管束之间的所述第一硅片的上表面制作一个水平的碳基晶体管;
将所述每三个碳纳米管束中的每个碳纳米管束分别与所述碳基晶体管的源极、漏极和栅极互连,得到所述碳基电子。
2.根据权利要求1所述的碳基电子的制作及互连方法,其特征在于,在所述将制作好的碳纳米管束转移至第一硅片中的硅垂直通孔内的步骤之前,还包含以下步骤:
在所述第一硅片中制作所述硅垂直通孔;
在第二硅片上制作所述碳纳米管束。
3.根据权利要求2所述的碳基电子的制作及互连方法,其特征在于,所述在第二硅片上制作所述碳纳米管束的步骤之后,还包含以下步骤:
致密化处理所述碳纳米管束。
4.根据权利要求2所述的碳基电子的制作及互连方法,其特征在于,所述在第二硅片上制作所述碳纳米管束的步骤中,包含以下子步骤:
在所述第二硅片上定位出需要生长所述碳纳米管束的位置,其中,需要生长所述碳纳米管束的位置与所述硅垂直通孔的位置一一对应;
在所述需要生长碳纳米管束的位置处生成一层催化层;
在所述催化层上生长所述碳纳米管束。
5.根据权利要求1所述的碳基电子的制作及互连方法,其特征在于,所述在每三个所述碳纳米管束之间的所述第一硅片的上表面制作一个水平的碳基晶体管的步骤中,包含以下子步骤:
在所述每三个碳纳米管束中的任意两个碳纳米管束之间制作所述碳基晶体管的单壁半导体型碳纳米管通道;
在所述单壁半导体型碳纳米管通道两侧制作所述碳基晶体管的源极和漏极;
制作所述碳基晶体管的介质层,其中,所述介质层位于所述单壁半导体型碳纳米管通道之上,并向两侧延伸至所述源极和漏极,且与所述源极和漏极接触;
在所述介质层上制作所述碳基晶体管的栅极。
6.根据权利要求5所述的碳基电子的制作及互连方法,其特征在于,所述在每三个碳纳米管束中的任意两个碳纳米管束之间制作所述碳基晶体管的单壁半导体型碳纳米管通道的步骤中,包含以下子步骤:
在所述任意两个碳纳米管束之间制作出一个所述碳基晶体管的通道;
将单壁半导体型碳纳米管溶液涂覆到所述通道内;
蒸发所述单壁半导体型碳纳米管溶液中的溶剂,使单壁半导体型碳纳米管留在所述通道内形成单壁半导体型碳纳米管通道。
7.根据权利要求5所述的碳基电子的制作及互连方法,其特征在于,所述在单壁半导体型碳纳米管通道两侧制作所述碳基晶体管的源极和漏极的步骤中,包含以下子步骤:
在所述单壁半导体型碳纳米管通道两侧暴露出需要制作所述源极和漏极的区域;
在所述需要制作源极和漏极的区域制作出所述源极和漏极。
8.根据权利要求7所述的碳基电子的制作及互连方法,其特征在于,所述在需要制作源极和漏极的区域制作出所述源极和漏极的步骤中,以及所述在介质层上制作所述碳基晶体管的栅极的步骤中,使用喷墨打印的方法制作出所述源极、漏极和栅极;
其中,所述喷墨打印使用的墨为石墨烯溶液。
9.根据权利要求8所述的碳基电子的制作及互连方法,其特征在于,所述在介质层上制作所述碳基晶体管的栅极的步骤中,还包含以下子步骤:
在所述介质层上制作出所述栅极的同时,还制作出所述每三个碳纳米管束中每个碳纳米管束与碳基晶体管的源极、漏极和栅极互连的路径;
蒸发所述石墨烯溶液中的溶剂。
10.根据权利要求2所述的碳基电子的制作及互连方法,其特征在于,在所述将每三个所述碳纳米管束中的每个碳纳米管束分别与其之间的碳基晶体管的源极、漏极和栅极互连,得到所述碳基电子的步骤之后,还包含以下步骤:
去除所述第二硅片,直到暴露出所述碳纳米管束的底部;
在所述碳纳米管束的底部定位出所述碳基电子的引出端的位置,其中,所述引出端与所述硅垂直通孔的底面完全重叠,且所述引出端的面积大于或等于所述硅垂直通孔的底面面积;
在所述引出端的位置先后蒸镀一层钛和一层金。
CN201410769301.0A 2013-12-21 2014-12-14 碳基电子的制作及互连方法 Pending CN104576324A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410769301.0A CN104576324A (zh) 2013-12-21 2014-12-14 碳基电子的制作及互连方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201310717088 2013-12-21
CN201410769301.0A CN104576324A (zh) 2013-12-21 2014-12-14 碳基电子的制作及互连方法

Publications (1)

Publication Number Publication Date
CN104576324A true CN104576324A (zh) 2015-04-29

Family

ID=53092111

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410769301.0A Pending CN104576324A (zh) 2013-12-21 2014-12-14 碳基电子的制作及互连方法

Country Status (1)

Country Link
CN (1) CN104576324A (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669160A (zh) * 2002-03-20 2005-09-14 国际商业机器公司 自对准纳米管场效应晶体管及其制造方法
CN1738044A (zh) * 2004-08-20 2006-02-22 国际商业机器公司 集成电路和该电路的操作参数的评价方法
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
CN103280435A (zh) * 2013-03-29 2013-09-04 上海大学 实现高密度硅通孔互联的微电子芯片及其制造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1669160A (zh) * 2002-03-20 2005-09-14 国际商业机器公司 自对准纳米管场效应晶体管及其制造方法
CN1738044A (zh) * 2004-08-20 2006-02-22 国际商业机器公司 集成电路和该电路的操作参数的评价方法
US20070148963A1 (en) * 2005-12-27 2007-06-28 The Hong Kong University Of Science And Technology Semiconductor devices incorporating carbon nanotubes and composites thereof
CN103280435A (zh) * 2013-03-29 2013-09-04 上海大学 实现高密度硅通孔互联的微电子芯片及其制造方法

Similar Documents

Publication Publication Date Title
CN103296991B (zh) 基于柔性基板的石墨烯高频纳机电谐振器及其制备工艺
Kim et al. Micro-nano hybrid structures with manipulated wettability using a two-step silicon etching on a large area
CN106887474A (zh) 形成背接触太阳能电池发射极的方法
CN1633523A (zh) 利用毛细作用力在基体上形成微型图案的方法
CN103413760B (zh) 模板辅助挥发诱导自组装构筑有机微米线阵列的方法
CN104779014B (zh) 导电图案的形成方法
CN108190830A (zh) 一种高深宽比金刚石微纳米结构的制作方法
CN101920932A (zh) 制作纳米尺寸间距的电极的方法
CN101872730B (zh) 用碳纳米管簇填充硅通孔的方法
CN104094404A (zh) 用于制造半导体装置的过程
CN103337449A (zh) 硅纳米线阵列的移植及其简单器件制备的方法
CN100470872C (zh) 一种纳米级交叉线阵列结构有机分子器件的制备方法
CN105264664A (zh) 使用液体前体制造亚微米结构
CN104576324A (zh) 碳基电子的制作及互连方法
CN105609638A (zh) 一种半导体层和tft的制备方法、tft、阵列基板
CN108461465A (zh) 一种硅通孔结构及其制备方法
CN108930065A (zh) 一种高迁移率硒氧化铋半导体薄膜的化学刻蚀方法
CN102280480B (zh) 双栅沟道导电类型可调单壁碳纳米管场效应晶体管及制备工艺
CN101587830A (zh) 大面积纳米线p-n结阵列及其制备方法
CN103280435B (zh) 实现高密度硅通孔互联的微电子芯片及其制造方法
CN103413891B (zh) 一种用以改进结构性能的有机薄膜晶体管制备方法
CN110429030A (zh) 纳米栅及纳米栅器件的制备方法
CN105070683B (zh) 一种硅穿孔结构的绝缘层底部开窗制造方法和硅穿孔结构
CN102054691B (zh) 纳流体晶体管的制备方法
CN103715098B (zh) 以碳纳米管为掩膜制备鳍形结构的方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20150429

WD01 Invention patent application deemed withdrawn after publication