CN104094404A - 用于制造半导体装置的过程 - Google Patents

用于制造半导体装置的过程 Download PDF

Info

Publication number
CN104094404A
CN104094404A CN201280054898.XA CN201280054898A CN104094404A CN 104094404 A CN104094404 A CN 104094404A CN 201280054898 A CN201280054898 A CN 201280054898A CN 104094404 A CN104094404 A CN 104094404A
Authority
CN
China
Prior art keywords
ink
indenture
precursor
substrate
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201280054898.XA
Other languages
English (en)
Inventor
R.伊斯哈拉
M.范登兹旺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Technische Universiteit Delft
Original Assignee
Technische Universiteit Delft
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Technische Universiteit Delft filed Critical Technische Universiteit Delft
Publication of CN104094404A publication Critical patent/CN104094404A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02592—Microstructure amorphous
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02422—Non-crystalline insulating materials, e.g. glass, polymers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02425—Conductive materials, e.g. metallic silicides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/02428—Structure
    • H01L21/0243—Surface structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02551—Group 12/16 materials
    • H01L21/02554—Oxides
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02565—Oxide semiconducting materials not being Group 12/16 materials, e.g. ternary compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02587—Structure
    • H01L21/0259—Microstructure
    • H01L21/02601—Nanoparticles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02614—Transformation of metal, e.g. oxidation, nitridation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02623—Liquid deposition
    • H01L21/02628—Liquid deposition using solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/02636—Selective deposition, e.g. simultaneous growth of mono- and non-monocrystalline semiconductor materials
    • H01L21/02639—Preparation of substrate for selective deposition
    • H01L21/02642—Mask materials other than SiO2 or SiN
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02656—Special treatments
    • H01L21/02664—Aftertreatments
    • H01L21/02667—Crystallisation or recrystallisation of non-monocrystalline semiconductor materials, e.g. regrowth
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1259—Multistep manufacturing methods
    • H01L27/1292—Multistep manufacturing methods using liquid deposition, e.g. printing
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • H10K71/135—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing using ink-jet printing

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Nanotechnology (AREA)
  • Thin Film Transistor (AREA)
  • Liquid Deposition Of Substances Of Which Semiconductor Devices Are Composed (AREA)
  • Recrystallisation Techniques (AREA)

Abstract

本发明描述了一种用于制造薄膜装置的至少一部分的方法，其中，所述方法包括：在基底中形成一个或多个凹痕，优选地，基底是塑料基底，凹痕包括侧壁和底部；利用第一油墨填充所述一个或多个凹痕中的至少一个，所述第一油墨包括第一材料前体，优选地，所述第一油墨包括第一金属前体、半导体前体或金属氧化物前体；以及将所述第一油墨的至少一部分退火，从而凹痕里面的所述底部的表面被去湿，并且形成凹痕里面的第一材料的缩窄第一结构。

Description

用于制造半导体装置的过程
技术领域
本发明涉及一种用于制造薄膜(半导体)装置的至少一部分的过程和一种根据这种过程制造的装置。
背景技术
半导体装置(诸如，二极管和晶体管)是电子装置的基本部件。对于用于其生产的新的、替代的、更便宜的和/或改进的制造过程存在持续的需求。
当前，特定兴趣存在于用于例如RFID标签、柔性LED和LCD显示器以及光伏设备的柔性电子部件的生产的过程中。通常使用所谓的卷对卷(R2R)处理(也称为卷筒处理或卷盘对卷盘处理)生产柔性电子设备。R2R处理指代其中薄膜以连续的方式沉积在柔性(塑料)基底上并且被处理成电子部件的生产方法。
在R2R过程中，优选地使用印刷技术(例如，压印、喷墨或丝网印刷)和涂覆技术(例如，辊涂或喷涂)以便实现高吞吐量、低成本处理。这种技术包括油墨(即，液体成分)的使用，油墨能够使用简单的涂覆或印刷技术而被沉积在基底上。以这种方式，能够以传统半导体制造方法的成本的一小部分加工柔性电子设备。然而，R2R处理是仍然处于开发中的技术。
为了实现用于高性能应用的柔性电子设备(诸如，HF RFID和用于可折叠电话的电子设备)而需要克服的问题包括用于实现具有小特征尺寸和高对准精度的薄膜结构的低成本过程的开发和用于在柔性塑料基底上实现高迁移率半导体薄膜的基于油墨的过程的开发。
US 6,861,365 B2描述柔性基底上的薄膜半导体多层堆上的三维抗蚀剂结构的实现。3D掩模的随后(各向异性)蚀刻允许在多层堆中形成薄膜半导体结构。最小特征尺寸和对准精度由3D掩模确定，通过光刻法来另外确定3D掩模。然而，蚀刻步骤基于真空过程，因此为R2R过程提供低效的能耗和材料使用。此外，虽然3D抗蚀剂掩模提供需要的对准，但它引入了大量的设计约束和处理复杂性。
EP 1 087 428 A1描述一种用于基于含硅油墨形成硅膜的方法。包含硅烷化合物的溶液使用喷墨印刷而被涂敷在石英基底上。在溶剂蒸发之后，形成硅前体膜，硅前体膜随后通过退火步骤变换为硅。然而，该方法需要高达550℃的非常高的温度以将膜中的硅烷化合物转换成晶体硅。这种高温处理步骤不能结合柔性塑料基底使用。
因此，在本领域需要用于在柔性塑料基底上制造薄膜结构的改进的方法。
发明内容
本发明的目的在于减少或消除现有技术中已知的缺点中的至少一个。在第一方面，本发明可涉及一种用于制造薄膜装置的至少一部分的方法，其中该方法可包括：在基底中形成一个或多个凹痕，优选地，基底是塑料基底，凹痕包括侧壁和底部；利用第一油墨填充所述一个或多个凹痕中的至少一个，所述第一油墨包括第一材料前体，优选地，所述第一油墨包括第一金属前体、半导体前体或金属氧化物前体；以及将所述第一油墨的至少一部分退火，从而凹痕里面的所述底部的表面被去湿，并且形成凹痕里面的第一材料的缩窄第一结构。本发明允许在凹痕中使用油墨的去湿来简单而便宜地实现窄结构。
在一个实施例中，所述侧壁可被配置为与所述底部的所述表面相比对于所述油墨具有更低的亲和力；或者，其中所述底部的所述表面被配置为与所述侧壁相比对于所述油墨具有更低的亲和力。可通过侧壁和底部表面对油墨的亲和力来控制去湿，并且因此控制凹痕里面的第一结构的形成。
在一个实施例中，可通过侧壁和底部的材料的选择来控制对所述油墨的所述亲和力；和/或其中通过所述侧壁和所述底部的表面处理来控制对所述油墨的所述亲和力，优选地，通过所述侧壁和所述底部的等离子体处理来控制对所述油墨的所述亲和力；和/或其中通过将预定表面活性剂和/或溶剂添加到油墨以改变其润湿性质来控制对所述油墨的所述亲和力；和/或其中通过利用UV辐射照射所述油墨来控制对所述油墨的所述亲和力。
在实施例中，所述退火可包括：通过将所述油墨暴露于微波来将所述油墨中的所述材料前体变换为无机材料，优选地，变换为非晶半导体材料，优选地，从100 W和10 kW之间的范围选择微波功率，微波频率处于300 MHz和300 Ghz之间的范围内；和/或通过使所述油墨经受热退火步骤来将所述油墨中的所述材料前体变换为无机材料，其中所述油墨暴露于50和350℃之间的范围内的温度。因此，材料前体可通过具有相对低的处理温度的过程而变换为(固态)有机材料，例如非晶材料，由此实现适合在塑料(聚酰亚胺)基底、箔和/或板上加工电子装置的方法。
在另一实施例中，所述退火可包括：将所述无机固态材料暴露于激光，优选地暴露于脉冲激光，以便将所述无机材料的至少一部分变换为晶体材料，优选地变换为晶体半导体材料。因此，处理油墨可允许形成当在柔性基底上制造高迁移率TFT时需要的晶体半导体材料。
在实施例中，所述材料前体可包括半导体前体，半导体前体包括由通式SinXm表示的一种或多种硅烷化合物，其中X是氢；n优选地是5或更大的整数并且更优选地是在5和20之间的整数；m优选地是整数n、2n-2、2n或2n+1。硅烷化合物尤其适合在柔性基底上加工高迁移率多晶TFT。
在实施例中，所述退火可包括：将所述一个或多个凹痕中的所述油墨暴露于UV辐射达预定时间，从而所述凹痕内的所述底部表面的至少一部分被去湿。
在实施例中，所述一个或多个凹痕的高度在10 nm和5000 nm之间，优选地，在20 nm和2000 nm之间，更优选地，在40 nm和1000 nm之间；和/或其中所述一个或多个凹痕具有在40 nm和5000 nm之间的宽度，优选地，该宽度在80 nm和2000 nm之间，更优选地，在100 nm和1000 nm之间。
在实施例中，在所述将所述第一油墨的至少一部分退火期间，所述第一材料前体积聚在凹痕的底表面的边缘以形成第一结构(丝)，同时所述凹痕中的底部表面的中心部分被去湿，所述方法还包括：将所述第一结构(丝)变换为固态材料，优选地变换为晶体材料。
在实施例中，所述方法可还包括：在所述基底和包括所述第一结构的所述凹痕中的至少一个上方涂敷第二油墨，所述第二油墨包括第二材料前体，优选地，所述第二油墨包括第二金属前体、半导体前体或金属氧化物前体；通过将所述第二材料前体变换为固态第二材料，优选地变换为晶体半导体材料，横跨所述凹痕形成交错第一薄膜。因此，可加工自对准的薄膜堆。
在实施例中，所述方法可包括：在所述交错第一薄膜上方形成氧化物层；利用第三油墨填充包括所述第一结构和所述交错第一薄膜的至少一部分的所述凹痕，所述第三油墨包括第三材料前体，优选地，所述第三油墨包括第三金属前体、半导体前体或金属氧化物前体；将所述第三油墨的至少一部分退火，从而在凹痕里面形成包括第三材料前体的第二结构。
在实施例中，所述基底可以是透明基底，并且其中所述第一结构(丝)在所述基底的背面暴露于UV辐射时用作用于选择性地露出所述基底顶部上的抗蚀剂的掩模。
在实施例中，在所述将所述第一油墨的至少一部分退火期间，所述第一材料前体可积聚在凹痕的底表面的中心以形成第一结构，同时沿着所述凹痕的侧壁的区域被去湿。
在另一实施例中，所述方法可还包括：将所述第一结构变换为固态材料，优选地变换为晶体材料；在所述第一结构上方形成氧化物层；利用第二油墨填充包括所述第一结构的所述凹痕，所述第二油墨包括第二材料前体，优选地，所述第二油墨包括第三金属前体、半导体前体或金属氧化物前体；将所述第二油墨的至少一部分退火，从而在所述第一结构上方在凹痕里面形成包括第二材料前体的第二结构。
在实施例中，所述一个或多个凹痕中的所述至少一个可在形成与所述第一结构对准的第二结构时用作模板。
在实施例中，所述基底是柔性基底，优选地，所述基底是塑料基底或金属基底。
在另一方面，本发明涉及一种利用根据上述方法权利要求中任一项所述的方法制造的薄膜装置。
附图说明
图1A-1C示意性地描述根据本发明的实施例的用于在基底上形成薄膜结构的过程。
图2A-H示意性地描述根据本发明的实施例的用于制造半导体装置的至少一部分的过程。
图3A-F示意性地描述根据本发明的实施例的用于制造半导体装置的至少一部分的过程。
图4A-F示意性地描述根据本发明的实施例的用于制造半导体装置的至少一部分的过程。
图5A-5D示意性地描述根据本发明的实施例的用于在基底上形成薄膜结构的过程。
图6A-6G示意性地描述根据本发明的实施例的用于制造半导体装置的至少一部分的过程。
图7A-7G示意性地描述根据本发明的实施例的用于制造半导体装置的至少一部分的过程。
具体实施方式
图1A-1C示意性地描述根据本发明的实施例的用于在基底上形成薄膜结构的至少一部分的过程。如图1A中所述，该过程可开始于在基底104的表面中形成包括侧壁和底部(底表面)的一个或多个凹入区域(沟槽或凹痕)。在一个实施例中，在基底104的表面上对薄膜牺牲层102进行图案化可形成凹入区域。基底可以是柔性(支撑)基底，包括塑料和/或金属板或箔(例如，聚酰亚胺、PEN、PPS)、纤维增强树脂复合材料和不锈钢板。根据特定应用，基底可还包括一个或多个半导体和/或绝缘层。
在一个实施例中，图案化的牺牲层可包括由图案化的薄膜牺牲层形成的侧壁和由基底的表面的一部分形成的底表面所定义的一个或多个凹入区域。在这种情况下，凹入部分的侧壁和底部可具有不同的材料。在另一实施例中，图案化的牺牲层可包括由薄膜牺牲层的侧壁和底表面形成的一个或多个凹入区域。
可通过已知的微米压印或纳米压印技术形成凹入区域。这种压印技术允许通过使用模板(有时也称为压印模具)的有机层的机械变形来形成图案或凹入区域。能够制成模板的材料的合适例子包括金属和硬无机材料，例如陶瓷和石英。具有微米的数量级的尺寸的这种模板的使用因为其机械耐久性和可靠性而特别有益。
模板的图案可被转印到覆盖层中，从而在牺牲层中形成凹入区域。在一个实施例中，覆盖层中的凹入区域可敞开以便露出支撑基底的表面。牺牲层可以是有机层(例如，聚氨酯树脂的环氧树脂或丙烯酸酯)或无机层(例如，二氧化硅层或氮化硅层)。类似地，基底可被电介质层(例如，二氧化硅层或氮化硅层)覆盖。
凹入区域的侧壁可以是相对于形成支撑基底的表面基本上垂直的侧壁。在另一实施例中，侧壁可定向为相对于基底的表面成一定角度。
在另一实施例中，可通过已知的印刷技术(诸如，凹版印刷或丝网印刷)来形成凹入区域。在这种情况下，薄膜油墨图案从图案化的母掩模转印到支撑基底。油墨可包括(可固化)光致抗蚀剂或电介质前体。通过使油墨干燥，并且在某些情况下，通过烧结和/或使油墨中的分子交联，可实现包括一个或多个凹入区域的图案化的牺牲层的形成，其中凹入区域可由一个或多个侧壁和支撑基底的表面定义。
牺牲层可被图案化以具有在支撑基底上方沿纵向延伸的至少两个相对的侧壁106，由此形成基本上矩形的凹入区域108(以下，凹入区域可简称为凹入部分、沟槽或凹痕)。在实施例中，凹入区域的高度可由图案化的牺牲层的厚度确定。在本公开中，凹入部分可具有从大约10 nm到大约5000 nm(优选地，大约20 nm到大约2000 nm，更优选地，大约40 nm到大约1000 nm)的范围选择的高度。另外，凹入部分可具有从大约40 nm到大约5000 nm(优选地，大约80 nm到大约2000 nm，更优选地，大约100 nm到大约1000 nm)的宽度。在某些实施例中，支撑基底中的凹入部分(沟槽)可形成用于容纳油墨成分的储存器。
图1B示意性地描述填充有油墨成分(或简称为油墨)的凹入部分。厚的油墨层可被涂敷于图案化的牺牲层的表面。可使用各种类型的油墨。油墨可包括半导体、金属氧化物半导体或金属前体，并且可选地包括溶剂。在另一实施例中，油墨可包括液体有机半导体材料。刮片可被用于在图案化的牺牲层的表面上方掠过，从而凹入区域可被油墨110填充或至少部分地填充并且过多的油墨被去除。
在一个实施例中，可使用包括半导体前体(优选地，IV族半导体前体)并且可选地包括溶剂的油墨成分。溶剂可被用于控制油墨的粘性和/或润湿性质。油墨可被用于在凹入部分中形成薄膜(结构)。
在实施例中，半导体前体可包括由通式SinXm表示的一种或多种硅烷化合物，其中X是氢；n优选地是5或更大的整数并且更优选地是在5和20之间的整数；m优选地是整数n、2n-2、2n或2n+1；其中氢的一部分可由卤素取代。
在EP1087428中详细描述了这种硅烷化合物的例子，其内容通过引用包含于本申请中。m=2n+2的化合物的例子包括硅烷氢化物，诸如丙硅烷、丁硅烷、戊硅烷、己硅烷和庚硅烷，以及其中氢原子部分地或完全地由卤素原子取代的其取代化合物。m=2n的例子包括：单环硅氢化物化合物，诸如环丙硅烷、环丁硅烷、环戊硅烷、甲硅烷基环戊硅烷、环己硅烷、甲硅烷基环己硅烷和环庚硅烷；以及其中氢原子部分地或完全地由卤素原子取代的其卤代环硅化合物，诸如六氯环丙硅烷、三氯环丙硅烷、八氯环丁硅烷、四氯环丁硅烷、十氯环戊硅烷、五氯环戊硅烷、十二氯环己硅烷、六氯环己硅烷、十四氯环庚硅烷、七氯环庚硅烷、六溴环丙硅烷、三溴环丙硅烷、五溴环丙硅烷、四溴环丙硅烷、八溴环丁硅烷、四溴环丁硅烷、十溴环戊硅烷、五溴环戊硅烷、十二溴环己硅烷、六溴环己硅烷、十四溴环庚硅烷和七溴环庚硅烷。m=2n-2的化合物的例子包括双环硅氢化物化合物，诸如1,1’-双环丁硅烷、1,1’-双环戊硅烷、1,1’-双环己硅烷、1,1’-双环庚硅烷、1,1’-环丁甲硅烷基环戊硅烷、1,1’-环丁甲硅烷基环己硅烷、1,1’-环丁甲硅烷基环庚硅烷、1,1’-环戊甲硅烷基环己硅烷、1,1’-环戊甲硅烷基环庚硅烷、1,1’-环己甲硅烷基环庚硅烷、螺[2,2]戊硅烷、螺[3,3]庚硅烷、螺[4,4]壬硅烷、螺[4,5]癸硅烷、螺[4,6]十一硅烷、螺[5,5]十一硅烷、螺[5,6]十二硅烷和螺[6,6]十三硅烷；其中氢原子部分地或完全地由SiH3基团或卤素原子取代的取代硅化合物。此外，m=n的化合物的例子包括多环硅氢化物化合物，诸如由下面的化学式表示的化合物1至5、其中氢原子部分地或完全地由SiH3基团或卤素原子取代的其干燥取代硅化合物。这些化合物可被用作两种或更多类型的混合物。
在优选实施例中，半导体前体可包括环戊硅烷(CPS)Si5H10和/或环己硅烷(CHS)Si6H12。可在没有溶剂的情况下使用包括一种或多种硅烷化合物的油墨(例如，纯液体CPS)，或者在有溶剂的情况下使用包括一种或多种硅烷化合物的油墨。当在没有另外的溶剂的情况下使用硅烷化合物(诸如，CPS)作为油墨时，硅烷化合物可被暴露于UV，从而硅烷化合物分子的一部分变换为聚硅烷。UV暴露的硅烷化合物更加有粘性。将溶剂添加到UV暴露的硅烷化合物可增加润湿。
上述(氢化)硅烷化合物提供这样的优点：通过简单并且公知的过程(诸如，退火步骤以便形成(低氢)非晶Si(a-Si)和(脉冲)激光结晶)或温度退火步骤以便将非晶硅变换为(多)晶硅，它能够被容易地转换成半导体。此外，这种硅烷化合物能够被用在印刷技术中。
替代地和/或另外，油墨可包括半导体纳米颗粒，优选地，IV族半导体的纳米颗粒，例如Si纳米颗粒分散的溶液。
在另一实施例中，可使用包括电介质前体和溶剂的油墨。基于这种油墨，可在凹入部分中形成电介质层或结构。例如，在实施例中，可在公知的液相沉积步骤中使用电介质前体(诸如，氟硅酸(H2SiF6))以便形成电介质层(诸如，SiO2)。替代地，硅酸乙酯(TEOS)或二甲亚砜(DMSO)可在形成SiO2层时用作前体。在另一实施例中，可在公知的液相沉积步骤中使用基于金属的硅酸/硼酸混合物以便形成金属氧化物层(诸如，TiO2、ZrO2、HfO2等)。
在另一实施例中，可使用包括金属前体并且可选地包括溶剂的油墨。基于这种油墨，可形成金属或金属性(例如，硅化物)层或结构。在一个实施例中，金属前体可包括金属纳米颗粒(例如，Al、Ni、Pd、Pt、Mo、Wi、Ti、Co等)或有机金属化合物。
用在油墨成分中的合适溶剂的例子包括：烃溶剂，诸如正己烷、正庚烷、正辛烷、正癸烷、二环戊烷、苯、甲苯、二甲苯、均四甲苯、茚、四氯化萘、十氯化萘和角鲨烷(squarane)；醚系溶剂，诸如二丙醚、乙二醇、二甲醚、乙二醇二甲醚、乙二醇二乙醚、二甘醇二甲醚、二甘醇二乙醚、二甘醇甲乙醚、四氢呋喃、四氢吡喃、1,2-二甲氧基乙烷、双(2-甲氧基乙基)醚和对-二噁烷；以及极性溶剂，诸如碳酸丙烯酯、γ-丁内酯、N-甲基-2-吡咯烷酮、二甲基甲酰胺、乙腈、二甲基亚砜和环己酮。
在另外的实施例中，甲苯或环辛烷可被用作溶剂。
选择溶剂，以使得它不在处理期间与前体发生反应。此外，它的蒸汽压强应该在0.001 mmHg和200 mmHg之间。低于0.001 mmHg的压强将会使溶剂蒸发太慢，增加溶剂保留在最后的层中的风险，这将会降低膜的性质的质量，例如在使用硅烷化合物硅前体的情况下的硅膜的质量。
添加剂(诸如，表面活性剂)可被另外添加到油墨成分以便改变其在凹入部分中的润湿性质。表面活性剂可以是根据需要在不损害所需的功能的范围内的微量的氟类型、硅类型或非离子类型。非离子表面活性剂提高用于涂敷溶液的润湿性和涂膜的平整，并且防止涂膜的颗粒状和桔皮表面。
油墨成分可包括至少20%重量百分比的溶剂、至少40%重量百分比的溶剂或至少60%重量百分比的溶剂。因此，当油墨中的溶剂蒸发时，油墨的体积减小，并且干燥油墨体积(包括聚合半导体、金属或电介质前体)可根据油墨的润湿行为聚集在凹入区域的各区域中。
润湿是液体与固体表面保持接触以使得液体在基底表面上散开的能力。当使基底和液体聚集在一起时，由于基底和液体之间的分子间相互作用而导致润湿。粘附力和内聚力之间的力平衡确定润湿的程度(润湿性)。去湿是润湿的相反方面。在这种情况下，液体试图使其与基底表面的接触表面最小化。
接触角θ是液汽界面与固液界面相交的角度。对于简单的基底-液体系统，公知的杨氏公式γS=γSL+γLcosθ分别提供接触角(θ)以及基底的表面能量γS、液体的表面能量γL和基底-液体界面的表面能量γSL之间的关系。当液体的表面能量γL低并且θ低时，表面更容易润湿。
表面能量(因此，接触角)可取决于各种参数和/或处理条件，诸如温度、基底材料、基底表面处理和油墨中的前体/溶剂比例。基底材料可对于液体具有高亲和力。在这种情况下，液体可在基底表面上散开(润湿基底表面)。这种材料被称为亲水(在基于水的液体的情况下)或亲液体(lyphofilic)。类似地，基底材料可对于液体具有低亲和力。在这种情况下，液体可在基底上形成具有接触角θ的球冠。这种材料被称为疏水(或疏液体(lyphofobic))。包括凹入部分的图案化的基底的表面上的油墨的润湿(去湿)行为由这些参数控制。
在图1A-1C中描述的实施例中，配置牺牲层和基底的材料，以使得凹入部分中的侧壁表面比凹入部分的底部表面(底表面)更疏水。例如，在一个实施例中，可选择(和/或处理)形成侧壁的牺牲层的材料，以使得侧壁表面比形成底部表面(例如，基底表面)的材料更疏水。因此，油墨与凹入部分的侧壁的接触角相对大，如图1B中示意性所述。
对于液体半导体前体(诸如，环戊硅烷(CPS))，接触角可根据表面基底材料在10°和35°之间变化。例如，当在室温使用Si2N3作为表面基底材料时，测量到大约33.4°的接触角。当使用热氧化物或TEOS作为表面基底材料时，测量到大约12°和18°之间的更低的接触角。
表面改性技术可被用于增大或减小CPS的接触角。例如，在实施例中，短HF浸渍(0.55%HF，持续4分钟)可被用于通过几度的接触角的减小来增加润湿性质。在另一实施例中，可通过将凹入部分暴露于CF4/O2等离子体来控制形成凹入部分的材料的疏水性质，如US2005/0170076中所述。
在另一实施例中，基底温度可被用于控制凹入部分中的润湿。这可结合任何上述表面处理使用。例如，尤其当与短HF蚀刻(HF浸渍)结合时，可通过增加基底温度来增加CPS对基底表面的润湿性。例如，在大约75℃的基底温度，对于TEOS测量到大约5°的接触角。
图1C描述在油墨中的溶剂蒸发之后的凹入区域中的干燥的油墨结构。在溶剂蒸发期间，油墨的总体积从第一体积减小到第二较小体积。因为侧壁比底部表面更疏水，所以油墨将会趋向于离开侧壁，从而干燥油墨的至少大部分将会集中在离开侧壁的凹入区域的中心。以这种方式，沿着侧壁的区域的至少一部分将会被去湿。包括半导体、金属或电介质前体的干燥的油墨可随后被处理并且分别变换为半导体、金属或绝缘体，其中可使用合适的去除步骤来去除靠近凹入部分的材料的残留物。
因此，基于图1A-1C中描述的过程，可在凹入部分中形成具有减小的尺寸(即，小于凹入部分的宽度的尺寸)的薄膜结构。该过程导致在凹入部分里面的第一缩窄薄膜结构，从而凹入部分能够在形成另一第二薄膜结构时用作模板，第二薄膜结构可准确地相对于第一薄膜结构对准。以这种方式，既能够实现小特征尺寸，又能够实现高对准精度。虽然图1C描述纵向薄膜结构的形成，但对于技术人员而言清楚的是，本发明允许形成许多形状的油墨丝，例如(部分地)矩形、圆形、三角形或其组合。
图2A-H描述根据本发明的实施例的用于制造薄膜结构的过程的示意图。该过程可被用在用于制造薄膜晶体管(TFT)的过程中和/或可以是包括层转印过程的卷对卷过程的一部分。
图2A描述该过程的开始，其中提供第一(支撑)基底并且一个或多个凹痕(凹入部分)202形成在第一基底206的顶表面204中，每个凹痕202包括侧壁和底部(底表面)。形成所述一个或多个凹痕，以使得以如参照图1A和1B所述的类似方式，凹痕的侧壁比凹痕的底表面更疏水。
图2B描述填充有第一液体材料208的凹痕，优选地，第一半导体材料，例如如参照图1B所述的包括半导体前体和(有机)溶剂的半导体油墨成分。在一个实施例中，半导体油墨成分可包括由通式SinXm表示的硅烷化合物。
在实施例(未示出)中，已知的狭缝涂覆技术(刮片)可被用于填充凹痕，其中第一液体半导体材料被提供在包括凹痕的基底上。在利用刀片掠过基底的表面之后，过多的材料被去除并且凹痕被第一液体半导体材料填充。在另一实施例中，可使用喷墨印刷方法以便填充凹痕。
其后，油墨成分中的溶剂可蒸发，从而凹痕中的油墨成分的总体积减小。由于侧壁的疏水性质，沿着侧壁的底表面的凹痕区域的底表面在溶剂蒸发期间被去湿，从而如图2C中所述，在凹痕的中心形成缩窄的第一薄膜结构210。第一薄膜结构可使用合适的变换过程而被变换为固态半导体薄膜。
在包括由通式SinXm表示的硅烷化合物的第一液体半导体材料的情况下，可在微波退火步骤中实现溶剂的蒸发和硅烷化合物至非晶硅的变换。微波退火步骤将会加热油墨成分从而溶剂蒸发，并且在沿着侧壁的底表面发生去湿，从而如图2C中所述，在凹痕的中心形成缩窄的第一薄膜结构210。
此外，硅烷单体可形成将会吸收微波辐射的偶极子。吸收的能量可破坏Si-H键，从而氢被释放。将会形成Si-Si键，导致具有低氢浓度(通常，在5-10%之间)的稳定a-Si膜。微波退火步骤允许基底的总体温度保持在250℃以下。因此，当在塑料基底上处理材料(这需要低温处理(通常在300℃以下))时，这种处理步骤特别有益。
为了实现硅烷化合物的变换，油墨成分可暴露于具有从100 W和10 kW之间的范围选择的微波功率和在300 MHz和300 Ghz之间的范围内的微波频率的微波退火步骤。暴露时间可取决于功率和频率的特定设置，但将会通常在10 s和10小时之间(优选地，在20 s和5小时之间，更优选地，在40 s和2.5小时之间)的范围内。在一些实施例中，微波退火步骤可与加热步骤结合，其中第一基底被加热到具有50和250℃之间的范围的温度。
在另一实施例中，替代于微波退火步骤，可基于温度退火执行第一液体半导体材料去湿和半导体材料的变换，温度退火包括：50℃和250℃之间的第一温度范围中的第一温度退火步骤，其中溶剂蒸发并且在沿着侧壁的底表面发生去湿，从而在凹痕的中心形成缩窄的第一薄膜结构；以及300℃和400℃之间(优选地，低于350℃)的温度范围中的随后的第二热退火步骤，例如使用热板。在一些实施例中，第二热退火可与微波退火步骤结合以便将热退火温度降低至低于350℃的温度。
其后，a-Si薄膜结构可被暴露于脉冲激光器(例如，XeCl准分子激光器(308 nm，250 ns))以用于将a-Si变换为晶体硅(未示出)。可使用合适的去除步骤(例如，短HF蚀刻(HF浸渍))去除沿着凹入部分的侧壁的硅的残留物。这种HF蚀刻也可被用于进一步减小薄膜层的尺寸。
以这种方式，可在凹痕中形成第一薄膜(多)晶体半导体结构，其中薄膜多晶结构的宽度小于凹痕的宽度。其后，可通过使用例如O2等离子体暴露来氧化第一薄膜多晶结构的表面由此形成SiO2绝缘层212，而在第一薄膜多晶结构上方形成绝缘层，如图2D中所述。
在凹痕中如此形成的薄膜结构可被用作用于形成另一薄膜层的模板。为此，包括薄膜(多)晶体半导体结构210的凹痕可被第二液体半导体材料214(例如，如参照图1B和2B所述的包括(有机)溶剂的半导体油墨成分)填充(图2E)。例如，在一个实施例中，半导体油墨成分可包括由通式SinXm表示的硅烷化合物，这与为了形成第一薄膜结构而用于填充凹痕的油墨相似。
在一个实施例中，在填充凹痕之前，凹痕内的表面可经受表面和/或温度处理以便增加凹痕内的表面的润湿，从而实现第二液体材料的覆盖。替代地和/或另外，表面活性剂可被添加到第二液体半导体材料以便增加第二液体半导体材料在凹痕内的润湿。
在填充凹痕之后，可在如参照图2C所述的微波退火步骤中实现包括由通式SinXm表示的硅烷化合物的第二液体半导体材料中的溶剂的蒸发和硅烷化合物至非晶硅的变换。在这种情况下，具有减小的重量百分比溶剂(例如，显著小于20%重量百分比)的油墨成分。替代地，可使用不包括溶剂的油墨成分诸如纯(UV暴露)CPS以便在这种特定情况下消除或至少显著减小体积减小的效果。
在氧化的第一薄膜(多)晶体层顶部上的第二a-Si薄膜层的对准形成之后，它可暴露于(脉冲)激光器216，类似于参照图2C描述的，以便将a-Si变换为晶体硅(图2F)。在完成薄膜TFT堆之后，它可通过将包括薄膜晶体硅堆的基底220的顶表面结合到塑料基底而被转移到第二基底218(图2G)。其后，第一基底可被去除(例如，被蚀刻掉)，从而薄膜(多)晶体硅堆形成在第二基底上。这里，第二基底材料可以是塑料。替代地，第二基底材料可以是不锈钢、玻璃、聚合物或其组合。
图2H中描述的所获得的结构可以是包括多晶硅沟道层和自对准多晶硅顶栅的顶栅TFT堆的一部分。沟道层可连接到源极和漏极区域，这可通过使用氧化物涂层扩散(OCD)源来沉积掺杂物源而以自对准方式形成。掺杂物可使用(脉冲)激光退火而扩散到硅中。在去除OCD之后，可使用银墨印刷金属电极以便能够实现与TFT的源极和漏极的电气接触。
因此，图2A-2H中描述的过程简要地图示用于形成半导体结构的过程，该过程包括下述步骤：
-提供基底，优选地，聚合物基底；
-在基底中提供凹痕，优选地，所述凹痕包括侧壁和底部；
-利用第一油墨填充所述凹痕，第一油墨包括第一前体材料并且可选地包括溶剂；
-将油墨的至少一部分退火，从而凹痕里面的所述底部的表面被去湿，并且形成凹痕里面的所述第一材料的缩窄且薄的第一结构；
-通过使用微波照射第一结构的至少一部分或者通过将第一结构的所述至少一部分加热到预定温度，将第一结构中的所述第一前体材料变换为固态无机材料；
-优选地使用(脉冲)激光退火步骤使第一结构的第一材料结晶。
如此获得的包括具有第一结构的凹痕的基底可被用作用于形成自对准薄膜堆的模板。形成这种薄膜堆可包括下述步骤：
-优选地通过将退火的第一材料氧化来在第一结构的表面提供绝缘层，
-利用第二油墨填充所述凹痕，其中所述第二油墨包括第二前体材料；
-将所述第二油墨的至少一部分退火以便至少部分地使第二材料干燥以形成第二结构；
-优选地使用(脉冲)激光退火步骤使第二结构的第二材料结晶。
在实施例中，薄膜堆可使用下述步骤被转移到(或结合到)另一基底(例如，塑料板)：
-将包括凹痕以及所述凹痕中的第一和第二结构的基底转移到一层，优选地，塑料层、不锈钢层或玻璃层上。
-去除基底。
基于这个过程，可使用与R2R处理兼容的低温的基于液体的处理步骤在塑料基底上加工半导体结构(特别地，TFT结构)。该过程允许形成自对准薄膜多层结构而不需要复杂的掩模结构和/或昂贵的真空装备。另外，使用润湿。
图3描述根据本发明的实施例的用于制造薄膜结构的过程的示意图。在这个特定实施例中，薄膜结构可以是顶栅薄膜晶体管的一部分。另外，该过程可以是卷对卷过程的一部分。
该过程可开始于提供第一(支撑)基底并且在第一基底306的顶表面304中形成一个或多个凹痕(凹入部分)302，每个凹痕包括侧壁和底表面，如图3A中所述。可形成所述一个或多个凹痕，以使得凹痕的侧壁比凹痕的底表面更疏水。
在利用包括由通式SinXm表示的硅烷化合物的第一液体半导体材料308填充凹痕(图3B)之前，凹痕的底部可经受表面和/或温度处理(例如，如参照图1B所述的与基底的温度增加结合的HF浸渍)以便在填充过程期间以及在随后的液体半导体液体中的溶剂的蒸发期间实现由液体半导体材料对凹痕的底部的完全润湿。
通过将基底稍微加热到50℃和80℃之间的温度，可实现液体的缓慢蒸发。以这种方式，薄膜聚合物半导体层310可形成在凹痕的底部上，如图3C中所示。聚合物半导体层可使用微波和(脉冲)激光退火步骤变换为a-Si并且随后变换为(多)晶体Si，并且硅氧化物层312可使用与分别参照图2C和2D描述的过程相同的过程而被形成在(多)晶体层的表面上。在其底部具有(多)晶体薄膜的凹痕可被用作用于随后的薄膜形成步骤的模板。
包括(多)晶体薄膜层的凹痕可被包括由通式SinXm表示的硅烷化合物的第二液体半导体材料314填充(图3E)，并且使用与参照图2A-2C描述的类似的处理步骤而被处理为缩窄的第二(多)晶体薄膜316。此外，在这个实施例中，包括侧壁(和在这种情况下的二氧化硅底部表面)的凹入部分可暴露于CF4/O2等离子体，以使得可控制形成凹入部分的材料的疏水性质。在这个实施例中，基于已知的表面处理，侧壁可被配置为比二氧化硅底部表面更疏水，从而在微波退火期间发生二氧化硅底部表面的去湿。
因此，图3A-3F中描述的过程简要地图示了用于形成半导体结构的过程，该过程包括下述步骤：
-提供基底，优选地，聚合物基底；
-在基底中提供凹痕，优选地，所述凹痕包括侧壁和底部；
-利用第一油墨填充所述凹痕，第一油墨包括第一（半导体）材料；
-将所述第一油墨的至少一部分退火以便在所述凹痕中形成所述第一材料的第一层而不将凹痕的底部去湿；
-优选地使用脉冲(激光)将第一材料退火以形成固态(半导体)的第一层；
-优选地通过将所述第一材料氧化来在第一层的表面的至少一部分上形成绝缘层；
-利用第二油墨填充所述凹痕，其中所述第二油墨包括第二(半导体)材料和溶剂；
-将所述第二油墨的至少一部分退火，以使得凹痕里面的所述底部的表面被去湿，从而形成凹痕里面的第一材料的缩窄且变薄的第一结构。
因此，在这个实施例中，可按照自对准方式形成薄膜(多)晶体膜的堆。该堆可包括栅极层316和沟道层318，它可被用作用于在柔性基底上形成TFT的底部结构。可按照与参照图2H描述的相似的方式实现源极区域和漏极区域以及用于接触源极和漏极的电极。
图4A-4F描述根据本发明的实施例的用于制造薄膜结构的过程的示意图。在这个特定实施例中，半导体薄膜结构可以是顶栅薄膜晶体管的一部分。该过程可按照与参照图3A-3C描述的相似的方式开始。
图4A描述在第一基底406的顶表面404中形成一个或多个凹痕(凹入部分)402，其中每个凹痕包括侧壁和底表面(底部)，如图3A中所述。可形成所述一个或多个凹痕，以使得凹痕的侧壁(和基底的顶表面)比凹痕的底表面(底部)更疏水。
图4B描述填充包括由通式SinXm表示的硅烷化合物的液体半导体材料408。为了在填充过程期间以及在随后的半导体液体中的溶剂的蒸发期间实现由液体半导体材料对凹痕的底部的完全润湿，凹痕的底部可经受表面和/或温度处理(例如，如参照图1B所述的与基底的温度增加结合的HF浸渍)。
图4C描述在凹痕中形成部分干燥的薄膜聚合物硅烷化合物层。在这种情况下，通过将基底稍微加热到50℃和200℃之间的温度，可实现液体的缓慢蒸发。以这种方式，部分干燥的薄膜聚合物半导体层410可形成在凹痕的底部上，如图4C中所示。其后，部分干燥的聚合物半导体层可使用微波退火步骤变换为a-Si。
以这种方式，半导体薄膜结构412(优选地，非晶硅薄膜结构)被形成在凹痕中。随后的(脉冲)激光退火步骤可将半导体材料变换为(多)晶体半导体材料。
其后，可使用蚀刻步骤(例如，干法蚀刻或湿法蚀刻)以便蚀刻凹痕的各个面，从而凹痕变宽并且使得半导体薄膜层位于变宽的凹痕的中心，如图4D中所述。
如此形成的包括(多)晶体半导体结构的凹痕可被用作用于在凹痕中形成薄膜层的堆的模板。可通过使用例如O2等离子体暴露来氧化第一薄膜多晶结构的表面由此形成SiO2绝缘层414，而在第一薄膜多晶结构上方形成绝缘层，如图4E中所述。
图4F描述基于使用与参照图2E和2F描述的相似的步骤在氧化的(多)晶体层顶部上在凹痕中形成另一(半导体)层416。
因此，在这个实施例中，可按照自对准方式形成薄膜(多)晶体膜的堆。该堆可包括栅极层418和沟道层416，它能够被用作用于在柔性基底上形成TFT的底部结构。这个底部结构可按照与参照图2G和2H描述的相似的方式被转移到塑料基底。
图5A-5D示意性地描述根据本发明的实施例的用于在基底上形成薄膜结构的至少一部分的过程。
在图5A-5C中描述的实施例中，配置牺牲层和基底的材料，以使得侧壁表面在疏水性方面不如底部表面(底表面)。例如，在一个实施例中，可选择(和/或处理)形成侧壁的牺牲层的材料，以使得侧壁表面在疏水性方面不如形成底部表面(例如，基底表面)的材料。因此，油墨与凹入部分的侧壁的接触角相对小，如图5B中示意性所述。
图5A描述过程的开始，其中以与参照图1A描述的相似的方式在基底504的表面中形成包括侧壁和底部(底表面)的一个或多个凹入区域(沟槽或凹痕)。在一个实施例中，在基底504的(顶)表面上的薄膜牺牲层502可被图案化以便形成凹入区域508。基底可以是柔性(支撑)基底，包括塑料板(例如，聚酰亚胺)或金属箔(例如，不锈钢)。牺牲层可被图案化以具有在支撑基底上方纵向延伸的至少两个相对的侧壁506，由此形成基本上矩形的凹入区域508。
图5B示意性地填充有油墨成分(或简称为油墨)的凹入部分。厚的油墨层可被涂敷于图案化的牺牲层的表面。可使用如参照图1B所述的各种类型的油墨。刮片可被用于在图案化的牺牲层的表面上方掠过，从而凹入区域可被油墨510填充或至少部分地填充并且过多的油墨被去除。
图5C描述在油墨中的溶剂蒸发之后的凹入区域中的干燥的油墨结构。在油墨中的溶剂蒸发期间，油墨的体积减小。
在一个实施例中，侧壁可被配置为在疏水性方面不如底表面。在这种情况下，在例如微波退火步骤中溶剂蒸发期间，油墨将会趋向于朝着侧壁流动，从而干燥油墨的至少大部分将会离开凹入部分的中心而集中在沿着侧壁的区域中。以这种方式，凹入部分的中心的至少一部分将会被去湿，并且可形成沿着凹痕的侧壁的窄油墨丝。包括半导体、金属或电介质前体的干燥的油墨可随后被处理并且分别变换为半导体、金属或绝缘体，其中可使用合适的去除步骤来去除靠近凹入部分的材料的残留物。
在另一实施例中，可通过暴露感光(优选地，UV敏感)的油墨来实现如图5C中所述的沿着凹痕的侧壁的油墨丝的形成。感光半导体前体可包括如参照图1B所述的通式SinXm的一种或多种硅烷化合物，诸如CPS。可利用UV光暴露油墨预定时间，从而硅烷化合物的至少一些通过光聚合而变换为聚硅烷链。在这个过程期间，油墨的表面能量(或表面张力)可改变(增加)，由此导致接触角的改变(增加)。这种改变可导致凹痕内的油墨的去湿行为的改变，从而形成沿着凹痕的侧壁的油墨丝并且凹痕的底表面的中心被去湿。
使用例如热板，在一小时和五小时之间的范围内的时间段内使用随后的退火步骤(例如，如上所述的微波退火步骤、高达350℃的温度退火步骤)，如此形成的油墨丝可被变换为非晶硅。为了降低热退火步骤中的温度和/或时间段，可使用微波退火步骤和热退火步骤的组合。
图5D描述在通过在基底上对TEOS进行图案化而形成的凹入区域中形成干燥的油墨图案的实验结果。在这个特定例子中，5微米宽、7微米长并且250 nm高的凹痕形成在基底中。
通过将基底暴露于500 W氧等离子体8分钟，凹痕经受氧化步骤。等离子体改变(增加)凹痕中的表面的粗糙度，从而实现非晶硅对基底的提高的粘附。
在手套箱(具有气体净化平台MB20/MB200的MBRAUN GmbH Glovebox )里面转移样本，这便于实现基本上无氧的环境(氧水平<1 ppm)。使用刮片涂覆技术利用CPS填充凹痕。
在填充凹痕之后，基底随后暴露于UV光(UV AHAND 250GS)2分钟以对CPS进行光聚合。UV光具有从320 nm到400 nm变化的波长的分布，其中峰值在大约370 nm处。在UV暴露期间，孔中的剩余CPS聚合为高阶聚硅烷，并且改变凹入区域中的CPS的润湿性质，从而引起凹痕中的表面的中心区域的去湿。以这种方式，以与图5C中示意性描述的相似的方式沿着凹痕的侧壁形成硅烷化合物油墨丝。在这个特定例子中，丝的宽度为大约700-800 nm，并且丝的最大高度为大约250 nm，即类似于凹痕的高度。可通过控制UV暴露时间、基底温度、表面处理以及凹痕的侧壁和底表面的材料的选择来控制丝的宽度。去湿的区域中的硅烷化合物的残留物是看得见的并且能够在材料已变换为(多)晶体硅之后使用短HF蚀刻被去除。
因此，基于图5A-5D中描述的过程，具有减小的纳米级尺寸(即，小于凹入部分的宽度的尺寸w’)的薄膜结构可形成在凹入部分中。该过程导致在凹入部分里面的第一缩窄薄膜结构，从而凹入部分能够在形成另一第二薄膜结构时用作模板，第二薄膜结构可准确地相对于第一薄膜结构对准。以这种方式，既能够实现小特征尺寸(优选地，在20和400 nm之间的范围内的亚微米特征尺寸，优选地，在40和200 nm之间的范围内的亚微米特征尺寸)，又能够实现高对准精度。虽然图5C描述纵向结构的形成，但对于技术人员而言清楚的是，本发明允许形成许多形状的油墨丝，例如(部分地)矩形、圆形、三角形或其组合。如以下参照图6和7更详细所述，这些油墨丝可被用于在凹痕中制造自对准TFT结构。
图6描述根据本发明的实施例的用于制造薄膜结构的过程的示意图。在这个特定实施例中，半导体薄膜结构可以是交错顶栅薄膜晶体管的一部分。
图6A描述该过程的开始，其中提供第一(支撑)基底并且一个或多个凹痕(凹入部分)602形成在第一基底606的顶表面604中，每个凹痕602包括侧壁和底部(底表面)。在一个实施例中，可形成所述一个或多个凹痕，以使得以如参照图5A和5B所述的类似方式，凹痕的侧壁比凹痕的底表面更疏水。
图6B描述填充有第一液体材料608的凹痕，优选地，第一半导体材料，例如如参照图5B所述的包括半导体前体和(有机)溶剂的半导体油墨成分。在一个实施例中，半导体油墨成分可包括由通式SinXm表示的硅烷化合物。
在实施例(未示出)中，已知的狭缝涂覆技术(刮片)可被用于填充凹痕，其中第一液体半导体材料(第一半导体油墨)被提供在包括凹痕的基底上。在另一实施例中，可使用喷墨印刷方法以便填充凹痕。
其后，油墨中的溶剂可蒸发，从而凹痕中的油墨成分的总体积减小。在一个实施例中，使侧壁在疏水方面不如凹痕的底表面，从而干燥油墨沿着侧壁集中，同时凹痕的中心表面被去湿。以这种方式，如图6C中所述，在凹痕中形成缩窄的第一薄膜结构610，即沿着凹痕的侧壁的两个窄油墨丝。第一薄膜结构的材料可使用合适的变换过程而被变换为固态半导体材料。
在一个实施例中，半导体油墨可包括由通式SinXm表示的硅烷化合物。在这种情况下，在一个实施例中，可按照与参照图2C描述的相似的方式在微波退火步骤中实现溶剂的蒸发、油墨丝的形成和硅烷化合物至非晶硅的变换。微波退火步骤将会加热油墨成分从而溶剂蒸发，沿着凹痕的侧壁形成窄油墨丝，并且凹痕的底表面的中心被去湿。可使用合适的去除步骤(例如，短HF蚀刻(HF浸渍))去除在中心表面的硅的残留物。这种HF蚀刻也可被用于进一步减小薄膜丝的尺寸。可选地，非晶硅可使用(脉冲)激光退火而被变换为(多)晶体硅。
在另一实施例中，半导体油墨是包括例如通式SinXm的一种或多种硅烷化合物(诸如，CPS)的UV敏感半导体油墨。如已经参照图5C和5D详细所解释，UV敏感半导体油墨的暴露可导致沿着凹痕的侧壁集中的油墨丝和凹痕的底表面的中心的去湿。
使用例如热板，在一小时和五小时之间的范围内的时间段期间使用合适的退火步骤(例如，如上所述的微波退火步骤、高达350℃的热退火步骤)，油墨丝的硅烷化合物材料可被变换为非晶硅。为了降低热退火步骤中的温度和/或时间段，可使用微波退火步骤和热退火步骤的组合。
在凹痕中如此形成的第一薄膜结构可被用作用于下一薄膜处理步骤的模板。在一个实施例中，在开始基于第二液体半导体材料形成另一半导体层之前，包括凹痕的基底的表面可经受表面和/或温度处理以便增加表面润湿，从而实现第二液体半导体材料的覆盖。替代地和/或另外，表面活性剂可被添加到第二液体半导体材料以便增加基底表面上的润湿。
图6D描述在凹痕上形成第二液体半导体材料的层612。如参照图1B所述，第二液体半导体材料(第二半导体油墨)可包括由通式SinXm表示的硅烷化合物。为了实现均匀覆盖，油墨可被喷涂到基底上。
在形成该层之后，可按照与参照图2C描述的相似的方式在微波退火步骤和随后的(脉冲)激光退火步骤中实现溶剂的蒸发和硅烷化合物至(多)晶体硅的变换。以这种方式，第一交错薄膜晶体管((多)晶体)层612可形成在凹痕上。
沿着凹痕的侧壁的硅丝610可用作隔离物，从而可在凹痕上建立连续的(多)晶体层。隔离物允许在基底的表面上的第一薄膜层的第一部分和位于凹痕的底部的第一薄膜层的第二部分之间形成连续的(多)晶体连接614。
第一薄膜层可遵循包括硅丝的凹痕的交错拓扑。因此，在形成第一薄膜层之后，基底中的凹痕613仍然存在并且可在形成另一自对准第二薄膜结构时用作模板。在这个特定实施例中，凹痕的侧壁可与基底表面形成一定角度，其中该角度由(多)晶硅丝确定。
图6E描述通过使用例如O2等离子体暴露来氧化第一薄膜层的表面由此在第一薄膜层上方形成SiO2绝缘层616而在第一薄膜层上方形成绝缘层。
图6F描述利用另一第三液体半导体材料618填充凹痕，第三半导体油墨包括例如用于在氧化的第一(多)晶体层612上的凹痕中形成第二半导体层620(特别地，(多)晶体硅层)的一种或多种硅烷化合物，其中第二(多)晶体硅层与下面的第一(多)晶体层对准。可使用与参照图3E和3F描述的相似的处理步骤形成第二半导体层。
因此，图6A-6F中描述的过程简要地图示了用于形成半导体结构的过程，该过程包括下述步骤：
-提供基底，优选地，塑料基底；
-在基底中提供凹痕，优选地，所述凹痕包括侧壁和底部；
-利用包括第一材料的第一油墨填充凹痕，优选地，所述第一材料包括(掺杂)硅烷化合物并且可选地包括溶剂；
-将所述第一油墨的至少一部分退火，其中在所述退火期间，所述第一材料积聚在凹痕的底表面的边缘以形成第一结构(丝)，同时所述凹痕中的底部表面的中心部分被去湿；
-在所述基底和所述凹痕上方提供包括第二材料的第二油墨的第一层；
-将第二油墨的至少一部分退火以在包括所述第二材料的所述凹痕上形成第一交错薄膜层；
-在所述第一交错薄膜层上方提供绝缘层；
-利用包括第三材料的第三油墨填充所述凹痕；
-将第三油墨的至少一部分退火以便在包括所述第二材料的所述凹痕内形成第二结构。
通过这个过程生产的结构可被用作交错自对准TFT结构，其中第一交错薄膜层可用作TFT的沟道层并且其中第二结构可用作TFT的栅极。
图7描述根据本发明的实施例的用于制造薄膜结构的过程的示意图。在这个特定实施例中，半导体薄膜结构可以是在透明柔性基底顶部上的交错顶栅薄膜晶体管的一部分。
图7A-7E描述用于形成交错氧化第一半导体层712的过程，第一半导体层712形成在凹痕702上，凹痕702形成在第一基底706的顶表面704中。在这个特定实施例中，基底材料是(UV)透明材料，例如(UV)透明玻璃或塑料。凹痕可包括侧壁、底部(底表面)和沿着凹痕的侧壁形成的金属丝(隔离物)710，金属丝710可用作用于第一半导体层的隔离物。金属隔离物允许在基底的表面的顶部上的第一薄膜层的第一部分和位于凹痕的底部的第一薄膜层的第二部分之间形成连续的(多)晶体连接714。可使用与参照图6A-6E描述的相似的处理步骤加工金属丝和形成在凹痕上的交错氧化第一半导体层712，其中加工金属隔离物，对包括金属前体的油墨或包括金属纳米颗粒的油墨进行热退火。
在形成交错第一薄膜层之后，基底中的凹痕713仍然存在，其可用作用于形成另一自对准第二薄膜结构的模板。
在一个实施例中，在填充凹痕之前，交错薄膜层的表面可经受表面和/或温度处理以便增加润湿和粘附，从而实现第二液体材料的覆盖。替代地和/或另外，表面活性剂可被添加到第二液体半导体材料以便进一步增加润湿性质。
图7F描述第二液体半导体材料层718的形成。第二液体半导体材料(第二半导体油墨)可包括由通式SinXm表示的硅烷化合物，如参照图1B所述。为了实现均匀覆盖，油墨可被喷涂到基底上。
在形成该层之后，可按照与参照图2C描述的相似的方式使用微波退火步骤和随后的(脉冲)激光退火步骤将该层中的硅烷化合物变换为(多)晶体硅。以这种方式，第二交错薄膜半导体((多)晶体)层718可形成在凹痕上。第一交错薄膜半导体层和第二交错薄膜半导体层可形成交错薄膜堆，该堆可用于形成交错TFT结构。
图7G描述使用例如狭缝涂覆在交错薄膜结构顶部上形成负光致抗蚀剂层720。其后，UV透明基底的背面可暴露于UV光722，由此金属丝710将会遮蔽光致抗蚀剂层的部分以免暴露于UV。未由金属丝遮蔽的光致抗蚀剂层的部分将会聚合，从而抗蚀剂层中的非聚合部分可通过标准显影步骤而被去除。以这种方式，可在金属丝所在的位置实现抗蚀剂层中的开口723。
这些开口可在化学蚀刻步骤中被用作蚀刻掩模，其中第二交错半导体层的部分724被去除，由此形成位于凹痕内并且与位于凹痕外面的第二层的第二部分和第三部分分离的薄膜半导体结构726。
因此，在这个实施例中，可按照自对准方式形成薄膜半导体膜/结构的交错堆，其中使用通过使金属油墨蒸发而形成的金属丝以便以自对准方式选择性地露出光致抗蚀剂。
交错薄膜堆可包括与((多)晶体)沟道层728对准的(顶)栅极层726并且因此能够被用作用于在柔性基底上形成TFT的底部结构。
在另一实施例中，第一交错薄膜可包括透明半导体。可使用例如包括InGaZnO纳米颗粒的溶剂形成这种透明半导体薄膜。可使用用于形成例如二氧化硅层的合适的电介质前体利用绝缘层覆盖透明半导体薄膜。另外，第二交错薄膜可包括透明导电材料，诸如氧化铟锡(ITO)。可基于包括金属氧化物前体的油墨形成这种膜。当使用这种透明材料时，能够制造柔性基底上的透明柔性电子部件。
因此，图7A-7H中描述的过程简要地图示了用于形成半导体结构的过程，该过程包括下述步骤：
-提供包括顶侧和背面的基底，优选地，基底包括(UV)透明材料；
-在基底中提供凹痕，优选地，所述凹痕包括侧壁和底部；
-利用包括第一材料的第一油墨填充凹痕，优选地，所述第一材料包括金属纳米颗粒、金属前体、(掺杂)硅烷化合物并且可选地包括溶剂；
-使所述第一油墨的至少一部分蒸发，其中在所述第一油墨的蒸发期间，所述第一材料积聚在凹痕的底表面的边缘以形成第一结构(丝)，同时所述凹痕中的底部表面的中心部分被去湿；
-在所述基底和所述凹痕上方提供包括第二材料的第二油墨的第一层，优选地，所述第二材料包括透明半导体或其化合物；
-将第二油墨的至少一部分退火以便形成包括所述第二材料的第一交错薄膜层；
-在所述第一交错薄膜层的顶部上提供绝缘层；
-在所述基底和所述凹痕上方提供包括第三材料的第三油墨的第二层，优选地，所述第三材料包括透明导电材料；
-将第三油墨的至少一部分退火以便形成包括所述第三材料的第二交错薄膜层；
-在所述第二薄膜层上方沉积负光致抗蚀剂层；
-利用UV光暴露所述基底的背面，从而所述第一结构遮蔽光致抗蚀剂层以免暴露于所述UV光；
-将所述光致抗蚀剂层显影以便打开所述光致抗蚀剂层中的与所述第一结构对准的部分，所述打开的部分暴露出所述第二薄膜层；
-使用蚀刻过程去除所述第二薄膜层中的一部分，由此在所述凹痕中形成第二结构。
通过这个过程生产的结构可被用作交错自对准TFT结构，其中第一薄膜层可用作TFT的沟道层并且其中第二结构可用作TFT的栅极。
应该理解，针对任何一个实施例描述的任何特征可被单独使用或结合描述的其它特征使用，并且也可被结合任何其它实施例或任何其它实施例的任何组合的一个或多个特征使用。例如，尽管针对适合用于自对准TFT结构的薄膜堆的形成总体描述了图1-7中的实施例，但对于技术人员而言清楚的是，基于基底中的凹痕中的油墨的润湿行为，许多其它自对准结构包括包含金属、绝缘和/或半导体薄膜层的组合的薄膜多层结构。此外，本发明不限于电子(TFT)结构，而是也可被用于形成自对准光电结构和光伏结构。
此外，本发明不限于上述实施例，实施例可在所附权利要求的范围内变化。

Claims (16)

1.一种用于制造薄膜装置的至少一部分的方法，所述方法包括：
在基底中形成一个或多个凹痕，优选地，基底是塑料基底，凹痕包括侧壁和底部；
利用第一油墨填充所述一个或多个凹痕中的至少一个，所述第一油墨包括第一材料前体，优选地，所述第一油墨包括第一金属前体、半导体前体或金属氧化物前体；以及
将所述第一油墨的至少一部分退火，从而凹痕里面的所述底部的表面被去湿，并且形成凹痕里面的第一材料的缩窄第一结构。
2.根据权利要求1所述的方法，其中所述侧壁被配置为与所述底部的所述表面相比对于所述油墨具有更低的亲和力；或者，其中所述底部的所述表面被配置为与所述侧壁相比对于所述油墨具有更低的亲和力。
3.根据权利要求2所述的方法，其中通过侧壁和底部的材料的选择来控制对所述油墨的所述亲和力；和/或其中通过所述侧壁和所述底部的表面处理来控制对所述油墨的所述亲和力，优选地，通过所述侧壁和所述底部的等离子体处理来控制对所述油墨的所述亲和力；和/或其中通过将预定表面活性剂和/或溶剂添加到油墨以改变其润湿性质来控制对所述油墨的所述亲和力；和/或其中通过利用UV辐射照射所述油墨来控制对所述油墨的所述亲和力。
4.根据权利要求1-3中任一项所述的方法，其中所述退火包括：
通过将所述油墨暴露于微波来将所述油墨中的所述材料前体变换为无机材料，优选地，变换为非晶半导体材料，优选地，从100 W和10 kW之间的范围选择微波功率，微波频率处于300 MHz和300 Ghz之间的范围内；和/或通过使所述油墨经受热退火步骤来将所述油墨中的所述材料前体变换为无机材料，其中所述油墨暴露于50和350℃之间的范围内的温度。
5.根据权利要求4所述的方法，其中所述退火包括：
将所述无机固态材料暴露于激光，优选地暴露于脉冲激光，以便将所述无机材料的至少一部分变换为晶体材料，优选地变换为晶体半导体材料。
6.根据权利要求1-5中任一项所述的方法，其中所述材料前体可包括半导体前体，半导体前体包括由通式SinXm表示的一种或多种硅烷化合物，其中X是氢；n优选地是5或更大的整数并且更优选地是在5和20之间的整数；m优选地是n、2n-2、2n或2n+1的整数。
7.根据权利要求6所述的方法，其中所述退火可包括：
将所述一个或多个凹痕中的所述油墨暴露于UV辐射达预定时间，从而所述凹痕内的所述底部表面的至少一部分被去湿。
8.根据权利要求1-7中任一项所述的方法，其中所述一个或多个凹痕的高度在10 nm和5000 nm之间，优选地，在20 nm和2000 nm之间，更优选地，在40 nm和1000 nm之间；和/或其中所述一个或多个凹痕具有在40 nm和5000 nm之间的宽度，优选地，该宽度在80 nm和2000 nm之间，更优选地，在100 nm和1000 nm之间。
9.根据权利要求1-8中任一项所述的方法，其中在所述将所述第一油墨的至少一部分退火期间，所述第一材料前体积聚在凹痕的底表面的边缘以形成第一结构(丝)，同时所述凹痕中的底部表面的中心部分被去湿，所述方法还包括：
将所述第一结构(丝)变换为固态材料，优选地变换为晶体材料。
10.根据权利要求9所述的方法，还包括：
在所述基底和包括所述第一结构的所述凹痕中的至少一个上方涂敷第二油墨，所述第二油墨包括第二材料前体，优选地，所述第二油墨包括第二金属前体、半导体前体或金属氧化物前体；
通过将所述第二材料前体变换为固态第二材料，优选地变换为晶体半导体材料，在所述凹痕上形成交错第一薄膜。
11.根据权利要求10所述的方法，还包括：
在所述交错第一薄膜上方形成氧化物层；
利用第三油墨填充包括所述第一结构和所述交错第一薄膜的至少一部分的所述凹痕，所述第三油墨包括第三材料前体，优选地，所述第三油墨包括第三金属前体、半导体前体或金属氧化物前体；
将所述第三油墨的至少一部分退火，从而在凹痕里面形成包括第三材料前体的第二结构。
12.根据权利要求9所述的方法，其中所述基底是透明基底，并且其中所述第一结构(丝)在所述基底的背面暴露于UV辐射时用作用于选择性地暴露所述基底的顶部上的抗蚀剂的掩模。
13.根据权利要求1-8中任一项所述的方法，其中在所述将所述第一油墨的至少一部分退火期间，所述第一材料前体积聚在凹痕的底表面的中心以形成第一结构，同时沿着所述凹痕的侧壁的区域被去湿，所述方法还包括：
将所述第一结构变换为固态材料，优选地变换为晶体材料；
在所述第一结构上方形成氧化物层；
利用第二油墨填充包括所述第一结构的所述凹痕，所述第二油墨包括第二材料前体，优选地，所述第二油墨包括第三金属前体、半导体前体或金属氧化物前体；
将所述第二油墨的至少一部分退火，从而在所述第一结构上方在凹痕里面形成包括第二材料前体的第二结构。
14.根据权利要求1-13中任一项所述的方法，其中所述一个或多个凹痕中的所述至少一个在形成与所述第一结构对准的第二结构时用作模板。
15.根据权利要求1-14中任一项所述的方法，其中所述基底是柔性基底，优选地，所述基底是塑料基底或金属基底。
16.一种利用根据权利要求1-15中任一项所述的方法制造的薄膜装置。
CN201280054898.XA 2011-09-08 2012-09-10 用于制造半导体装置的过程 Pending CN104094404A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
NL2007372 2011-09-08
NL2007372A NL2007372C2 (en) 2011-09-08 2011-09-08 A process for the manufacture of a semiconductor device.
PCT/EP2012/003795 WO2013034312A1 (en) 2011-09-08 2012-09-10 A process for the manufacture of a semiconductor device

Publications (1)

Publication Number Publication Date
CN104094404A true CN104094404A (zh) 2014-10-08

Family

ID=47221274

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201280054898.XA Pending CN104094404A (zh) 2011-09-08 2012-09-10 用于制造半导体装置的过程

Country Status (7)

Country Link
US (1) US9224600B2 (zh)
EP (1) EP2745322A1 (zh)
JP (1) JP2014530477A (zh)
KR (1) KR20140082681A (zh)
CN (1) CN104094404A (zh)
NL (1) NL2007372C2 (zh)
WO (1) WO2013034312A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585264A (zh) * 2018-08-26 2019-04-05 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
NL2010199C2 (en) * 2013-01-29 2014-08-04 Univ Delft Tech Manufacturing a submicron structure using a liquid precursor.
NL2010713C2 (en) 2013-04-26 2014-10-29 Univ Delft Tech Method of forming silicon on a substrate.
GB201310854D0 (en) * 2013-06-18 2013-07-31 Isis Innovation Photoactive layer production process
US9349995B2 (en) * 2013-12-23 2016-05-24 Solar-Tectic Llc Hybrid organic/inorganic eutectic solar cell
WO2016068713A1 (en) 2014-10-30 2016-05-06 Technische Universiteit Delft Low-temperature formation of thin-film structures
KR102352232B1 (ko) * 2015-06-15 2022-01-17 삼성전자주식회사 콘택 구조체들을 갖는 반도체 소자의 제조 방법
US10234763B2 (en) 2017-05-11 2019-03-19 Eastman Kodak Company Method of providing photopatterned functional surfaces
CN109103090B (zh) * 2017-06-21 2020-12-04 清华大学 纳米带的制备方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4854230A (en) * 1985-12-24 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Screen printing apparatus
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
CN101461047A (zh) * 2006-06-07 2009-06-17 松下电器产业株式会社 半导体元件及其制造方法以及电子器件及其制造方法

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5539153A (en) * 1994-08-08 1996-07-23 Hewlett-Packard Company Method of bumping substrates by contained paste deposition
JP3328297B2 (ja) * 1998-03-17 2002-09-24 セイコーエプソン株式会社 表示装置の製造方法
DE60038931D1 (de) 1999-03-30 2008-07-03 Seiko Epson Corp Verfahren zur Herstellung einer Siliziumschicht und Tintenstrahlzusammensetzung für Tintenstrahldrucker
GB0130485D0 (en) * 2001-12-21 2002-02-06 Plastic Logic Ltd Self-aligned printing
JP4217868B2 (ja) * 2002-05-07 2009-02-04 大日本印刷株式会社 エレクトロルミネッセント素子およびその製造方法
US6861365B2 (en) 2002-06-28 2005-03-01 Hewlett-Packard Development Company, L.P. Method and system for forming a semiconductor device
JP2005142474A (ja) * 2003-11-10 2005-06-02 Canon Inc 電界効果型トランジスタおよびその製造方法
GB0402559D0 (en) * 2004-02-05 2004-03-10 Cambridge Display Tech Ltd Molecular electronic device fabrication methods and structures
CN1976869B (zh) * 2005-02-10 2010-12-22 松下电器产业株式会社 用于维持微细结构体的结构体、半导体装置、tft驱动电路、面板、显示器、传感器及它们的制造方法
JP2007300012A (ja) * 2006-05-02 2007-11-15 Seiko Epson Corp 金属配線形成方法、アクティブマトリクス基板の製造方法、デバイス及び電気光学装置並びに電子機器
JP4211804B2 (ja) * 2006-05-19 2009-01-21 セイコーエプソン株式会社 デバイス、膜形成方法及びデバイスの製造方法
GB0708381D0 (en) * 2007-04-30 2007-06-06 Nokia Corp Method for forming a semiconductor structure
GB0717055D0 (en) * 2007-09-01 2007-10-17 Eastman Kodak Co An electronic device
CA2701412C (en) 2007-10-01 2017-06-20 Kovio, Inc. Profile engineered thin film devices and structures
US20090236627A1 (en) * 2008-03-19 2009-09-24 Jang-Sub Kim Method of forming metal wiring
EP2304078B1 (en) * 2008-06-30 2015-04-15 3M Innovative Properties Company Method of forming a microstructure
JP5573616B2 (ja) * 2010-11-12 2014-08-20 住友化学株式会社 表示装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4854230A (en) * 1985-12-24 1989-08-08 Mitsubishi Denki Kabushiki Kaisha Screen printing apparatus
US5607099A (en) * 1995-04-24 1997-03-04 Delco Electronics Corporation Solder bump transfer device for flip chip integrated circuit devices
CN101461047A (zh) * 2006-06-07 2009-06-17 松下电器产业株式会社 半导体元件及其制造方法以及电子器件及其制造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109585264A (zh) * 2018-08-26 2019-04-05 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法
CN109585264B (zh) * 2018-08-26 2020-12-22 合肥安德科铭半导体科技有限公司 一种氮化硅薄膜的可流动化学气相沉积方法

Also Published As

Publication number Publication date
NL2007372C2 (en) 2013-03-11
WO2013034312A1 (en) 2013-03-14
US20140370694A1 (en) 2014-12-18
WO2013034312A8 (en) 2013-05-02
EP2745322A1 (en) 2014-06-25
JP2014530477A (ja) 2014-11-17
KR20140082681A (ko) 2014-07-02
US9224600B2 (en) 2015-12-29

Similar Documents

Publication Publication Date Title
CN104094404A (zh) 用于制造半导体装置的过程
KR101526021B1 (ko) 패턴화된 도체, 반도체 및 유전 물질을 위한 인쇄 공정
CN101388436B (zh) 图案形成方法,有机场效应晶体管的制造方法,以及柔性印刷电路板的制造方法
TW200539253A (en) Method for doping impurities, methods for producing semiconductor device and applied electronic apparatus
JP5331382B2 (ja) 半導体素子の製造方法
US9620625B2 (en) Manufacturing a submicron structure using a liquid precursor
KR20110046439A (ko) 알루미늄 잉크 및 이의 제조 방법, 알루미늄 잉크 증착 방법 및 알루미늄 잉크의 인쇄 및/또는 증착에 의해 형성된 필름
TW200814330A (en) A thin film transistor, manufacturing method of a active layer thereof and liquid crystal display
KR101710862B1 (ko) 인쇄된 전자장치를 위한 인쇄-적합 디자인 및 레이아웃
JP3865106B2 (ja) シリコン膜パターンの形成方法
TWI634954B (zh) 製造結構化塗層之方法，藉由該方法所製造之結構化塗層，及其用途
JP2005228792A (ja) ドープシリコン膜の形成方法及びデバイスの製造方法
JP2015192066A (ja) 凹部を有するオルガノポリシロキサン膜の製造方法、積層体の製造方法、トランジスタの製造方法
KR20080100195A (ko) 반도체 디바이스 제조 방법
JP2005235852A (ja) 多層膜の形成方法及びデバイスの製造方法
KR100779560B1 (ko) 유기 박막 트랜지스터용 자가 패턴성 유전체 박막, 그 제조 방법, 및 이를 구비한 유기 박막 트랜지스터
JP2011029421A (ja) シリコン薄膜の成膜方法および半導体装置の製造方法
JP2005251982A (ja) シリコン膜の形成方法、当該シリコン膜の形成方法を使用するデバイスの製造方法及び当該デバイスの製造方法を使用する電気光学機器の製造方法
TWI393975B (zh) 畫素結構及接觸窗開口的製作方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20180608

AD01 Patent right deemed abandoned