JP2009111290A - 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法 - Google Patents

抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法 Download PDF

Info

Publication number
JP2009111290A
JP2009111290A JP2007284440A JP2007284440A JP2009111290A JP 2009111290 A JP2009111290 A JP 2009111290A JP 2007284440 A JP2007284440 A JP 2007284440A JP 2007284440 A JP2007284440 A JP 2007284440A JP 2009111290 A JP2009111290 A JP 2009111290A
Authority
JP
Japan
Prior art keywords
resistance
resistor
metal wiring
resistors
contact
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP2007284440A
Other languages
English (en)
Inventor
Katsuya Hironaka
勝也 弘中
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007284440A priority Critical patent/JP2009111290A/ja
Publication of JP2009111290A publication Critical patent/JP2009111290A/ja
Withdrawn legal-status Critical Current

Links

Images

Abstract

【課題】半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定する方法の提供。
【解決手段】二つの抵抗体3および4が間に絶縁膜を介して一部重なる段差上にコンタクトプラグ8a、8b、10aおよび10bが形成され、その上に金属配線層7、9a、9b、11aおよび11bが設けられている。この二つの抵抗体3と4との段差とは反対側の各抵抗体3および4の端部をそれぞれ、抵抗体3および4の端部が互いに対称となるように二つに分岐し、その二つの分岐部にそれぞれ、コンタクトプラグ8aと8bの組および10aと10bの組とをれぞれ介して各対応する金属配線層9a、9b、11aおよび11bにそれぞれ接続して2ヶ所から端子をとる平面レイアウトにしている。
【選択図】図1

Description

本発明は、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された抵抗測定素子およびコンタクト抵抗の測定方法、並びに、この抵抗測定素子を用いた固体撮像素子および半導体集積回路装置などを搭載した半導体素子チップおよびその評価方法に関する。
上述したこの種の従来の抵抗測定素子は、複数種類のコンタクトホールのコンタクト抵抗が測定可能であり、半導体基板上の比較的小さな領域内に半導体集積回路などと共に形成することができる。これは例えば特許文献1に提案されている。
図9は、特許文献1に開示されている従来のコンタクト抵抗測定素子の構造を模式的に示す平面図である。
図9において、コンタクト抵抗測定素子100は、図示しない半導体墓板上に形成された抵抗素子101を有し、この抵抗素子101の両端にはコンタクトホール102、103が形成され、これらのコンタクトホール102、103を介してそれぞれ電流供給用の金属配線104、105が接続されている。抵抗素子101は、例えばN型シリコン基板中に作られたP型の拡散領域による拡散抵抗、またはP型シリコン基板中に作られたN型の拡散領域による拡散抵抗でもよい。または、抵抗素子101は、シリコン基板上のSiOなどの絶縁膜上に形成されたP型またはN型の多結晶シリコンにより形成されたポリシリコン抵抗でもよい。コンタクトホール102、103はこのような絶縁膜に開けられてコンタクト材料が埋め込まれたものであり、このコンタクトホール102、103をそれぞれ介して金属導電層を被着することにより金属配線104、105がそれぞれ形成されている。
このコンタクト抵抗測定素子100は、さらに、複数対のコンタクトホール106、107およびコンタクトホール108、109が形成され、これらの各コンタクトホール106〜109を介して抵抗素子101と接触するアルミニウムなどの金属配線が設けられている。即ち、コンタクトホール106には両側に金属配線110、111が、コンタクトホール108には両側に金属配線112、113が、コンタクトホール107には両側に金属配線114、115が、さらにコンタクトホール109には両側に金属配線116、117がそれぞれ伸びている。これらの各コンタクトホール106〜109の両側に伸びた金属配線110〜117は金属配線の一方端が電流注入用であり、金属配線の他方端は電圧測定用である。
図10は、図9のコンタクト抵抗測定素子100において、2対のコンタクトホールを含む場合の等価回路図である。
図10において、抵抗RC1、RC2、RC3、RC4、RC5、RC6はそれぞれコンタクトホール102、103、106、108、107、109のコンタクト抵抗をそれぞれ表わしている。抵抗R1、R2、R3、R4、R5はそれぞれ抵抗素子101の抵抗部分を示しており、それぞれコンタクトホール102-106間、コンタクトホール106-108間、コンタクトホール108-107間、コンタクトホール107-109間、コンタクトホール109-103間の抵抗値にそれぞれ対応している。
以上のような構成を有するコンタクト抵抗測定素子100を用いてコンタクト抵抗を測定する方法につき説明する。
例えば、図9のコンタクトホール106と107のコンタクト抵抗RC2およびRC4の和を測定するときには、まず、金属配線104の端子に定電流源を接続し、金属配線105の端子は接地し、一定電流Iを金属配線104の端子から流し込む。この状態で、金属配線115の端子の電圧V1および金属配線111の端子の電圧V2を測定すると、
V1=I×(R4+R5+RC6) …(1)
V2=I×(R2+R3+R4+R5+RC6)…(2)
となる。したがって、式(1)と(2)より、電圧V2とV1の差V3は、
V3=V2−V1=I×(R2十R3) …(3)
となる。次に、金属配線104の端子と金属配線105の端子との間に接続されていた定電流源を外し、金属配線110の端子と金属配線114の端子との間に定電流源を接続し、一定電流源を金属配線110の端子から流し込む。この場合、金属配線114の端子は接地しておく。この状態で金属配線111の端子の電圧V4を測定すると、
V4=I×(R2+R3+RC2+RC4) …(4)
となる。したがって、式(3)と式(4)から、コンタクトホール対106、107のコンタクト抵抗RC2およびRC4の和は、
RC2+RC4=(V4−V3)/I …(5)
となる。
したがって、コンタクトホール106と107のコンタクト抵抗RC2およびRC4の和は、上記電圧V4、電圧V3および電流Iから測定することができる。
このように、特許文献1では、ポリシリコン抵抗素子上のコンタクト抵抗、またはシリコン基板上に形成された拡散領域からなる抵抗素子上のコンタクト抵抗を測定する上で、抵抗素子を共通化し、抵抗素子上に複数種類のコンタクトホール(コンタクトプラグ)を形成し、測定端子を切り分けることにより、所望のコンタクトプラグのコンタクト抵抗(接触抵抗)を得ている。
特開平4−316344号公報
一般的には、図11に示すように、抵抗r1および抵抗r2の抵抗体201の両端に端子202、203を接続し、これがコンタクト抵抗r3のコンタクトプラグ204に接続され、このコンタクトプラグ204に接続された抵抗r4および抵抗r5の金属配線205の両端に端子206、207を接続して、コンタクト抵抗r3を測定するものであるが、CCD固体撮像素子のフローティングディフュージョンFD(電荷検出部)に代表される構造に類似した構成例として、図12に示すように、シリコン基板301上に二つの抵抗体302(ポリシリコンの抵抗)と抵抗体303(拡散領域の抵抗)とが絶縁膜を介して一部重なって設けられている。これらの抵抗r11の抵抗体302と抵抗r12の抵抗体303は、抵抗体302と抵抗体303の段差上の層間絶縁膜304に形成されるコンタクトプラグ305を介して金属配線306に電気的に接続されている。抵抗r13および抵抗r14の金属配線306の両端に端子307、308を接続し、抵抗体302と抵抗体303の両端に端子309、310を接続している。なお、CCD固体撮像素子のフローティングディフュージョンFDの電荷検出部では、実際は、金属配線306の両端に端子307、308は繋がっていない。
この場合に、抵抗体302とコンタクトプラグ305間のコンタクト抵抗Rpo、抵抗体303とコンタクトプラグ305間のコンタクト抵抗Rnを測定しようとした場合、上記従来の素子の等価回路は図13に示すようになり、コンタクト抵抗測定素子100を用いたコンタクト抵抗測定方法では、図12のB部(図13では○部分)のように二つの抵抗体302、303がコンタクトプラグ305を介さずには電気的に接続されていないため、これらのコンタクト抵抗を容易には測定することができない。
本発明は、上記従来の問題を解決するもので、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定することができる抵抗測定素子およびコンタクト抵抗の測定方法、並びに、この抵抗測定素子を用いた固体撮像素子および半導体集積回路装置などを搭載した半導体素子チップおよびその評価方法を提供することを目的とする。
本発明の抵抗測定素子は、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成され、該コンタクトプラグ上にこれに接続される第1金属配線が配設されており、該二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にコンタクトプラグをそれぞれ介して接続された各第2金属配線がそれぞれ配設された抵抗測定素子であって、該各第2金属配線とは別に、該二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にコンタクトプラグをそれぞれ介して接続された各第3金属配線がそれぞれ配設されたものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の抵抗測定素子における第2金属配線および前記第3金属配線はそれぞれ、前記各抵抗体の端部からコンタクトプラグをそれぞれ介して独立して配置されている。
さらに、好ましくは、本発明の抵抗測定素子における二つの抵抗体の端部はそれぞれ、該各抵抗体の平面視パターンが途中から対称または非対称に分岐している。
さらに、好ましくは、本発明の抵抗測定素子における二つの抵抗体の段差から途中で分岐した抵抗体の各端部までの距離および抵抗値が同等または異なっている。
さらに、好ましくは、本発明の抵抗測定素子における二つの抵抗体の平面視パターンは、4端子に接続された抵抗測定パターンである。
さらに、好ましくは、本発明の抵抗測定素子における第1金属配線の両端の2端子、前記各第2金属配線の2端子および前記各第3金属配線の2端子により6つの抵抗測定端子を有している。
本発明の半導体素子チップは、本発明の上記抵抗測定素子と、該抵抗測定素子と同一構造を有する固体撮像素子とを有するものであり、そのことにより上記目的が達成される。
本発明の半導体素子チップは、本発明の上記抵抗測定素子と、該抵抗測定素子と同一構造を有する半導体集積回路とを有するものであり、そのことにより上記目的が達成される。
また、好ましくは、本発明の半導体素子チップにおける抵抗測定素子と同一構造は、前記二つの抵抗体の段差上にコンタクトプラグが形成された構造である。
さらに、好ましくは、本発明の半導体素子チップにおける抵抗測定素子と同一構造は、CCD型固体撮像素子の信号出力部の構造である。
本発明の半導体素子チップの評価方法は、本発明の上記抵抗測定素子を用いて、前記二つの抵抗体の段差上にコンタクトプラグが形成された構造における一方の抵抗体のコンタクト抵抗Rpo、他方の抵抗体のコンタクト抵抗Rn、これらの和のコンタクト抵抗Rpo+Rnを測定し、その測定結果を、該抵抗測定素子と同一構造の半導体素子部分のコンタクト抵抗として評価するものであり、そのことにより上記目的が達成される。
本発明の抵抗測定素子の測定方法は、本発明の上記抵抗測定素子を用いて、前記二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm1、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm2)≒I・Rnとなり、該他方の抵抗体のコンタクト抵抗Rnを測定するものであり、そのことにより上記目的が達成される。
本発明の抵抗測定素子の測定方法は、本発明の上記抵抗測定素子を用いて、前記二つの抵抗体のうちの一方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該一方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm3、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm3−Vm2)≒I・Rpoになり、該一方の抵抗体のコンタクト抵抗Rpoを測定するものであり、そのことにより上記目的が達成される。
本発明の抵抗測定素子の測定方法は、本発明の上記抵抗測定素子を用いて、前記二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−一方の抵抗体に接続される第2金属配線間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−該一方の抵抗体に接続される第3金属配線間で各電圧Vm1、Vm3の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm3)≒I・(Rn+Rpo)となり、該二つの抵抗体のコンタクト抵抗の和(Rn+Rpo)を測定するものであり、そのことにより上記目的が達成される。
本発明の抵抗測定素子の測定方法は、本発明の上記抵抗測定素子を用いて、前記二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm1、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm2)≒I・Rnとなり、該他方の抵抗体のコンタクト抵抗Rnを測定し、該二つの抵抗体のうちの一方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該一方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm3、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm3−Vm2)≒I・Rpoになり、該一方の抵抗体のコンタクト抵抗Rpoを測定し、さらに、該二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−一方の抵抗体に接続される第2金属配線間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−該一方の抵抗体に接続される第3金属配線間で各電圧Vm1、Vm3の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm3)≒I・(Rn+Rpo)となり、該二つの抵抗体のコンタクト抵抗の和(Rn+Rpo)を測定するものであり、そのことにより上記目的が達成される。
上記構成により、以下、本発明の作用を説明する。
二つの抵抗体が一部重なる段差上にコンタクトプラグが形成され、その上に第1金属配線層が設けられている。二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にそれぞれ、コンタクトプラグをそれぞれ介して接続された電流・電圧供給用の各第2金属配線層がそれぞれ配設されており、これらの各第2金属配線とは別に、二つの抵抗体の段差とはそれぞれ反対側の抵抗体の端部にそれぞれ、コンタクトプラグをそれぞれ介して接続された電流・電圧供給用の第3金属配線がそれぞれ配設されている。これによって、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、二つの抵抗体の段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定することが可能となる。また、二つの抵抗体のコンタクト抵抗成分を別々に測定することができると共にこれらを加えた状態で測定することが可能となって、特性異常原因の判別や性能向上などに役立てることが可能となる。
以上により、本発明によれば、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、二つの抵抗体の段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定することができる。また、二つの抵抗体のコンタクト抵抗成分を別々に測定することができると共にこれらを加えた状態で測定することができるため、これを用いて特性異常原因の判別や、素子や接触部分の性能向上などに大いに役立てることができる。
以下に、本発明の抵抗測定素子の実施形態を固体撮像素子に適用した場合について図面を参照しながら詳細に説明する。
図1は、本発明の抵抗測定素子の実施形態におけるレイアウト構成例を模式的に示す平面図であり、図2は、図1のAA’線縦断面図である。
図1および図2において、本実施形態1の抵抗測定素子1は、半導体基板2上に設けられた二つの抵抗体3、4が間に絶縁膜を介して一部重なる段差5上の層間絶縁層12にコンタクトプラグ6が形成されている。これらのポリシリコンからなる抵抗体3と、拡散領域からなる抵抗体4はコンタクトプラグ6を介してのみ電気的に接続されている。抵抗体3と抵抗体4はコンタクトプラグ6を介して第1金属配線としての金属配線層7に接続されている。
段差5とは反対側の抵抗体3の端部を互いに対称となるように二つに分岐し、その二つの分岐部3aおよび3b上にそれぞれ、コンタクトプラグ8aおよび8bをそれぞれ介して金属配線層9aおよび9bにそれぞれ接続して2ヶ所から端子をとるレイアウトにする。また同様に、段差5とは反対側の抵抗体4の端部も互いに対称となるように二つに分岐し、その二つの分岐部4aおよび4b上にそれぞれ、コンタクトプラグ10aおよび10bをそれぞれ介して金属配線層11aおよび11bにそれぞれ接続して2ヶ所から端子をとるレイアウトにする。
要するに、二つの抵抗体3、4の段差5とはそれぞれ反対側の各抵抗体3、4の端部にコンタクトプラグ8aとコンタクトプラグ10aをそれぞれ介して接続された電流・電圧供給用の第2金属配線としての各金属配線層9aおよび11aがそれぞれ配設されており、これらの金属配線9aおよび11aとは別に、二つの抵抗体3、4の段差5とはそれぞれ反対側の抵抗体3、4の端部にコンタクトプラグ8bとコンタクトプラグ10bをそれぞれ介して接続された電流・電圧供給用の第3金属配線としての金属配線9bおよび11bがそれぞれ配設されている。
二つの抵抗体3、4はそれぞれ、各抵抗体の平面視パターンが途中から対称的に二つに分かれて各端部からコンタクトプラグ8a、8bとコンタクトプラグ10a、10bをそれぞれ介して金属配線9a、9bおよび金属配線11a、11bにそれぞれ接続されている。この場合に、抵抗体3はその段差5から二つに分かれた各端部までの距離および抵抗値が同等であり、抵抗体4はその段差5から二つに分かれた各端部までの距離および抵抗値が同等である。各抵抗体3、4の平面視パターンは4端子の抵抗測定パターンである。
上記構成により、以下、その動作について説明する。
図3〜図5はそれぞれ、図1の抵抗測定素子1のコンタクト抵抗測定の等価回路図および3つの経路でのI−V特性図である。
ここでは、例えば電流Iとして300μAを流し、電圧Vm1、Vm2を測定して、以下の式(6)により抵抗値を求めることができる。
抵抗値=(Vm1−Vm2)/I …(6)
図3に示すように、抵抗体4a−金属配線7a間に電圧Vを印加し電流Iを流す。抵抗体4b−金属配線7b間で電圧測定を行うが、電圧測定器は内部抵抗が高く、流れる電流i≒0となる。即ち、測定された各電圧の電位差(Vm1−Vm2)≒I・Rnとなり、コンタクト抵抗Rnだけを測定することが可能になる。
また同様に、図4に示すように、抵抗体3a−金属配線7a間に電圧Vを印加し電流Iを流す。抵抗体3b−金属配線7b間で電圧測定を行うが、電圧測定器は内部抵抗が高く、流れる電流i≒0となる。即ち、測定された各電圧の電位差(Vm3−Vm2)≒I・Rpoになり、コンタクト抵抗Rpoだけを測定することが可能になる。
図5に示すように、抵抗体4a−抵抗体3a間に電圧Vを印加し電流Iを流す。抵抗体4b−抵抗体3b間で電圧測定を行うが、電圧測定器は内部抵抗が高く、流れる電流i≒0となる。即ち、測定された各電圧の電位差(Vm1−Vm3)≒I・(Rn+Rpo)となり、二つのコンタクト抵抗の和(Rn+Rpo)を測定することが可能になる。
このようにして、コンタクト抵抗Rn、コンタクト抵抗Rpoおよびコンタクト抵抗の和(Rn+Rpo)のうちの少なくともいずれかを容易かつ精度よく測定することができる。
図6は、図1の抵抗測定素子と同一構造を有するCCD型固体撮像素子のフローティングディフュージョン部FDの平面図である。
図6において、CCD型固体撮像素子の撮像領域21に複数の受光部が設けられており、複数の受光部で被写体光が光電変換された各信号電荷が複数列の垂直電荷転送CCD22により各垂直方向に電荷転送された後に、各信号電荷が1行(または上下2行)の水平電荷転送CCD23により水平方向に電荷転送され、フローティングディフュージョン部FD(電荷検出部;信号出力部)の拡散領域(抵抗体4)まで電荷転送される。画素毎に転送されてきた信号電荷が抵抗体4からコンタクトプラグ6を介して抵抗体3に信号電圧として伝わり、ポリシリコンゲート(抵抗体3)を有する増幅トランジスタ24により、ポリシリコンゲート(抵抗体3)の電圧に応じて信号増幅されて信号出力される。このように、抵抗体4の拡散領域まで電荷転送されてきた信号電荷がコンタクトプラグ6を介してポリシリコンゲート(抵抗体3)に流れ込んで電圧として働いている。
即ち、ポリシリコンゲート(抵抗体3)はソースフォロワの増幅トランジスタ24のゲートになっている。このポリシリコンゲート電圧に応じて増幅トランジスタ24が増幅して信号出力する。リセット電圧供給端に所定電圧のリセット電圧が印加され、リセットゲートGへの印加電圧によりフローティングディフュージョン部FDにそのリセット電圧が供給されて、一つの信号電荷が転送されてくるとその信号電荷に応じて所定のリセット電圧から電圧レベルが下がる。次の画素の信号電荷が転送されてくるまでにリセットゲートGへの印加電圧によりフローティングディフュージョン部FDにそのリセット電圧が供給されて、次の画素の信号電荷に応じて所定のリセット電圧から電圧レベルが下がることが繰り返される。なお、ここでは、図1のようなコンタクトプラグ6上に金属配線層7のような金属配線層Mはあるものの、その金属配線層Mの両端には各端子が接続されておらず、半導体基板上に形成された二つの抵抗体3、4の段差5上にコンタクトプラグ6が形成されている。図6に点線で示す金属配線層Mがコンタクトプラグ6上を覆うようなレイアウトになっている。このように、コンタクトプラグ6とのコンタクト抵抗を持つという点で本実施形態の抵抗測定素子1と同一構造になっている。
したがって、CCD型固体撮像素子と共にその近傍位置に本実施形態の抵抗測定素子1を形成しておき、本実施形態の抵抗測定素子1を用いて、CCD型固体撮像素子のフローティングディフュージョン部FDにおける段差構造のコンタクト抵抗として、二つの抵抗体3、4の段差5上にコンタクトプラグ6が形成された場合の前述のコンタクト抵抗Rn、Rpo、Rn+Rpを代替として確実かつ精度よく測定することができる。
図7は、ウエハの平面図である。
図7において、複数チップ×複数チップ(回路パターン;固体撮像素子などの半導体素子や半導体集積回路)を1ショットとしてウエハ上に複数ショット配置している。
図8(a)は、図7の複数チップ×複数チップからなる1ショット内の抵抗測定素子1の配置を示す模式図であり、図8(b)は、図8(a)の抵抗測定素子1の配置部分の拡大図である。
図8(a)に示すように、○で囲んだ左列中央のチップ上側部に図1の抵抗測定素子1が配置されている。この抵抗測定素子1は、複数チップ×複数チップのうちのどのチップの周囲に配置してもよいし、全てのチップの周囲に配置してもよい。この抵抗測定素子1では、二つの抵抗体3、4の段差5上のコンタクトプラグ6を介して接続された金属配線層により各メタルパッドが接続されており、この各メタルパッドを用いて、前述のコンタクト抵抗(接触抵抗)Rn、Rpo、Rn+Rpを代替として測定して、実際の固体撮像素子の、抵抗測定素子1と同一構造部分(二つの抵抗体3、4の段差5上のコンタクトプラグ6がある構造)の前述のコンタクト抵抗(接触抵抗)Rn、Rpo、Rn+Rpを類推することができる。実際の測定は、複数のオートプローブが各メタルパッド上に下がって接触し、自動的にコンピュータが所定のメタルパッドに電圧・電流を供給して所定のメタルパッド間の電圧などを計測し、その計測結果を用いて計算して前述のコンタクト抵抗(接触抵抗)Rn、Rpo、Rn+Rpを表示画面上に表示させる。
抵抗体3とコンタクトプラグ6の接触面積、抵抗体4とコンタクトプラグ6の接触面積、それぞれの部材の材質、各種製造条件や製造状況などにより、前述のコンタクト抵抗(接触抵抗)Rn、Rpo、Rn+Rpは変化する。特に、具体的には、CCD固体撮像素子の信号出力部(フローティングディフュージョン部FD)は重要であるから、この信号出力部のコンタクト抵抗Rn、Rpo、Rn+Rpを監視するために抵抗測定素子1によりコンタクト抵抗Rn、Rpo、Rn+Rpを代替して測定している。
接触部分の性能向上のために、このコンタクト抵抗Rn、Rpo、Rn+Rpを適切(コンタクト抵抗を下げたい場合と上げたい場合がある)にするにはどうすればよいかだけではなく、生産品のモニタをするのにも使えっている。これによって、製品品質の向上のために、使えない生産品を排除することもできる。具体的には、コンタクトプラグ6のメタル(アルミニュウムなど)を埋め込むときに不具合(十分に埋め込まれていないなど)があると、基準値以上の大きなコンタクト抵抗Rn、Rpo、Rn+Rpになる。
抵抗測定素子1自体は、固体撮像素子や半導体集積回路装置などのデバイスの動作には全く関与しおらず、プロセス評価用のTEGの中に形成されている。製品出荷検査時に電気特性テストとしてプロセスの出来上がり状態を評価するための検査を行うときに、抵抗測定素子1によるコンタクト抵抗の測定を、デバイスの同一構造部分の代替として行う。その後、デバイスの動作テストを実施する。コンタクト抵抗の抵抗値が基準値よりも高ければ、例えばコンタクトプラグのメタルの埋め込みが不十分であるとかが分かる。Rpo(50オーム程度)+Rn(100オーム程度)=150オーム程度を中心とした所定範囲内を基準にして、ウエハのロット毎(製造状況が異なっている)に各種素子特性や接続構造部分の特性(コンタクト抵抗など)を測る。電気特性テストの他の評価項目として、例えば固体撮像素子や半導体集積回路装置などのデバイスなどに用いられているトランジスタのスレッシュホールド電圧Vthを代替として測ったりする。それらの測定結果を履歴として残しておいて、最終的にトータルとして製品評価をする。
以上により、本実施形態によれば、二つの抵抗体3、4が間に絶縁膜を介して一部重なる段差5上の層間絶縁層12にコンタクトプラグ6が形成され、その上に金属配線層7が設けられている。二つの抵抗体3、4の段差5とはそれぞれ反対側の各抵抗体3、4の端部にそれぞれコンタクトプラグ8aとコンタクトプラグ10aをそれぞれ介して接続された電流・電圧供給用の各金属配線層9aおよび11aがそれぞれ配設されており、これらの金属配線9aおよび11aとは別に、二つの抵抗体3、4の段差5とはそれぞれ反対側の抵抗体3、4の端部にコンタクトプラグ8bとコンタクトプラグ10bをそれぞれ介して接続された電流・電圧供給用の金属配線9bおよび11bがそれぞれ配設されている。または、二つの抵抗体が間に絶縁膜を介して一部重なる段差上にコンタクトプラグが形成され、その上に金属配線層が設けられている。この二つの抵抗体の段差とは反対側の各抵抗体の端部をそれぞれ、抵抗体の端部が互いに対称となるように二つに分岐し、その二つの分岐部にそれぞれ、コンタクトプラグをそれぞれ介して各金属配線層にそれぞれ接続して2ヶ所から端子をとる平面レイアウトにしている。これによって、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、二つの抵抗体の段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定することができる。また、二つの抵抗体のコンタクト抵抗成分を別々に測定することができると共にこれらを加えた状態で測定することができるため、特性異常原因の判別および、性能向上などに役立てることができる。
なお、上記実施形態では、特には説明しなかったが、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成され、コンタクトプラグ上にこれに接続される第1金属配線が配設されており、二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にコンタクトプラグをそれぞれ介して接続された各第2金属配線がそれぞれ配設された抵抗測定素子であって、各第2金属配線とは別に、二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にコンタクトプラグをそれぞれ介して接続された各第3金属配線がそれぞれ配設されている。これによって、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定する本発明の目的を達成することができる。
また、上記実施形態では、二つの抵抗体3,4の端部はそれぞれ、各抵抗体3,4の平面視パターンが途中から対称に分岐しており、二つの抵抗体3,4の段差5から途中で分岐した抵抗体3,4の各端部までの距離および抵抗値が同等である場合について説明したが、これに限らず、二つの抵抗体3,4の端部はそれぞれ、各抵抗体3,4の平面視パターンが途中から非対称に分岐していてもよく、二つの抵抗体3,4の段差5から途中で分岐した抵抗体3,4の各端部までの距離および抵抗値が異なっていてもよい。このように、各抵抗体3,4の平面視パターンが対称である必要はなく、その距離および抵抗も同等である必要はない。要するに、コンタクトプラグ6、8a、8b、10aまたは10bとの接触抵抗以外の寄生抵抗は全て測定でキャンセルされるからである。
以上のように、本発明の好ましい実施形態を用いて本発明を例示してきたが、本発明は、この実施形態に限定して解釈されるべきものではない。本発明は、特許請求の範囲によってのみその範囲が解釈されるべきであることが理解される。当業者は、本発明の具体的な好ましい実施形態の記載から、本発明の記載および技術常識に基づいて等価な範囲を実施することができることが理解される。本明細書において引用した特許、特許出願および文献は、その内容自体が具体的に本明細書に記載されているのと同様にその内容が本明細書に対する参考として援用されるべきであることが理解される。
本発明は、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された抵抗測定素子およびコンタクト抵抗の測定方法、並びに、この抵抗測定素子を用いた固体撮像素子および半導体集積回路装置などを搭載した半導体素子チップおよびその評価方法の分野において、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合に、二つの抵抗体の段差のある抵抗体のコンタクト抵抗を容易かつ正確に測定することができる。また、二つの抵抗体のコンタクト抵抗成分を別々に測定することができると共にこれらを加えた状態で測定することができるため、これを用いて特性異常原因の判別や、素子や接触部分の性能向上などに大いに役立てることができる。
本発明の抵抗測定素子の実施形態におけるレイアウト構成例を模式的に示す平面図である。 図1のAA’線縦断面図である。 図1の抵抗測定素子のコンタクト抵抗測定の等価回路図およびコンタクト抵抗Rnの測定経路でのI−V特性図である。 図1の抵抗測定素子のコンタクト抵抗測定の等価回路図およびコンタクト抵抗Rpoの測定経路でのI−V特性図である。 図1の抵抗測定素子のコンタクト抵抗測定の等価回路図およびコンタクト抵抗(Rn+Rpo)の測定経路でのI−V特性図である。 図1の抵抗測定素子と同一構造を有するCCD型固体撮像素子のフローティングディフュージョン部FDの平面図である。 ウエハの平面図である。 (a)は、図7の複数チップ×複数チップからなる1ショット内の抵抗測定素子の配置を示す模式図であり、(b)は、(a)の抵抗測定素子の配置部分の拡大図である。 特許文献1に開示されている従来のコンタクト抵抗測定素子の構造を模式的に示す平面図である。 図9のコンタクト抵抗測定素子において、2対のコンタクトプラグを含む場合の等価回路図である。 従来のコンタク抵抗測定について説明するためのコンタクプラグ周辺の構成例を模式的に示す要部縦断面図である。 本発明の抵抗測定素子に対応するべく、半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成された場合のコンタクプラグ周辺の構成例に類似した構成例を模式的に示す要部縦断面図である。 図12でコンタクト抵抗を測定する場合の等価回路図である。
符号の説明
1 抵抗測定素子
2 半導体基板
3、4 抵抗体
5 段差
6、8a、8b、10a、10b コンタクトプラグ
7,9a、9b、11a、11b 金属配線層
12 層間絶縁層
Rpo、Rn コンタクト抵抗
FD 出力部(フローティングディフュージョン部)

Claims (15)

  1. 半導体基板上に形成された二つの抵抗体の段差上にコンタクトプラグが形成され、該コンタクトプラグ上にこれに接続される第1金属配線が配設されており、該二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にコンタクトプラグをそれぞれ介して接続された各第2金属配線がそれぞれ配設された抵抗測定素子であって、該各第2金属配線とは別に、該二つの抵抗体の段差とはそれぞれ反対側の各抵抗体の端部にコンタクトプラグをそれぞれ介して接続された各第3金属配線がそれぞれ配設された抵抗測定素子。
  2. 前記第2金属配線および前記第3金属配線はそれぞれ、前記各抵抗体の端部からコンタクトプラグをそれぞれ介して独立して配置されている請求項1に記載の抵抗測定素子。
  3. 前記二つの抵抗体の端部はそれぞれ、該各抵抗体の平面視パターンが途中から対称または非対称に分岐している請求項1に記載の抵抗測定素子。
  4. 前記二つの抵抗体の段差から途中で分岐した抵抗体の各端部までの距離および抵抗値が同等または異なっている請求項3に記載の抵抗測定素子。
  5. 前記二つの抵抗体の平面視パターンは、4端子に接続された抵抗測定パターンである請求項3に記載の抵抗測定素子。
  6. 前記第1金属配線の両端の2端子、前記各第2金属配線の2端子および前記各第3金属配線の2端子により6つの抵抗測定端子を有している請求項1に記載の抵抗測定素子。
  7. 請求項1〜6のいずれかに記載の抵抗測定素子と、該抵抗測定素子と同一構造を有する固体撮像素子とを有する半導体素子チップ。
  8. 請求項1〜6のいずれかに記載の抵抗測定素子と、該抵抗測定素子と同一構造を有する半導体集積回路とを有する半導体素子チップ。
  9. 前記抵抗測定素子と同一構造は、前記二つの抵抗体の段差上にコンタクトプラグが形成された構造である請求項7または8に記載半導体素子チップ。
  10. 前記抵抗測定素子と同一構造は、CCD型固体撮像素子の信号出力部の構造である請求項7に記載の半導体素子チップ。
  11. 請求項1〜6のいずれかに記載の抵抗測定素子を用いて、前記二つの抵抗体の段差上にコンタクトプラグが形成された構造における一方の抵抗体のコンタクト抵抗Rpo、他方の抵抗体のコンタクト抵抗Rn、これらの和のコンタクト抵抗Rpo+Rnを測定し、その測定結果を、該抵抗測定素子と同一構造の半導体素子部分のコンタクト抵抗として評価する半導体素子チップの評価方法。
  12. 請求項1〜6のいずれかに記載の抵抗測定素子を用いて、前記二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm1、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm2)≒I・Rnとなり、該他方の抵抗体のコンタクト抵抗Rnを測定するコンタクト抵抗の測定方法。
  13. 請求項1〜6のいずれかに記載の抵抗測定素子を用いて、前記二つの抵抗体のうちの一方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該一方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm3、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm3−Vm2)≒I・Rpoになり、該一方の抵抗体のコンタクト抵抗Rpoを測定するコンタクト抵抗の測定方法。
  14. 請求項1〜6のいずれかに記載の抵抗測定素子を用いて、前記二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−一方の抵抗体に接続される第2金属配線間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−該一方の抵抗体に接続される第3金属配線間で各電圧Vm1、Vm3の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm3)≒I・(Rn+Rpo)となり、該二つの抵抗体のコンタクト抵抗の和(Rn+Rpo)を測定するコンタクト抵抗の測定方法。
  15. 請求項1〜6のいずれかに記載の抵抗測定素子を用いて、前記二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm1、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm2)≒I・Rnとなり、該他方の抵抗体のコンタクト抵抗Rnを測定し、
    該二つの抵抗体のうちの一方の抵抗体に接続される第2金属配線−第1金属配線の一方端間に所定電圧Vを印加し所定電流Iを流して、該一方の抵抗体に接続される第3金属配線−第1金属配線の他方端間で各電圧Vm3、Vm2の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm3−Vm2)≒I・Rpoになり、該一方の抵抗体のコンタクト抵抗Rpoを測定し、
    該二つの抵抗体のうちの他方の抵抗体に接続される第2金属配線−一方の抵抗体に接続される第2金属配線間に所定電圧Vを印加し所定電流Iを流して、該他方の抵抗体に接続される第3金属配線−該一方の抵抗体に接続される第3金属配線間で各電圧Vm1、Vm3の測定を行って、電圧測定器は内部抵抗が高く、流れる電流i≒0となり、測定された各電圧の電位差(Vm1−Vm3)≒I・(Rn+Rpo)となり、該二つの抵抗体のコンタクト抵抗の和(Rn+Rpo)を測定するコンタクト抵抗の測定方法。
JP2007284440A 2007-10-31 2007-10-31 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法 Withdrawn JP2009111290A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007284440A JP2009111290A (ja) 2007-10-31 2007-10-31 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007284440A JP2009111290A (ja) 2007-10-31 2007-10-31 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法

Publications (1)

Publication Number Publication Date
JP2009111290A true JP2009111290A (ja) 2009-05-21

Family

ID=40779438

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007284440A Withdrawn JP2009111290A (ja) 2007-10-31 2007-10-31 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法

Country Status (1)

Country Link
JP (1) JP2009111290A (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102200554A (zh) * 2011-03-30 2011-09-28 上海北京大学微电子研究院 电阻测试结构及测试方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102200554A (zh) * 2011-03-30 2011-09-28 上海北京大学微电子研究院 电阻测试结构及测试方法

Similar Documents

Publication Publication Date Title
US7735375B2 (en) Stress-distribution detecting semiconductor package group and detection method of stress distribution in semiconductor package using the same
JP4806231B2 (ja) 集積炭素ナノチューブセンサ
US7105856B1 (en) Test key having a chain circuit and a kelvin structure
ITVI20100159A1 (it) Struttura di rilevamento dell'allineamento di una sonda atta a testare circuiti integrati
JP2015023132A (ja) 半導体装置およびその検査方法
JP2009070877A (ja) 半導体装置および半導体装置の評価方法
JP5529611B2 (ja) 半導体装置及び抵抗測定方法
JP2008135496A (ja) 半導体装置
JP6231279B2 (ja) 半導体装置
JP2007250880A (ja) 半導体特性評価用デバイス、これを備えた半導体基板および半導体基板の評価方法
JP2009111290A (ja) 抵抗測定素子およびコンタクト抵抗の測定方法、並びに半導体素子チップおよびその評価方法
KR100991954B1 (ko) 씨모스 이미지 센서의 픽셀 특성 평가용 테스트 패턴 및 그 모듈
JP2010008122A (ja) ガスセンサ
US20130049789A1 (en) Die having wire bond alignment sensing structures
JP2008028274A (ja) 半導体装置の製造方法
JP2019056581A (ja) 電荷検出センサおよび電位計測システム
TWI289919B (en) Wiring structure for a pad section in a semiconductor device
CN113161322A (zh) 电性测试结构
JP2005249447A (ja) プローブピン
JP6410144B2 (ja) 半導体装置及びその検査方法
JP4820124B2 (ja) 温度分布測定装置
JP4877465B2 (ja) 半導体装置、半導体装置の検査方法、半導体ウェハ
JP6259254B2 (ja) 検査装置および検査方法
TWI670797B (zh) 用於製程限制良率測試的方法及結構
TWI833911B (zh) 半導體元件以及量測半導體元件溫度的方法

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20110104